JP5264987B2

JP5264987B2 - 受信装置

Info

Publication number: JP5264987B2
Application number: JP2011501361A
Authority: JP
Inventors: 満竹内; 栄治有田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-02-25
Filing date: 2009-11-05
Publication date: 2013-08-14
Anticipated expiration: 2029-11-05
Also published as: CN102334297B; DE112009004582T5; CN102334297A; JPWO2010097866A1; WO2010097866A1; US20110244818A1; DE112009004582B4; US8494471B2

Description

この発明は、放送波を複数同時に受信するマルチチャンネル受信可能な受信装置に関するものである。

放送波を複数同時に受信するマルチチャンネルの受信装置に関し、その構成部品を共用して部品点数の削減をはかり、廉価構成の受信装置を提供する技術が従来から多数特許出願されている。

例えば、１個のアンテナ入力を分配し、受信を希望する放送波毎に中間周波数に変換する周波数変換回路と、帯域制限フィルタとを有し、１以上のチューナ出力を出力してそれぞれ信号復調を行うことでアンテナ等の構成部品を削減するマルチチャンネルの受信装置（例えば、特許文献１参照）が知られている。

また、特許文献１に開示された受信装置が有する構成に、更に、抽出された受信を希望する各放送波を再び合成し、複数のチャンネルを一個の出力端子を介して出力することで、後段の信号復調部のハードウェアをも削減可能なマルチチャンネルの受信装置（特許文献２参照）も知られている。

特開２００３−３０９７７６号公報特開２００７−８１８７８号公報

しかしながら、上記した特許文献１、特許文献２に開示された技術によれば、いずれも復調を要するチャンネル数分のローカル発振器、および帯域制限フィルタが必要となり、このため、より一層の小型化、低価格化を求める際の障害になっていた。

この発明は上記した課題を解決するためになされたものであり、マルチチャンネル受信を可能とし、一層の小型化、低価格化を実現可能な受信装置を提供することを目的とする。

上記した課題を解決するためにこの発明の受信装置は、２以上の放送波を含む受信信号を第１の中間周波数信号に変換する第１の周波数変換回路と、前記第１の中間周波数信号に変換された２以上の放送波に含まれる帯域を同時に通過させる、多段のＦＩＲ型フィルタで構成された帯域分離フィルタと、前記帯域分離フィルタにより出力される前記受信したい２以上の放送波に制限された受信信号を、各放送波が干渉しない周波数でサンプリング可能な第２の中間周波数信号に変換する第２の周波数変換回路とを備え、前記ＦＩＲ型フィルタを構成する遅延回路による遅延時間を、前記受信信号の最下限チャンネルから最上限チャンネルの差で示される全チャンネル帯域の１／（２ｎ）（ｎは任意の整数）の周波数の逆数とするものである。

この発明によれば、マルチチャンネル受信を可能とし、より一層の小型化、低価格化を実現可能な受信装置を提供することができる。

この発明の実施の形態１に係る受信装置の構成を示すブロック図である。この発明の実施の形態１に係る受信装置を構成する帯域分離フィルタの等価回路を示した図である。この発明の実施の形態１に係る受信装置を構成する帯域分離フィルタの周波数特性の一例を示す図である。この発明の実施の形態１に係る受信装置の動作を周波数特性図上に示した動作概念図である。この発明の実施の形態１に係る受信装置を複数用いｎブランチダイバーシティ受信機を構成した場合のブロック図である。この発明の実施の形態２に係る受信装置で使用される帯域分離フィルタの構成を示すブロック図である。この発明の実施の形態２に係る受信装置で使用される帯域分離フィルタの変形例を示すブロック図である。この発明の実施の形態３に係る受信装置で使用される帯域分離フィルタの構成を示すブロック図である。この発明の実施の形態３に係る受信装置で使用される放送波配置検出回路の構成と他の構成との接続関係を示すブロック図である。この発明の実施の形態３に係る受信装置で使用される放送波配置検出回路の動作を示すフローチャートである。この発明の実施の形態４に係る受信装置で使用される帯域分離フィルタの構成を示すブロック図である。この発明の実施の形態５に係る受信装置で使用される帯域分離フィルタの構成を示すブロック図である。この発明の実施の形態５に係る受信装置の動作を周波数特性図上に示した動作概念図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
実施の形態１．
図１は、この発明の実施の形態１に係る受信装置の構成を示すブロック図である。図１に示されるように、この発明の実施の形態１に係る受信装置１は、アンテナ１１と、帯域制限フィルタ（ＢＰＦ）１２と、第１の周波数変換回路１３と、帯域分離フィルタ１４と、第２の周波数変換回路１５と、ＯＦＤＭ（Orthogonal Frequency Division Multiplex：直交周波数分割多重）復調器１６とにより構成される。

なお、ここでは、アンテナ１１をのぞく受信系のＬＳＩ構成のみ示しており、ＯＦＤＭ復調器１６以降に接続される、復号回路、ＤＡ変換回路等の再生系のＬＳＩの構成は図示省略されている。

上記構成において、アンテナ１１を介して入力された受信信号はＢＰＦ１２で全放送波帯域（例えばＵＨＦ帯：Ultra High Frequency）に制限される。
ここで制限された受信信号は、第１の周波数変換回路１３を構成する電圧制御発信器ＶＣＯ（Voltage Controlled Oscillator）＃１が生成するローカル周波数とミキシングされ第１の中間周波数に変換される。次に、第１の周波数変換回路１３により第１の中間周波数に変換された受信電波は帯域分離フィルタに１４に入力される。

帯域分離フィルタ１４は、例えば、図２に示されるように、遅延回路１４１_１〜ｎと、係数乗算器１４２_１〜ｎと、加算器１４３とから構成されたＦＩＲ（Finite Impulse Response）型のトランスバーサルフィルタで構成される。
周知のように、遅延回路１４１_１〜ｎは、受信信号を所定の時間だけ遅延し、係数乗算器１４２_１〜ｎは、各遅延回路１４１_１〜ｎの入出力を各所定の係数で乗算し、加算器１４３は、各係数乗算器１４２_１〜ｎの出力の和をとる。

遅延回路１４１_１〜ｎによる遅延時間は、帯域分離フィルタ１４を構成するＦＩＲ型のトランスバーサルフィルタの折り返し特性を決定する。すなわち、遅延回路１４１_１〜ｎの最小時間の逆数の周波数間隔でフィルタ特性が繰り返すことになる。ここでは、この折り返しの特性を利用して帯域制御を行うものとする。

図３の周波数特性において、符号Ａで示す範囲は全チャンネル帯域を、符号Ｂで示す範囲は繰り返し帯域をそれぞれ示す。

説明を図１に戻す。このように、帯域分離フィルタ１４で複数の受信したい放送波のみに制限された受信電波は、第２の周波数変換回路１５を構成するＶＣＯ＃２で、複数の放送波が干渉しない、適当なサンプリング周波数でサンプリングが可能な中間周波数信号に変換され、ＯＦＤＭ復調器１６に出力される。

ＯＦＤＭ復調器１６は、同一のＦＦＴ（Fast Fourier Transform：高速フーリエ変換）器で全ての受信したい放送波帯域について周波数帯域を周波数軸変換した後、個々の放送波に分解し、ＭＰＥＧ２−ＴＳ（Moving Picture Element Group 2-Transport Stream）に変換して不図示の復号回路を含む再生系のＬＳＩに出力する。

図４は、この発明の実施の形態１に係る受信装置１の周波数変換の様子を示した図であり、図４（ａ）はＢＰＦ１２出力、図４（ｂ）は第１の周波数変換回路１３出力、図４（ｃ）は帯域分離フィルタ１４出力、図４（ｄ）は第２の周波数変換回路１５出力、図４（ｅ）はＯＦＤＭ復調器１６を構成する前段のＡ／Ｄコンバータ出力である。

以下、図４を参照しながら上記した受信装置１の動作について説明する。まず、アンテナ１１に入力された受信信号はＢＰＦ１２に供給され、ＢＰＦ１２で全帯放送波帯域の放送波に制限される。ここでは、図４（ａ）に示されるように、ａ〜ｇの７個の放送波が抽出されるものとする。

そして、第１の周波数変換回路１３は、受信したい放送波のうち、最も周波数の高い放送波をｆ１、最も周波数の低い放送波をｆ２、オフセット周波数ｆｙとした場合、ＶＣＯ１＃によるローカル発信周波数ｆｘを１／２（ｆ１＋ｆ２＋ｆｙ）とすることで、受信したい全放送波を含む、適当な中間周波信号へ変換することができる。

第１の周波数変換回路１３により第１の中間周波数に変換された受信電波は帯域分離フィルタ１４に入力され、帯域分離フィルタ１４は、図４（ｂ）に示されるように、マルチチャンネル受信を希望する、例えば２つの放送波ａ、ｆが同時に通過するように帯域制限して他の放送波の通過を遮断すると、周波数特性は図４（ｃ）のように変化する。

帯域分離フィルタ１４で２つの放送波に帯域制限された受信信号は第２の周波数変換回路１５に供給され、第２の周波数変換回路１５で更なる周波数変換が行われ、図４（ｄ）に示される周波数特性を得る。そして、ＯＦＤＭ復調器１６を構成する入力段のＡ／Ｄコンバータでサンプリングすると、図４（ｅ）に示される周波数特性になる。

ＯＦＤＭ復調器１６は、ここからマルチチャンネル受信を希望する２つの放送波を分離するが、仮に、周波数が低い方から２つの放送波を抽出するものとし、このとき、図４（ｄ）、（ｅ）のように、第２の周波数変換回路１５のＶＣＯ＃２によるローカル発振周波数は、Ａ／Ｄコンバータ以降で折り返し波が重ならず、かつ、サンプリング周波数を低く出来る周波数を選択する必要がある。

上記した実施の形態１に係る受信装置１によれば、受信装置１を、２以上の放送波を含む受信信号をローカル発信により第１の中間周波数信号に変換する第１の周波数変換回路１３と、第１の中間周波数信号に変換された２以上の放送波に含まれる帯域を同時に通過させる多段のＦＩＲ型フィルタで構成された帯域分離フィルタ１４と、帯域分離フィルタ１４により出力される受信したい２以上の放送波に制限された受信信号を、各放送波が干渉しない周波数でサンプリング可能な第２の中間周波数信号に変換する第２の周波数変換回路１５とにより構成することで、複数チャンネルの放送波を同時に受信しながらＯＦＤＭ復調器１６等受信装置の構成を共用できるため、ハードウェア量が削減されＬＳＩ化が容易になる。

また、実施の形態１に係る受信装置１によれば、帯域分離フィルタ１４を、多段構成の遅延回路１４１_１〜ｎと、係数乗算器１４２_１〜ｎと、加算器１４３とからなるＦＩＲ型フィルタで構成することにより、フィルタ係数の変更のみで帯域分離を容易に実現でき、上記した繰返し特性や直線位相特性等、所望の特性を有するフィルタの設計が容易になる。また、帯域分離フィルタ１４を構成する遅延回路１４１_１〜ｎと、係数乗算器１４２_１〜ｎと、加算器１４３は、アナログ回路で実現が構成しやすいためＬＳＩ化が容易である。

このように、１個のＯＦＤＭ復調器１６で複数の放送波を簡単に復調再生することができるため、少ない部品点数でマルチチャンネル受信を可能とし、一層の小型化、低価格化を実現可能な受信装置を提供することができる。

更に、遅延回路１４１_１〜ｎによる遅延時間を全チャンネル帯域の１／（２ｎ）の周波数の逆数に設定し、受信したい複数のチャンネルの放送波を抽出してその他チャンネルの放送波を制限することにより、１個のＦＩＲ型フィルタで複数のチャンネルの放送波を取り出すことができる。

なお、上記構成を複数使用することで、受信する２以上の電波を合成し、あるいは切り替えてフェージング対策を行う、例えば、図５に示すｎブランチダイバーシティ受信機を構成しても良い。

上記したｎブランチダイバーシティ受信機は、アンテナ１１Ａ、ＢＰＦ１２Ａ、第１の周波数変換回路１３Ａ、帯域分離フィルタ１４Ａ、第２の周波数変換回路１５Ａ、ＯＦＤＭ復調器１６Ａにより構成される受信装置１Ａと、アンテナ１１Ｂ、ＢＰＦ１２Ｂ、第１の周波数変換回路１３Ｂ、帯域分離フィルタ１４Ｂ、第２の周波数変換回路１５Ｂ、ＯＦＤＭ復調器１６Ｂにより構成される受信装置１Ｂとの２系統の受信装置を備え、ＯＦＤＭ復調器１６Ｂ出力をＯＦＤＭ復調器１６Ａが取り込んで合成し、あるいは切り替えることにより上記したダイバーシティ受信を行う。

上記したｎブランチダイバーシティ受信機によれば、第１の周波数変換回路１３と、帯域分離フィルタ１４と、第２の周波数変換回路１５で構成される受信系統をｎ（ｎは任意の正の整数）系統備え、ｎブランチダイバーシティ受信を行うことにより、受信する２以上の電波を合成し、あるいは切り替えてフェージング対策を行うダイバーシティ効果を維持しながらマルチチャンネルの受信を実現出来る。

実施の形態２．
図６、図７は、この発明の実施の形態２に係る受信装置１で使用される帯域分離フィルタ１４の構成を示すブロック図である。ここでは、図２に実施の形態１として示したＦＩＲ型フィルタの係数生成部のみを抽出して示してある。
なお、図６、図７において、遅延回路１４１_１〜ｎと、係数乗算器１４２_１〜ｎの一部は、図２と同じ構成になるためここでは図示省略してある。

帯域分離フィルタ１４を構成するＦＩＲ型フィルタの係数生成部は、図６（ａ）に示されるように、係数演算回路１４４で演算によって係数を算出するか、あるいは、図６（ｂ）に示されるように、予め幾つかの係数の組合せが記憶された係数テーブル１４５と、係数テーブル１４５に記憶された係数の組み合わせを選択する係数テーブル選択制御回路１４６で構成される。

上記した実施の形態２に係る受信装置１によれば、ＦＩＲ型フィルタを構成する係数乗算器１４２_１〜ｎの係数を、予め幾つかの係数の組合せが記憶される係数テーブル１４５を参照し、もしくは係数演算回路１４４の演算により選択された値とすることで最適な係数値が選択可能であり、テーブル選択による方が係数演算回路１４４を不要とするため、回路規模の削減が可能である。

なお、図７に示される様に、ＦＩＲ型フィルタの出力に、係数の組合せに応じてゲインを調整してレベルを制御する出力ゲイン回路１４７を付加することにより、選択されたフィルタの特性による出力レベルの増減に基づくゲインの劣化を補うことができる。
また、上記した構成のうち、加算器１４３と出力ゲイン回路１４７は、受動素子で構成しても良い。

実施の形態３．
図８は、この発明の実施の形態３に係る受信装置１で使用される帯域分離フィルタ１４の構成を示すブロック図である。
ここでは、図６（ｂ）に示した実施の形態２が有する構成に、放送波配置検出回路１４８と、テーブルデータ更新制御部１４９とを付加する構成とした。

放送波配置検出回路１４８は、放送波配置を検出し、テーブルデータ更新制御部１４９は、放送波配置検出回路１４８で検出された放送波配置に応じてフィルタ特性を算出して新たなＦＩＲフィルタ係数を生成し、係数テーブル１４５に記憶されたテーブルデータを更新する。

放送波配置検出回路１４８は、通常のチャンネルスキャンを実施し、現在記憶している放送波配置と比較することにより更新する方法を採用するものとする。具体的には、図９に示されるように、放送波配置検出回路１４８を、スキャン制御部１４８１と、チャンネルメモリ１４８２で構成し、図１０に示す手順で放送波配置を更新するものとする。

図１０を参照すると、スキャン制御部１４８１は、周波数変換回路１３，１５が有するＶＣＯ＃１、ＶＣＯ＃２、ならびに帯域分離フィルタ１４、ＯＦＤＭ復調器１６を制御してＯＦＤＭ復調器１６の後段に接続されるＭＰＥＧデコーダ１７を介して放送波ＩＤ等のチャンネル情報を取得しながら適宜チャンネルを変更し（ステップＳＴ１０１）、受信可能局の有無を全放送帯域に渡ってスキャンする。

ここで、受信可能局ありと判定された場合（ステップＳＴ１０２“ＹＥＳ”）、チャンネル情報を更新し（ステップＳＴ１０３）、チャンネルメモリ１４８２に現在記憶している放送波配置情報と比較して一致しない放送波があれば（ステップＳＴ１０４“ＹＥＳ”）、テーブルデータ更新制御部１４９に放送波配置変更情報を通知する（ステップＳＴ１０５）。上記動作は、全放送帯域に渡って繰り返し実行される（ステップＳＴ１０６）。なお、ステップＳＴ１０２，１０４で“ＮＯ”の場合はステップＳＴ１０６へ移行する。

一方、放送波配置が変更になった場合、その変更情報を放送波に重畳して放送される場合がある。この場合、当該変更情報をＭＰＥＧデコーダ１７から取得し、チャンネルメモリ１４８２に現在記憶しているチャンネル配置と比較し更新する。あるいは、ユーザがインターネット等から取得したチャンネル配置情報をリムーバブルメモリ２００等に記録し、当該リムーバブルメモリ２００を接続することにより更新してもよい。

上記した実施の形態３に係る受信装置によれば、放送波配置を検出して逐次更新する放送波配置検出回路１４８と、放送波配置検出回路１４８で検出された放送波配置に応じて係数テーブル１４５の内容を更新するテーブルデータ更新制御部１４９とにより、係数テーブル１４５を更新出来る仕組みを備えることで、放送波配置が初期の状態から変化した場合においても最適な係数によるフィルタ操作が可能になる。

実施の形態４．
図１１は、この発明の実施の形態４に係る受信装置１で使用される帯域分離フィルタ１４の構成を示すブロック図である。

ここでは、異なる係数を持つ図２に実施の形態１として示したＦＩＲ型フィルタを複数備え、スイッチ回路１５０によりこれを選択する構成としている。なお、ＦＩＲ型フィルタを構成する遅延回路１４１_１〜ｎは、図１１に示されるように、回路削減のために共通使用するものとして示されている。勿論、遅延回路１４１_１〜ｎを個別に備えてもよい。

上記した実施の形態４によれば、異なる係数を有する複数のＦＩＲ型フィルタを選択するスイッチ回路１５０を備えることにより、最適な係数選択によるフィルタ操作が容易になる。また、そのとき、複数のＦＩＲ型フィルタを構成する遅延回路１４１_１〜ｎを各ＦＩＲ型フィルタで共通に使用することにより、遅延回路１４１_１〜ｎを個別に備える場合に比較して回路規模の削減が可能である。

実施の形態５．
図１２は、この発明の実施の形態５に係る受信装置１で使用される帯域分離フィルタ１４の構成を示すブロック図である。ここでは、通過帯域がそれぞれ異なる図１の実施の形態１で示した帯域分離フィルタ１４を、複数個１４_１〜１４_ｎ直列に接続する構成としている。

この発明の実施の形態５によれば、通過帯域が異なる係数の組合せを選択する２以上のＦＩＲ型フィルタを直列に接続して帯域制限を行うことにより、例えば、図１３にその周波数特性図上に動作が概念的に示されているように、ＣＨ２の通過が遮断され、フィルタの特性をより限定できるため、選択される帯域の自由度が増し、より望ましい帯域制限を行うことが出来る。

この発明に係る受信装置は、少ない部品点数でマルチチャンネル受信を可能とし、より一層の小型化及び低価格化を実現できる為、放送波を複数同時に受信するマルチチャンネル受信可能な受信装置等に用いるのに適している。

Claims

２以上の放送波を含む受信信号を第１の中間周波数信号に変換する第１の周波数変換回路と、
前記第１の中間周波数信号に変換された２以上の放送波に含まれる帯域を同時に通過させる多段のＦＩＲ型フィルタで構成された帯域分離フィルタと、
前記帯域分離フィルタにより出力される前記受信したい２以上の放送波に制限された受信信号を、各放送波が干渉しない周波数でサンプリング可能な第２の中間周波数信号に変換する第２の周波数変換回路と、
を備え、
前記ＦＩＲ型フィルタを構成する遅延回路による遅延時間を、
前記受信信号の最下限チャンネルから最上限チャンネルの差で示される全チャンネル帯域の１／（２ｎ）（ｎは任意の整数）の周波数の逆数とすることを特徴とする受信装置。
前記ＦＩＲ型フィルタを構成する係数乗算器の係数を、
予め幾つかの係数の組合せが記憶される係数テーブルを参照し、もしくは演算により選択された値とし、
放送波配置を検出して逐次更新する放送波配置検出回路と、
前記放送波配置検出回路で検出された放送波配置に応じて前記係数テーブルの内容を更新するテーブルデータ更新制御部と、
を備えたことを特徴とする請求項１項記載の受信装置。
前記放送波配置検出回路は、
チャンネルスキャンを実行し、現在記憶している放送波配置と比較して最新の放送波配置に更新することを特徴とする請求項２記載の受信装置。
前記放送波配置検出回路は、
放送波に重畳された変更情報を取得し、もしくは外部から取得した放送波配置情報に基づき、現在記憶している放送波配置と比較して最新の放送波配置に更新することを特徴とする請求項２記載の受信装置。
前記ＦＩＲ型フィルタを構成する係数乗算器の係数を、
予め幾つかの係数の組合せが記憶される係数テーブルを参照し、もしくは演算により選択された値とし、
異なる係数を有する複数のＦＩＲ型フィルタを選択するスイッチ
を備えたことを特徴とする請求項１項記載の受信装置。
前記複数のＦＩＲ型フィルタを構成する遅延回路を各ＦＩＲ型フィルタで共通に使用することを特徴とする請求項５記載の受信装置。