JP4420875B2 - 受信用チューナおよび受信装置 - Google Patents

受信用チューナおよび受信装置 Download PDF

Info

Publication number
JP4420875B2
JP4420875B2 JP2005267570A JP2005267570A JP4420875B2 JP 4420875 B2 JP4420875 B2 JP 4420875B2 JP 2005267570 A JP2005267570 A JP 2005267570A JP 2005267570 A JP2005267570 A JP 2005267570A JP 4420875 B2 JP4420875 B2 JP 4420875B2
Authority
JP
Japan
Prior art keywords
intermediate frequency
signal
frequency
output
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005267570A
Other languages
English (en)
Other versions
JP2007081878A (ja
Inventor
延佳 海木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005267570A priority Critical patent/JP4420875B2/ja
Publication of JP2007081878A publication Critical patent/JP2007081878A/ja
Application granted granted Critical
Publication of JP4420875B2 publication Critical patent/JP4420875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Description

本発明は、一般に、放送波などの電波を複数同時に受信するマルチチャンネルの受信用チューナに関するものであり、より特定的には、複数のチャンネルの放送波を同時に受信することを目的とし、受信装置の構成要素を共用することによりハード量を削減しつつ、受信チャンネル数よりも、出力信号線を少なくした受信用チューナおよび受信装置に関するものである。
近年、HDD(ハードディスクドライブ)やDVD(デジタルバーサタイルディスク)などの記録媒体の記録容量の増大化と低価格化により、HDDやDVDなどの記録媒体への録画・再生可能な商品が出始めた。これら記録媒体を使い、放送を見ながら、見ている放送以外の放送を録画したり、同時に多くの放送を録画するようなサーバー機能を持った録画機器の商品化が行われるようになってきた。このような中で、同時に多くの放送を受信するためには、同時に受信するチャンネル数と同じ数のチューナが必要となり、比較的大きなスペースが必要になる、コストアップにつながるという課題があり、この課題解決に向けた技術が提案されている(例えば特許文献1参照)。
この従来技術は、上記課題を解決するため、少なくとも1つ以上の入力端子と、入力端子から得られる入力信号を並列に中間周波数に周波数変換する2つ以上の周波数変換回路を持ち、変換された2つ以上の中間周波数をチューナ外部へ出力することを特徴としている。
図10は、特許文献1に開示されているデジタル放送受信用チューナの機能ブロック図である。図10に示すように、このデジタル放送受信用チューナ900は、シングルコンバージョン方式を2個分備えたものとなっている。デジタル放送受信用チューナ900では、同図に示すように、入力端子1から入力された信号は、RF(Radio Frequency)増幅器901にて増幅された後、例えばY分配器等の分配器902にて信号分配される。
信号分配した片側は、バンドパスフィルタ910にて帯域フィルタリングされ、RF利得制御器911にて所定のレベルにレベル制御され、周波数変換回路部912にて中間周波数信号例えば57MHzに周波数変換される。周波数変換回路部912は、ミキサー回路部912aとローカル発振回路部912bとこのローカル発振回路部912bを周波数制御するPLL(Phase Locked Loop:位相同期ループ)回路部912cからなる。周波数変換回路部912にて周波数変換された中間周波数(IF:Intermediate Frequency)信号は、バンドパスフィルタ913にて帯域フィルタリングされた後、IF利得制御器914にて再度レベル制御され、IF増幅器915にてレベル増幅され、IF出力端子916に出力される。
一方、分配器902にて信号分配されたもう片側は、同様にバンドパスフィルタ920にて帯域フィルタリングされ、RF利得制御器921にて所定のレベルにレベル制御され、周波数変換回路部922にて中間周波数信号例えば57MHzに周波数変換される。周波数変換回路部922は、ミキサー回路部922aとローカル発振回路部922bとこのローカル発振回路部922bを周波数制御するPLL回路部922cとからなる。周波数変換回路部922にて周波数変換された中間周波数信号は、バンドパスフィルタ923にて帯域フィルタリングされた後、IF利得制御器924にて再度レベル制御され、IF増幅器925にてレベル増幅され、IF出力端子926に出力される。
2つのIF出力端子916,926は、OFDM(Orthogonal Frequency Division Multiplex:直交周波数分割多重)復調回路又はアナログ復調回路に入力して、並列に地上波デジタル信号や、地上波アナログ信号を受信することができる。
図10のデジタル放送受信用チューナ900の入力端子に入力された信号と、2つのIF出力端子916、926の出力信号の状態を図11に示す。図10と11を参照して、入力された信号には、チャンネルa(CHa)とチャンネルb(CHb)の信号が周波数的に少し離れて入っており、分配器902によって信号分配された信号の一方は、バンドパスフィルタ910によってチャンネルaの周波数成分が選択され、周波数変換回路部912にて周波数変換された中間周波数信号は、IF出力端子916にチャンネルaの信号帯域そのままで、振幅の正規化と周波数シフトを行ってIF出力信号として出力される。
同様に分配器902によって信号分配された信号の他方は、バンドパスフィルタ920によってチャンネルbの周波数成分が選択され、周波数変換回路部922にて周波数変換された中間周波数信号は、IF出力端子926にチャンネルbの信号帯域そのままで、振幅の正規化と周波数シフトを行ってIF出力信号として出力される。
ここで、2つのIF出力端子916,926から出力されるIF出力信号の中心周波数は57MHzで同じ周波数である。
図10に示した従来例では、シングルコンバージョン方式を2つ並列に並べた構成を示しているが、特許文献1では、ダブルコンバージョン方式や、Low−IF方式などを用いても良く、かつ異なる方式を混在させて構成しても良いことが開示されている。Low−IF方式を用いる場合、その中心周波数は4MHzなどの低い周波数が採用される。
特開2003−309776号公報
特許文献1に開示の技術の場合は、同時に多くの放送を受信するために、同時に受信するチャンネル数と同じ数のチューナが必要となり、比較的大きな消費電力とスペースが必要になる、コストアップにつながるという課題に対し、1つの受信用チューナに、2つ以上の周波数変換回路を備え、それぞれの周波数変換回路が出力する複数の中間周波数信号をチューナ外部に出力することにより、1つのチューナで複数の放送を並列に受信することにより、低消費電力、小型、安価なチューナを提供することができた。
しかし、同時に受信する放送波が多くなった場合、中間周波数に変換された信号を同時に受信する可能性がある放送波の数と同じだけ出力する必要がある。このため中間周波数信号の出力信号線を、同時に受信する可能性がある放送波の最大数分、用意する必要があり、複雑でコストアップの要因となっていた。
この発明は上記の問題点を解決するためになされたもので、同時に受信する放送波が多くなった場合でも、出力信号線を受信チャンネル数よりも少なくすることができるように改良された受信用チューナおよび受信装置を提供することを目的とする。
この発明の他の目的は、チップ面積の削減および消費電力の削減を図ることができるように改良された受信用チューナおよび受信装置を提供することにある。
この発明のさらに他の目的は、1つの設計で、種々な場合に対応することができ、拡張性に優れた受信用チューナおよび受信装置を提供することにある。
この発明に従う受信用チューナは、入力端子から少なくとも2つ以上の受信信号が入力され、その入力信号を中間周波数信号に変換し出力する受信用チューナであって、少なくとも1つ以上の入力端子と、入力された受信信号数よりも少ない1つ以上の中間周波数出力端子とを備え、上記中間周波数出力端子から、上記中間周波数信号が出力されるようにしている。
上記中間周波数出力端子から出力される少なくとも1つの中間周波数信号は、2つ以上の入力信号の中間周波数信号が含まれる。
当該受信用チューナは、上記入力端子から入力された上記少なくとも2つ以上の受信信号を、信号分配する分配器と、上記分配器によって信号分配された受信信号のそれぞれに対応させて設けられ、信号分配された受信信号のそれぞれを各々の受信信号に対応する中間周波数に変換する、複数個の中間周波数変換部と、それぞれの中間周波数変換部で得られた中間周波数信号を、互いに周波数的に重ならないように周波数的にシフトさせる周波数シフト器と、互いにシフトした各中間周波数信号を加算する加算器を備え、加算された結果を上記中間周波数出力端子から出力するように構成する
この場合、上記中間周波数変換部の後段に設けられ、変換されたアナログの中間周波数信号をデジタルに変換するA/D変換器と、上記A/D変換器の後段に設けられ、デジタル信号の周波数帯域を制限する、デジタルフィルタ部とをさらに備え、上記加算器は、シフトした上記各中間周波数信号をデジタル信号で加算するのが好ましい。
この発明のさらに好ましい実施態様によれば、上記加算器の後段に設けられ、出力されたデジタル信号を再度アナログ信号に変換するD/A変換器を備え、変換されたアナログ信号の中間周波数信号を出力する。
この発明の他の局面に従う受信装置は、上記受信用チューナを備えており、上記受信用チューナが受信した受信信号に基づいて、文字、画像、データ及び音声の少なくともいずれか1つの再生または記録処理を行うことを特徴とする。
従来の技術では、受信用チューナから出力される中間周波数信号線を、同時に受信する可能性のある放送波の最大数分を確保する必要があった。また放送を復調する復調チップの入力端子も同様に同時に受信する可能性のある放送波の最大数分の入力端子を備える必要があり、構成が複雑で、コストアップにつながる問題があった。
本発明のチューナでは、上記の課題を解決するための手段を施すことにより、同時に多くの放送を受信するときでも、チューナの中間周波数の出力端子を1つ備えるのみで良く、また復調側においても、入力端子を1つのみ備えることで同時に多くの放送を受信可能である。
また、何チャンネルの同時受信においても、中間周波数の入出力は、1つの信号線で良いので、1つの設計で、種々な場合に対応することができ、拡張性に優れている効果がある。
本発明のチューナは、文字、画像、データ、及び音声の少なくともいずれか1つの再生処理を行うデジタルTVなどの受信装置に採用されうる。このような受信装置は本発明のチューナの出力する中間周波数の出力から復調された受信信号から文字、画像、データ、音声等に関する情報を取得し、記録あるいは再生処理を行う。
本発明は、複数のチャンネルの放送波を同時に受信することを目的とし、受信装置の構成要素を共用することによりハード量を削減しつつ、受信チャンネル数よりも、出力信号線を少なくしたチューナに係る。以下、本発明の実施例を添付図面を参照して説明する。以下の図において、同一の参照番号を有する部材は、同じものとする。
参考例1
図1は、参考例1に係る受信用チューナの一例を示す機能ブロック図である。図1に示す通り本参考例1にかかるチューナは、図10に示した従来のチューナとほぼ同じような機能構成を持っているが、IF利得制御器114からのIF出力と、もうひとつのIF利得制御器124からのIF出力を加算するIF加算器105を持ち、2つのIF出力を加算した出力を1つのIF増幅器115にてレベル増幅し、1つのIF出力端子109に出力される点が異なっている。
図1に示す放送受信用チューナ100では、入力端子1から入力された信号は、RF増幅器101にて増幅された後、Y分配器等の分配器102にて信号分配される。
信号分配した片側は、バンドパスフィルタ110にて帯域フィルタリングされ、RF利得制御器111にて所定のレベルにレベル制御され、周波数変換回路部112にてIF信号の中心周波数を、例えば4MHzに周波数変換する。周波数変換回路部112は、ミキサー回路部112aとローカル発振回路部112bとこのローカル発振回路部112bを周波数制御するPLL回路部112cからなる。周波数変換回路部112にて周波数変換されたIF信号は、バンドパスフィルタ113にて帯域フィルタリングされた後、IF利得制御器114にて再度レベル制御され、IF加算器105に出力される。
一方、上記分配器102にて信号分配されたもう片側は、同様にバンドパスフィルタ120にて帯域フィルタリングされ、RF利得制御器121にて所定のレベルにレベル制御され、周波数変換回路部122にて他方のIF信号の帯域と重ならないように、IF信号の中心周波数が、例えば12MHzになるように周波数変換される。周波数変換回路部122は、ミキサー回路部122aとローカル発振回路部122bとこのローカル発振回路部122bを周波数制御するPLL回路部122cとからなる。周波数変換回路部122にて周波数変換されたIF信号は、バンドパスフィルタ123にて帯域フィルタリングされた後、IF利得制御器124にて再度レベル制御され、IF加算器105に出力され、他方のIF信号と加算された後、IF増幅器115にてレベル増幅され、IF出力端子109に出力される。
IF出力端子109に含まれる、2つ以上のIF信号に基づき、2つ以上のIF信号を復調可能な復調回路に入力して、並列に地上波デジタル信号や、地上波アナログ信号などの放送波を受信することができる。
図2を用いて、参考例1に係る図1の受信用チューナの信号の流れについて、図11に示す従来方法と比較しながら説明する。図10の従来構成に対し、本実施例に係る構成では、チャンネルbのIF信号の中心周波数が従来の4MHzから12MHzに変更されており、チャンネルaの信号とチャンネルbの信号が周波数的に重ならないようになっている。このため、図1の加算器105による信号の単純な加算により、2つのIF信号をIF出力端子109から1つの信号線で出力できる。
この構成を実現するため、図1のローカル発振回路部122bの発振周波数は、図10のローカル発振回路部922bの発振周波数に比べ、8MHz低い発振周波数を設定している。また図10のバンドパスフィルタ913、923は4MHzの中心周波数のバンドパス特性を持ったフィルタで構成しているが、図1のバンドバスフィルタ123のバンドパス特性は、中心周波数12MHzを通過させるためのバンドパス特性を持っている。
これらのローカル発振回路部の発振周波数は一例であり、チップ面積などを考慮して、バンドパスフィルタ110,113、120、123の遮断周波数特性を緩やかにした場合、チャンネルbの中心周波数をより高い周波数に設定しても良い。このように、信号間の間隔をバンドパスフィルタの周波数特性に従い広くしたり、狭くしたりすることができる。
図3は、参考例1に係る図1の構成を簡略化して、コスト削減した一例を示した機能ブロック図である。図1のバンドパスフィルタ110、120は、受信するチャンネルに対応した狭帯域のバンドパス特性を持っているが、図3のバンドパスフィルタ310は、受信する全てのチャンネルを通過させる広帯域のバンドパスフィルタ機能を持たせている。図3のバンドパスフィルタ313、323のバンドパス特性は、図1のバンドパスフィルタ113、123と同等以上の遮断周波数性能を持った、バンドパスフィルタによって構成されている。
さらに図3に示す受信用チューナでは、図1のRF増幅器101とRF利得制御器111、121の3つの機能を、1つのRF利得制御器311で実現することにより、図1のRF増幅器101を削減し、2つのRF利得制御器を1つに統合している。ここで、1つのRF利得増幅器に統合せずに、各チャンネルに対応したRF利得増幅器を設置しても良い。
さらに図3に示す受信用チューナでは、IF利得制御器314、324がそれぞれ図1のIF利得増幅器114とIF増幅器115の組み合わせ、IF利得増幅器124とIF増幅器115の組み合わせに対応する機能を果たすことにより、図1のIF増幅器115を削減している。
参考例2
図4は参考例2に係る受信用チューナの一例を示す機能ブロック図である。本参考例では、チューナからの出力信号を、アナログからデジタルに変えることにより、ノイズに強くし、デジタル放送と親和性を高めている。
図4に示す通り、本参考例のチューナ400の機能構成は、参考例1に係る図3に示したチューナ300とほぼ同じような機能構成を持っているが、IF加算器407のアナログ出力にAD変換器408が接続され、デジタル化された信号がIF出力端子409に出力される点が異なっている。
参考例3
5は参考例3に係る受信用チューナの一例を示す機能ブロック図である。
図5に示す通り、本参考例に係るチューナ500の機能構成は、先に説明した図4に示したチューナ400とほぼ同じような機能構成を持っているが、図4の機能構成では、アナログ加算器407を用い1つにまとめたアナログ信号をAD変換器408でデジタル化しているが、図5の機能構成では、個々のIF信号を各々のAD変換器518、528を用いデジタル信号に変換し、各々のデジタル信号を、デジタル加算器507を用いて加算し、IF出力端子509からデジタル信号が出力される点が異なっている。
参考例4)
6は参考例4に係る受信用チューナの機能構成の一例を示す機能ブロック図である。
近年、半導体の微細化の進行により、従来アナログ回路で実現してきたことを、デジタル処理により実現することにより、チップ面積を小さくすることが可能になってきた。このため、急峻な特性を持つバンドパスフィルタを構成する場合においても、アナログ回路で実現するよりもデジタル回路で実現するほうが、サンプリング周波数やチッププロセスによっては、チップ面積を小さく、あるいは消費電力を少なくすることが可能である。
このことを踏まえて、図5に示したチューナ500のバンドパスフィルタ313,323で急峻なフィルタ特性を実現する代わりに、図6に示す本参考例のチューナ600の機能構成では、緩いフィルタ特性のバンドパスフィルタ613、623を用いている。これらのバンドパスフィルタ613、623は、各チャンネルの信号が折り返し歪によるノイズに邪魔されない程度の緩いフィルタ特性とすることによりチップ面積を削減している。これら緩いバンドパスフィルタ613、623を用いる一方で、アナログのAD変換器618、628によってデジタル信号に変換された信号を、急峻なフィルタ特性を持つデジタルフィルタ617、627でフィルタすることにより、図5のアナログの急峻なフィルタを用いるのと同等な機能を実現している。このようにデジタル処理によるフィルタと組み合わせることにより、トータルとしてチップ面積を小さく、消費電力を少なくすることが可能となる。
図7は、図6の参考例に係る受信用チューナの機能構成の一例の1つのバリエーションを示したもので、周波数変換した後に、緩いバンドパスフィルタをかける構成要素を削減する代わりに、入力信号を分配器702で分配した高周波領域で、緩くそのチャンネルの帯域のみを透過するバンドパスフィルタ710,720を配置した機能構成である。このような変形例であっても同様の効果を奏する。
(実施例
実施例は請求項に対応するものである。
実施例にかかる受信用チューナは、図示しないが、入力端子から入力された少なくとも2つ以上の受信信号を、信号分配する分配器を備える。該分配器によって信号分配された受信信号のそれぞれに対応させて、信号分配された受信信号のそれぞれを各々の受信信号に対応する中間周波数に変換する、複数個の中間周波数変換部が設けられている。該中間周波数変換部の後段に、変換されたアナログの中間周波数信号をデジタルに変換するA/D変換器が設けられている。該A/D変換器の後段に、デジタル信号の周波数帯域を制限する、デジタルフィルタ部が設けられている。該デジタルフィルタ部の後段に、それぞれの中間周波数信号を、互いに周波数的に重ならないように周波数的にシフトさせる周波数シフト器が設けられている。該周波数シフト器の後段に、互いにシフトした各中間周波数信号をデジタル信号で加算する加算器が設けられている。加算された結果は、中間周波数出力端子から出力される。
上述の参考例1−5では、各チャンネルの信号を、図2に示したような周波数領域に、IF信号として変換していたが、本実施例にかかる構成によれば、図8に示しているように各チャンネルの中心周波数を同一として、後で周波数帯域をシフトした後、加算する。これはサンプリング周波数に対して、高い周波数のバンドパスフィルタを構成する場合、折り返し歪の関係から、ハード規模が大きくなることを考え、アナログフィルタでは、簡単な構成として、後でデジタル処理により、バンドパス、周波数シフト処理を行うことにより、チップ面積の削減や、消費電力を削減するものである。
(実施例
実施例は、請求項に対応するものである。図9は、図6の参考例に係る受信用チューナの機能構成の一例の1つのバリエーションを示したもので、チップ面積削減、低消費電力化を測るために、内部ではデジタル処理を行うが、IF出力端子にはアナログ信号を出力するため、処理したデジタル信号をDA変換器69を用い、アナログ信号に変換して、外部出力するものである。
本発明に係る受信用チューナは、図示はされていないが、HDD録画再生装置(受信機)に設けられている。HDD録画再生装置がアンテナから同時に多くの放送を受信した信号は、チューナによって中間周波数の周波数に変換される。変換された信号から文字や画像やデータや音声にかかる情報が取り出され、これら文字や画像やデータや音声などの情報がHDDなどに録画される。あるいはこれら文字や画像やデータや音声などの情報が再生され、利用者に提供される。なお、チューナがHDD録画再生装置の他、TV受信機、無線LAN装置、チューナを装着したPCなど(以上、受信装置)に採用されてよい。
今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明に係る受信用チューナでは、同時に多くの放送を受信するときでも、チューナの中間周波数の出力端子を1つ備えるのみで良く、また復調側においても、入力端子を1つのみ備えることで同時に多くの放送を受信可能である。
参考例1に係る受信用チューナの一例を示す機能ブロック図である。 参考例1に係る図1の受信用チューナの信号の流れを示す図である。 参考例1に係る受信用チューナの変形例を示す機能ブロック図である。 参考例2に係る受信用チューナの一例を示す機能ブロック図である。 参考例3に係る受信用チューナの一例を示す機能ブロック図である。 参考例4に係る受信用チューナの一例を示す機能ブロック図である。 参考例4に係る受信用チューナの変形例を示す機能ブロック図である。 実施例に係る受信用チューナの信号の流れを示す図である。 図6の参考例に係る受信用チューナの変形例を示す機能ブロック図である。 従来のデジタル放送受信用チューナの機能ブロック図である。 従来のデジタル放送受信用チューナの信号の流れを示す図である。
符号の説明
100 放送受信用チューナ
101 増幅器
102 分配器
105 加算器
109 出力端子
110 バンドパスフィルタ
110,113 バンドパスフィルタ
111 利得制御器
112a ミキサー回路部
112b ローカル発振回路部
112c PLL回路部
112 周波数変換回路部
113 バンドパスフィルタ
114 利得制御器
114 利得増幅器
115 増幅器
120 バンドパスフィルタ
121 利得制御器
122a ミキサー回路部
122b ローカル発振回路部
122 周波数変換回路部
122c PLL回路部
123 バンドバスフィルタ
124 利得制御器

Claims (3)

  1. 入力端子から少なくとも2つ以上の受信信号が入力され、その入力信号を中間周波数信号に変換し出力する受信用チューナであって、
    少なくとも1つ以上の入力端子と、
    入力された受信信号数よりも少ない1つ以上の中間周波数出力端子とを備え、
    前記中間周波数出力端子から、前記中間周波数信号が出力されるようにしており、
    前記中間周波数出力端子から出力される少なくとも1つの中間周波数信号は、2つ以上の入力信号の中間周波数信号が含まれている受信用チューナにおいて、
    前記入力端子から入力された前記少なくとも2つ以上の受信信号を、信号分配する分配器と、
    前記分配器によって信号分配された受信信号のそれぞれに対応させて設けられ、信号分配された受信信号のそれぞれを各々の受信信号に対応する中間周波数に変換する、複数個の中間周波数変換部と、
    前記中間周波数変換部の後段に設けられ、変換されたアナログの中間周波数信号をデジタルに変換するA/D変換器と、
    前記A/D変換器の後段に設けられ、デジタル信号の周波数帯域を制限する、デジタルフィルタ部と、
    前記デジタルフィルタ部の後段に設けられ、それぞれの中間周波数信号を、互いに周波数的に重ならないように周波数的にシフトさせる周波数シフト器と、
    前記周波数シフト器の後段に設けられ、互いにシフトした各中間周波数信号をデジタル信号で加算する加算器とをさらに備え、
    加算された結果を前記中間周波数出力端子から出力することを特徴とする受信用チューナ。
  2. 前記加算器の後段に設けられ、出力されたデジタル信号を再度アナログ信号に変換するD/A変換器をさらに備え、
    変換されたアナログ信号の中間周波数信号を出力することを特徴とする請求項1に記載の受信用チューナ。
  3. 請求項1又は2に記載の受信用チューナを備えており、
    前記受信用チューナが受信した受信信号に基づいて、文字、画像、データ及び音声の少なくともいずれか1つの再生または記録処理を行うことを特徴とする受信装置。
JP2005267570A 2005-09-14 2005-09-14 受信用チューナおよび受信装置 Expired - Fee Related JP4420875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005267570A JP4420875B2 (ja) 2005-09-14 2005-09-14 受信用チューナおよび受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005267570A JP4420875B2 (ja) 2005-09-14 2005-09-14 受信用チューナおよび受信装置

Publications (2)

Publication Number Publication Date
JP2007081878A JP2007081878A (ja) 2007-03-29
JP4420875B2 true JP4420875B2 (ja) 2010-02-24

Family

ID=37941699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005267570A Expired - Fee Related JP4420875B2 (ja) 2005-09-14 2005-09-14 受信用チューナおよび受信装置

Country Status (1)

Country Link
JP (1) JP4420875B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345798B2 (en) * 2008-05-21 2013-01-01 Entropic Communications, Inc. Channel stacking system and method of operation
CN102318199B (zh) 2009-02-25 2014-06-18 三菱电机株式会社 接收装置
WO2010097866A1 (ja) 2009-02-25 2010-09-02 三菱電機株式会社 受信装置
JP6375670B2 (ja) * 2014-04-04 2018-08-22 三菱電機株式会社 複数チャンネル同時受信装置

Also Published As

Publication number Publication date
JP2007081878A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
US6678011B2 (en) Fronted circuit
US9106299B2 (en) Audio signal processing circuit
JP2004349805A (ja) Iboc放送受信機
JP4420875B2 (ja) 受信用チューナおよび受信装置
JP2008529397A (ja) アナログテレビジョン及びディジタルテレビジョン双方の中間周波信号を処理するための中間周波処理装置
JPWO2006098173A1 (ja) 高周波受信機および隣接妨害波の低減方法
JP2008502278A (ja) マルチチャンネル受信機において信号を処理するための装置および方法
JP4515176B2 (ja) テレビ放送受信システム
JP4620872B2 (ja) If信号処理装置
JPWO2014199543A1 (ja) テレビジョン受信装置およびテレビジョン受信方法
US20030177499A1 (en) Radio frequency distribution network system
JP4749301B2 (ja) デジタル放送受信装置
JP4918020B2 (ja) 放送受信機、および放送受信方法
JP2006253885A (ja) 受信装置
EP0667712B1 (en) High definition tv signal receiver
EP2208343B1 (en) Tuner and broadcast receiver having the same
JP4499196B2 (ja) チューナー
US7345715B2 (en) Apparatus and method for transmitting and receiving multiple signals inclusively
JP4483369B2 (ja) 受信装置
JP3743417B2 (ja) 受信装置
JP3562994B2 (ja) Ofdm受信装置
JP2006332873A (ja) 多チャンネル記録再生装置
JPH10290266A (ja) 受信装置
JP5195320B2 (ja) デジタルfpu受信装置及び受信方法
JP3036880B2 (ja) バンドパスフィルタの分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees