CN109842770A - 信号接收装置及其信号处理方法 - Google Patents

Abstract

本发明提供一种信号接收装置及其信号处理方法。信号接收装置包含一振荡电路、一内插电路、一匹配滤波器、一高通滤波器与一时序回复电路。该振荡电路用以产生一时脉信号。该内插电路用以根据该时脉信号对一输入信号进行一内插程序，以产生一内插取样结果。该匹配滤波器用以解调该内插取样结果，以产生一输出信号。该高通滤波器用以对该内插取样结果施以一高通滤波程序，以产生一过滤后信号。该时序回复电路用以接收该过滤后信号，并根据该过滤后信号进行一时序回复程序。

Description

信号接收装置及其信号处理方法

技术领域

本发明与信号接收装置相关，并且尤其与提高其中时序回复电路的效能的技术相关。

背景技术

随着电子相关技术的进步，各种类型的通信设备愈来愈普及。在许多信号接收装置中，在解读传送端提供的资料内容之前，必须先找出正确的符号时序(symbol timing)。更具体地说，信号接收装置中的时序回复(timing recovery)电路必须找出施加于输入符号的理想取样点。

图1呈现一个数位电视广播(digital video broadcasting,DVB)接收端中与时序回复相关的电路的功能方块图。内插电路101的输入信号是前端电路产生的一连串取样。内插电路101会根据振荡电路102提供的时脉信号对该输入信号进行内插取样，并将其内插取样结果分别提供给锁定检测电路103与匹配滤波器(matched filter)104。匹配滤波器104负责将该内插取样结果解调，其输出信号会被传递给后续电路进行解码。锁定检测电路103会根据该内插取样结果的眼图(eye diagram)来判断接收端的时序是否已大致同步于传送端，达到锁定状态。换言之，若内插取样结果的眼图开口够大，意味着同一个符号的两个取样点的差值大于一预设值，则可判断信号的品质越好。在锁定之后，匹配滤波器104提供的输出信号对后续电路才有意义。换句话说，后续电路会根据锁定检测电路103输出的锁定信号的内容来决定是否采信匹配滤波器104提供的输出信号。

实务上，在杂讯较多的环境，输入信号较不稳定，锁定检测电路103A往往要花费相当长的时间才能判定接收端已达到锁定状态，甚至无法找出锁定状态。

发明内容

为解决上述问题，本发明提出一种新的信号接收装置及其信号处理方法。

根据本发明的一实施例为一种信号接收装置，其中包含一振荡电路、一内插电路、一匹配滤波器、一高通滤波器与一时序回复电路。该振荡电路用以产生一时脉信号。该内插电路系用以根据该时脉信号对一输入信号进行一内插程序，以产生一内插取样结果。该匹配滤波器用以解调该内插取样结果，以产生一输出信号。该高通滤波器用以对该内插取样结果施以一高通滤波程序，以产生一过滤后信号。该时序回复电路系用以接收该过滤后信号，并根据该过滤后信号进行一时序回复程序。

根据本发明的另一实施例为一种应用于一信号接收装置的信号处理方法。首先，一时脉信号被产生。根据该时脉信号，一输入信号被施以一内插程序，以产生一内插取样结果。接着，该内插取样结果被施以一高通滤波程序，以产生一过滤后信号。随后，一时序回复程序根据该过滤后信号来进行。此外，该内插取样结果被解调，以产生一输出信号。

关于本发明的优点与精神可以藉由以下发明详述及附图得到进一步的了解。

附图说明

图1呈现一个数位电视广播接收端中与时序回复相关的电路的功能方块图。

图2为根据本发明的一实施例中的信号接收装置的功能方块图。

图3呈现根据本发明的一实施例中的匹配滤波器与高通滤波器如何共用电路。

图4为根据本发明的一实施例中的信号处理方法的流程图。

符号说明

101、201：内插电路 102、202：振荡电路

203：时序回复电路 103、203A：锁定检测电路

203B：时序误差检测电路 203C：回路滤波器

104、204：匹配滤波器 200：信号接收装置

205：高通滤波器 300：滤波器电路

301：延迟电路 302：乘法电路

303：第一加法电路 304：第二加法电路

305：第三加法电路 306：减法电路

S401-S405：流程步骤

须说明的是，本发明的际图包含呈现多种彼此关联的功能性模组的功能方块图。这些附图并非细部电路图，且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外，个别元件的功能不一定要如附图中绘示的方式分配，且分散式的区块不一定要以分散式的电子元件实现。

具体实施方式

根据本发明的一实施例为一种信号接收装置，其功能方块图绘示于图2。实务上，信号接收装置200可以被整合在多种需要根据接收信号的内插取样结果进行时序回复的通信系统中，例如但不限于数位电视广播(DVB)接收端。如图2所示，信号接收装置200包含内插电路201、振荡电路202、时序回复电路203、匹配滤波器204与高通滤波器205，以下分述各电路的功能。

内插电路201负责根据振荡电路202产生的时脉信号对输入信号进行一内插程序，以产生一内插取样结果。该内插取样结果被分别提供至匹配滤波器204与高通滤波器205。匹配滤波器204负责将该内插取样结果解调，其输出信号会被传递给后续电路进行解码。高通滤波器205系用以对该内插取样结果施以一高通滤波程序，以产生一过滤后信号。

时序回复电路203用以接收该过滤后信号，并根据该过滤后信号进行一时序回复程序。时序回复电路203包含一锁定检测电路203A、一时序误差检测电路203B与一回路滤波器203C。锁定检测电路203A用以根据过滤后信号判断该接收端是否已达到一锁定状态。时序误差检测电路203B负责对该过滤后信号施以一时序误差检测程序，以产生一组时序误差。随后，回路滤波器203C会产生该组时序误差的一平均误差，供振荡电路202修正其时脉信号的相位及/或频率。该平均误差愈低，表示内插电路201选择的取样点愈正确、输出的内插取样结果愈理想。

值得注意的是，锁定检测电路203A与时序误差检测电路203B各自在进行检测时所需要的资讯主要与信号状态的转换点(例如由高电位转换为低电位的信号降缘，或是由低电位转换为高电位的信号升缘)相关，而这些转换点的相关讯息都是包含在频域中的高频区段。因此，只要为高通滤波器205选择合理的截止频段，该过滤后信号中仍可保留有锁定检测电路203A与时序误差检测电路203B进行检测时所需要的资讯。相较于内插电路201输出的内插取样结果，该过滤后信号整体的杂讯较少、较稳定。对于锁定检测电路203A来说，以过滤后信号做为检测对象能够快速地找出锁定状态。另一方面，对于时序误差检测电路203B来说，以过滤后信号做为检测对象能够找到准确可信的时序误差，进而缩短内插电路101找出理想取样点的时间。在杂讯较多的通信环境中，采用高通滤波器205来为时序回复电路203提升信号品质的效用尤其显着。

实务上，高通滤波器205的截止频段可由电路设计者根据该内插取样结果的分布频带来决定，不限于特定数值，其电路亦不限于特定架构。

为节省硬件资源与耗电量，高通滤波器205可被设计为与匹配滤波器204共用一部份的电路。图3呈现一个兼有高通滤波与匹配滤波功能的滤波器电路300做为范例。滤波器电路300包含一延迟电路301、一乘法电路302、一第一加法电路303、一第二加法电路304、一第三加法电路305与一减法电路306。延迟电路301中有N个(N为大于一的整数)串接的延迟元件L，为内插取样结果x[k]产生N种延迟后信号。图3中的滤波器电路300是以N等于二十四为例。若以符号i表示一个范围在1到(N-1)间的整数指标，则第(i+1)个延迟后信号所对应的延迟量D_(i+1)大于第i个延迟后信号所对应的延迟量D_i。乘法电路302用以将第i个延迟后信号乘以一第i权重，以产生一第i加权结果。实务上，该等延迟量和权重都是由电路设计者决定的滤波器系数，主要设计目标在实现匹配滤波器204的功能。第一加法电路303会将内插取样结果x[k]与该整数指标i为偶数的十二个延迟后信号相加，以产生第一加总值S₁。第二加法电路304则会将该整数指标i为奇数的另外十二个延迟后信号相加，以产生第二加总值S₂。第三加法电路305负责将第一加总值S₁与第二加总值S₂相加，其相加结果y₁即为匹配滤波结果，也就是匹配滤波器204负责产生的输出信号。减法电路306负责自第一加总值S₁减去第二加总值S₂，其相减结果y₂即为高通滤波结果，也就是高通滤波器205负责输出的过滤后信号。本发明所属技术领域中具有通常知识者可理解，有多种电路组态和元件可在不背离本发明精神的情况下实现上述的概念。

根据本发明的另一实施例为一种应用于一信号接收装置的信号处理方法。图4为该信号处理方法的流程图。首先，步骤S401为产生一时脉信号。步骤S402则是根据该时脉信号对一输入信号进行一内插程序，以产生一内插取样结果。接着，步骤S403为对该内插取样结果施以一高通滤波程序，以产生一过滤后信号。随后，步骤S404为根据该过滤后信号进行一时序回复程序。此外，在步骤S403之后另有一步骤S405，用以解调该内插取样结果，以产生一输出信号。本发明所属技术领域中具有通常知识者可理解，先前在介绍信号接收装置200时描述的各种操作变化亦可应用至图4中的信号处理方法，其细节不再赘述。

藉由以上具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所揭示的具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。

Claims (8)

1.一种信号接收装置，包含：

一振荡电路，用以产生一时脉信号；

一内插电路，用以根据该时脉信号对一输入信号进行一内插程序，以产生一内插取样结果；

一匹配滤波器，用以解调该内插取样结果，以产生一输出信号；

一高通滤波器，用以对该内插取样结果施以一高通滤波程序，以产生一过滤后信号；以及

一时序回复电路，用以接收该过滤后信号，并根据该过滤后信号进行一时序回复程序。

2.如权利要求权利要求1所述的信号接收装置，其特征在于，该时序回复电路包含：

一时序误差检测电路，用以对该过滤后信号施以一时序误差检测程序，以产生一组时序误差；以及

一回路滤波器，用以产生该组时序误差的一平均误差，供该振荡电路修正该时脉信号。

3.如权利要求1所述的信号接收装置，其特征在于，该时序回复电路包含：

一锁定检测电路，用以根据该过滤后信号判断该信号接收装置是否已达到一锁定状态。

4.如权利要求1所述的信号接收装置，其特征在于，该高通滤波器被实现为与该匹配滤波器共用一部份电路。

5.如权利要求4所述的信号接收装置，其特征在于，该匹配滤波器与该高通滤波器包含：

一延迟电路，用以为该内插取样结果产生N个延迟后信号，其中的第(i+1)个延迟后信号所对应的延迟量大于第i个延迟后信号所对应的延迟量，i为范围在1到(N-1)间的整数指标，N为大于一的整数；

一乘法电路，用以将第i个延迟后信号乘以一第i权重，以产生一第i加权结果；

一第一加法电路，用以将该内插取样结果与该整数指标i为偶数的延迟后信号相加，以产生一第一加总值；

一第二加法电路，用以将该整数指标i为奇数的延迟后信号相加，以产生一第二加总值；

一第三加法电路，用以将该第一加总值与该第二加总值相加，以产生该输出信号；以及

一减法电路，用以自该第一加总值减去该第二加总值，以产生该过滤后信号。

6.一种应用于一信号接收装置的信号处理方法，包含：

产生一时脉信号；

根据该时脉信号对一输入信号进行一内插程序，以产生一内插取样结果；

解调该内插取样结果，以产生一输出信号；

对该内插取样结果施以一高通滤波程序，以产生一过滤后信号；以及

根据该过滤后信号进行一时序回复程序。

7.如权利要求6所述的信号处理方法，其特生在于，该时序回复程序包含：

对该过滤后信号施以一时序误差检测程序，以产生一组时序误差；以及

产生该组时序误差的一平均值，用以修正该时脉信号。

8.如权利要求6所述的信号处理方法，其特征在于，该时序回复程序包含：

根据该过滤后信号判断该信号接收装置是否已达到一锁定状态。