JP5226559B2 - レーザー出力自動制御回路 - Google Patents

Description

本発明は、バーストＯＮ／ＯＦＦ信号に応じて間欠送信する光送信器のレーザー駆動回路において、レーザー出力を最適な強度に制御するレーザー出力自動制御回路に関する。

光送信器のレーザー駆動回路には、レーザー出力を最適な強度に制御するために、レーザー出力自動制御回路（以下「ＡＰＣ(Automatic Power Control) 回路」という）が用いられる。このＡＰＣ回路には、レーザーバイアス電流を制御してレーザー出力が所定の強度になったときの制御レベルを保持するアナログホールド回路を含むアナログ式ＡＰＣ回路がある。

アナログ式ＡＰＣ回路は、制御レベルの保持時間を長くするため、ホールド容量を大きくすると充電時間が長く必要になり、ＡＰＣセットアップ時間が長くなる。逆に、ホールド容量を小さくするとリーク電流の影響が大きくなり、必要な保持時間を確保できないことになる。このようなトレードオフは、データが間欠送信され、発光期間と消光期間が存在するバースト通信において特に問題になる。この問題を解決し、主にバースト通信に適するＡＰＣ回路として、保持する制御レベルをデジタル値としてレジスタに記録し、その値を再びアナログ電圧に変換するデジタルホールド回路を含むデジタル式ＡＰＣ回路がある。

図８は、従来のデジタル式ＡＰＣ回路の構成例を示す。
図８(1) のデジタル式ＡＰＣ回路は、レーザー出力強度をモニタするフォトダイオード（ＰＤ）の出力電流を増幅する増幅器８１と、増幅器出力と所定の参照電圧Ｖref とを比較し、例えば増幅器出力が参照電圧Ｖref より低ければＵＰ信号を出力し、高ければＤＯＷＮ信号を出力する比較回路８２と、UP／DOWN信号をデジタル値に変換するデジタルフィルタ８３と、デジタルフィルタ８３の出力値を一時的に保持するレジスタ８４と、レジスタ８４の出力値をアナログ電圧に変換し、レーザーバイアス制御信号として図外のレーザー駆動回路のレーザーバイアス回路に送出するデジタル／アナログ（Ｄ／Ａ）変換器８５とにより構成される（非特許文献１）。このデジタル式ＡＰＣ回路は、レーザー出力に対応する電圧と参照電圧Ｖref との比較結果をUP／DOWN信号に変換し、デジタルフィルタ８３を介してレジスタ８４の値を初期値から１ビットずつ変化させることにより、ＡＰＣループを構成している。本構成をバースト信号に対応させるためには、バーストＯＮ／ＯＦＦ信号によってレジスタ８４の更新開始と更新停止（保持）を制御する構成になる。

図８(2) のデジタル式ＡＰＣ回路は、アナログ信号プロセッサ（ＡＳＰ：Analog Signal Processor ）８６とデジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）８７を組み合わせた構成である（非特許文献２）。ＡＳＰ８６は、ＡＳＰ８６に接続される抵抗Ｒによって設定された所定の電流値と、ＰＤの出力電流が一致するように出力を制御する。ＡＳＰ８６の出力はＤＳＰ８７でデジタル値として保持され、ＤＳＰ８７の出力はＤ／Ａ変換器８５で再びアナログ信号に変換してレーザー駆動回路のレーザーバイアス回路に送出される。

このようなデジタル式ＡＰＣ回路では、バーストＯＮ、すなわちレーザー発光時にＡＰＣループは一定のレーザー出力を保持するように動作し、バーストＯＦＦ、すなわちレーザー消光時に直前のレーザーバイアス制御値を保持し続ける。そのため、デジタル式ＡＰＣ回路は、電源がオンである間は保持時間がほぼ無限とみなすことができる。

ところで、ＰＯＮ(Passive Optical Network) システムにおける宅内装置ＯＮＵ（Optical Network Unit) のレーザーは、局内装置ＯＬＴ（Optical Line Terminal)から論理識別子ＬＬＩＤ（Logical Link Identification ）を取得するまで発光することができない。また、ＬＬＩＤの獲得機会はディスカバリ・プロセスの段階によるが、このプロセスの発生間隔が数十〜数百ｍ秒以上になることがある。このとき、コンデンサで電圧を保持するアナログホールド回路を用いたアナログ式ＡＰＣ回路では、レーザー発光強度が所定値に達することなく１度ＬＬＩＤの取得に失敗すると、次のプロセスまでに保持容量の電荷が放電してしまい、何度プロセスを繰り返しても通信が確立できないことがある。そのため、ＰＯＮシステムでは、保持時間に制約のないデジタル式ＡＰＣ回路が好適である。

従来のデジタル式ＡＰＣ回路は、レーザーバイアス制御値の保持時間はほぼ無限であるが、デジタル化したレーザーバイアス制御値をＤ／Ａ変換器でアナログ信号に変換してレーザーバイアス回路に印加するため、高速なデジタル信号処理が要求される。

例えば、10ＧＥＰＯＮ（IEEE802.3av)における最短発光時間は約１μ秒である。ＯＮＵが通信を確立するために最初にレーザーを発光させるディスカバリ・プロセスにおいて、最初の発光パケットはRegistry Requestの送信であり、これも約１μ秒である。したがって、ＡＰＣ回路は、この１μ秒の発光期間以内にフィードバックループを確立し、所定のレーザーバイアスを得るための制御電圧を出力する必要がある。しかし、フィードバックループのセットアップ時間やデジタル回路の動作クロック周波数を考慮すると、ＡＰＣループの確立（ＡＰＣの初期化）までに数μ秒かかる場合もあり、非特許文献２に記載のバースト通信対応のＡＰＣ回路でも約 1.6μ秒である。

したがって、ＬＬＩＤを取得するためには数回のディスカバリ・プロセスを必要とするときに、従来のデジタル式ＡＰＣ回路では、アナログループの時定数と、デジタル処理時間分の遅延が発生する。この遅延は、デジタル処理の高速化や、アナログループの高速化によって短くできるが、前者はデジタル回路を構成するデバイスの動作速度の制約を受けるとともに消費電力が増大し、後者はループの安定性を損なうおそれがある。

一方、アナログ式ＡＰＣ回路は、上述したようにレーザーバイアス制御値の保持時間を長くできない。例えば、ホールド容量をＣＨとし、リーク抵抗をＲｄとすると、充電された電圧の放電時間ｔは、
ｔ＝−ＣＨ・Ｒｄ・ln（ＶＨ／ＶＨ０） …(1)
となる。ここで、ＶＨはｔにおけるＣＨの電圧であり、ＶＨ０はｔ＝０における初期電圧である。ディスカバリ・プロセスの間隔を約 100ｍ秒とし、Ｒｄを１meg Ωとすると、放電による電圧低下を１％未満に抑制するために必要なＣＨは約10μＦと巨大になる。

一方、10μＦの容量へ充電するために必要なスルーレートＳは、
Ｓ＝Ｉ／ＣＨ …(2)
である。ここで、ＩはＣＨに充電する電流であり、最短発光期間である１μ秒で例えば１Ｖまで昇圧するためには、
1000[ｍＶ／μsec]×10 [μＦ] ＝10 [Ａ] …(3)
となる。10Ａも出力できるバッファは現実的でなく、アナログホールド回路の限界を示している。なお、現実的な出力を20ｍＡ程度とすると、１μ秒で１Ｖまで充電可能なホールド容量ＣＨは0.02μＦとなり、ホールド時間は約 200μ秒となる。

このように、アナログ式ＡＰＣ回路の初期化は、ホールド容量の調整で短縮可能であるが、保持時間を犠牲にしなければならず、デジタル回路で符号化してレーザーバイアス制御値を保持しようとすると、デジタル処理時間がＡＰＣ初期化を支配してしまう問題があった。すなわち、デジタル処理時間が遅い場合、初期化における最短バースト期間内に必要な制御値をデジタル変換して記憶できないため、レーザー発光がバースト送信期間内に開始できない可能性があるだけでなく、次の発光時にレーザーバイアス制御値が初期値に固定され、何度ディスカバリ・プロセスを繰り返しても通信が確立できない可能性があった。

さらに、デジタル化の過程で、Ａ／Ｄ変換やＤ／Ａ変換の直線性誤差が影響するため、バイアス制御電圧に対する電流ゲインが高いレーザーバイアス回路の制御では、レーザーの発光出力に大きな誤差が生じ、場合によってはレーザー素子の破壊のおそれがあった。

本発明は、ＡＰＣ初期化を高速に行うことができるとともに、レーザーバイアス制御値を長時間保持できるレーザー出力自動制御回路を提供することを目的とする。

本発明は、ＬＤの発光／消光をバーストＯＮ／ＯＦＦ信号に応じて制御するレーザー駆動回路に対して、ＬＤのレーザー出力強度を所定値に制御するレーザーバイアス制御信号を出力し、ＬＤのバイアス電流を制御するレーザー出力自動制御回路において、バーストＯＮ／ＯＦＦ信号に応じて、バーストＯＮのときにレーザー出力強度が所定値に達するまでレーザーバイアス制御信号のレベルを操作し、バーストＯＦＦでレーザーバイアス制御信号のレベルをホールド容量に保持するアナログホールド回路と、バーストＯＮのときのレーザーバイアス制御信号のレベルを入力し、バーストＯＦＦになったときにレーザーバイアス制御信号のレベルを保持し、ここで保持したレーザーバイアス制御信号のレベルを、バーストＯＦＦからバーストＯＮまでの間にアナログホールド回路のホールド容量に供給するデジタルホールド回路とを備え、デジタルホールド回路は、バーストＯＦＦのタイミングに所定時間だけ遅延させたタイミングでレーザーバイアス制御信号のレベルを保持し、ここで保持したレーザーバイアス制御信号のレベルを、バーストＯＦＦのタイミングから所定時間だけ遅延させたタイミングまたはさらに遅延させたタイミングからバーストＯＮまでの間にアナログホールド回路のホールド容量に供給する構成である。

また、デジタルホールド回路は、アナログホールド回路が出力するレーザーバイアス制御信号をデジタル値に変換して保持し、再度アナログ信号に変換して出力するまでのデジタル処理遅延が、バーストＯＦＦのタイミングから遅延させる所定時間より短いか等しい構成である。

また、デジタルホールド回路は、アナログホールド回路が出力するレーザーバイアス制御信号をデジタル値に変換して保持し、再度アナログ信号に変換して出力するまでのデジタル処理遅延がバーストＯＮの期間より短い構成である。

本発明のレーザー出力自動制御回路は、バーストＯＮのときにアナログホールド回路が出力するレーザーバイアス制御信号のレベルを、バーストＯＦＦのときにアナログホールド回路のホールド容量およびデジタルホールド回路で保持し、さらにバーストＯＦＦからバーストＯＮまでの間に、デジタルホールド回路が保持したレーザーバイアス制御信号のレベルをアナログホールド回路のホールド容量に供給することにより、バーストＯＦＦのときのアナログホールド回路のホールド容量からリークした電荷を補うことができる。これにより、アナログホールド回路のホールド容量の保持時間を長くでき、バーストＯＮになったときにデジタルホールド回路が保持したレベル（前回のアナログホールド回路の保持したレベル）からレーザーバイアス制御信号の制御を開始することができる。

また、本発明のレーザー出力自動制御回路は、バーストＯＮのときにアナログホールド回路が出力するレーザーバイアス制御信号でＬＤのバイアス電流を制御する構成であり、デジタルホールド回路の出力はバーストＯＦＦのときに利用されるので、デジタルホールド回路がリアルタイムでレーザーバイアス制御信号を出力し、保持する必要がない。したがって、デジタルホールド回路の動作速度を遅くでき、また十分なフィルタ処理（Ａ／Ｄ変換出力の平均化）によって誤差を最小限に抑えることができる。

また、バーストＯＮ（レーザー発光）のときは、アナログホールド回路によるレーザー出力制御になるので、デジタルホールド回路における量子化ビット数による分解能の制約を受けない。また、デジタルホールド回路の出力値が誤差があっても、バーストＯＦＦであるので支障がなく、さらにバーストＯＮのときにアナログホールド回路によって適正値に自動補正されるので、デジタル回路の設計に高度な精度補償が不要になる。

本発明のレーザー出力自動制御回路の実施例１の構成例を示す図である。 実施例１の動作例を示すタイミングチャートである。 本発明のレーザー出力自動制御回路の実施例２の構成例を示す図である。 実施例２の動作例を示すタイミングチャートである。 実施例２の遅延回路２４の構成例を示す図である。 本発明のレーザー出力自動制御回路の実施例３の構成例を示す図である。 レーザーバイアス回路５３の構成例を示す図である。 従来のデジタル式ＡＰＣ回路の構成例を示す図である。

図１は、本発明のレーザー出力自動制御回路の実施例１の構成例を示す。
図において、実施例１のレーザー出力自動制御回路は、フォトダイオード（ＰＤ）５１の出力に応じたレーザーバイアス制御信号ＡＰＣ−Ａを出力するアナログホールド回路１０、アナログホールド回路１０の出力端に接続されるデジタルホールド回路２０Ａ、デジタルホールド回路２０Ａの出力端とアナログホールド回路１０の出力端との接続をＯＮ／ＯＦＦするスイッチ３１および抵抗３２により構成される。アナログホールド回路１０は、電流−電圧（Ｉ−Ｖ）変換回路１１、比較回路１２、スイッチ１３、電圧−電流（Ｖ−Ｉ）変換回路１４およびホールド容量（ＣＨ）１５により構成される。デジタルホールド回路２０Ａは、アナログ／デジタル（Ａ／Ｄ）変換器２１、記憶回路２２、デジタル／アナログ（Ｄ／Ａ）変換器２３により構成される。

アナログホールド回路１０が出力するレーザーバイアス制御信号ＡＰＣ−Ａは、レーザー駆動回路のバッファ回路５２を介してレーザーバイアス回路５３に入力する。ここで、抵抗３２は、スイッチ３１のデジタルホールド回路２０Ａの出力端側またはアナログホールド回路１０の出力端側のいずれでもよいが、アナログホールド回路１０の出力端とバッファ回路５２との間に直列挿入される構成は除く。

レーザーバイアス回路５３は、レーザー（ＬＤ）５４のバイアス電流を調整してレーザー出力強度を制御するとともに、バーストＯＮ／ＯＦＦ信号に応じてＬＤ５４の発光動作をＯＮ／ＯＦＦする。ＰＤ５１は、ＬＤ５４が出力するレーザー光を受光し、レーザー出力強度の平均値に応じた受光電流を出力する。この受光電流は、アナログホールド回路１０に入力してＩ−Ｖ変換回路１１で電圧レベルに変換される。比較回路１２は、この電圧レベルと所定の参照電圧Ｖref を比較して規定値に達するまで出力電圧を上昇させる。比較回路１２の出力電圧は、バーストＯＮ／ＯＦＦ信号に同期して開閉するスイッチ１３を介してＶ−Ｉ変換回路１４に入力して電流に変換され、ホールド容量１５を充電する。なお、スイッチ１３は、バーストＯＮのときＯＮとなり、バーストＯＦＦのときＯＦＦとなる。これは、バーストＯＦＦでＬＤ５４がＯＦＦ（レーザー消光）のときに、比較回路１２がレーザー出力強度不足と判断して出力電圧を上昇させてしまうことを防ぐためである。

ホールド容量１５の端子電圧は、 アナログホールド回路１０が出力するレーザーバイアス制御信号ＡＰＣ−Ａとして、バッファ回路５２を介してレーザーバイアス回路５３に入力するとともに、デジタルホールド回路２０ＡのＡ／Ｄ変換器２１に入力してデジタル値に変換される。

デジタルホールド回路２０Ａの記憶回路２２は、バーストＯＮ／ＯＦＦ信号に同期して更新／保持が制御され、バーストＯＮのときにレーザーバイアス制御信号ＡＰＣ−Ａのデジタル値を記憶および更新し、バーストＯＦＦのときにその更新を停止してデジタル値を保持する。記憶回路２２に記憶されたデジタル値は、バーストＯＮ／ＯＦＦ信号に依らず、Ｄ／Ａ変換器２３によって再びアナログ電圧に変換され、デジタルホールド回路２０Ａが出力するレーザーバイアス制御信号ＡＰＣ−Ｄとなる。このレーザーバイアス制御信号ＡＰＣ−Ｄは、バーストＯＮ／ＯＦＦ信号に同期して開閉するスイッチ３１および抵抗３２を介してアナログホールド回路１０の出力端に接続される。なお、スイッチ３１は、バーストＯＮのときＯＦＦとなり、バーストＯＦＦのときＯＮとなる。

すなわち、バーストＯＮのとき、アナログホールド回路１０から出力されるレーザーバイアス制御信号ＡＰＣ−Ａはデジタル値に変換され、記憶回路２２に記憶および更新しながら、Ｄ／Ａ変換器２３から逐次アナログ電圧に変換して出力されるが、スイッチ３１で遮断される。次に、バーストＯＦＦになると、アナログホールド回路１０のスイッチ１３がＯＦＦ、スイッチ３１がＯＮになる。記憶回路２２はその時点のホールド容量１５の端子電圧（レーザーバイアス制御信号ＡＰＣ−Ａ）のデジタル値を保持し、そのデジタル値をアナログ電圧に変換したレーザーバイアス制御信号ＡＰＣ−Ｄは、スイッチ３１、抵抗３２を介してアナログホールド回路１０の出力端からホールド容量１５に印加される。
なお、このときのレーザーバイアス制御信号ＡＰＣ−Ｄは、再度デジタルホールド回路２０ＡのＡ／Ｄ変換器２１を介して記憶回路２２に入力するが、記憶回路２２は更新動作を停止しているので無視される。また、レーザーバイアス制御信号ＡＰＣ−Ｄは、バッファ回路５２を介してレーザーバイアス回路５３にも印加されるが、ＬＤ５４が消光状態にあるのでバッファ回路５２の出力は通信に影響を与えない。したがって、バーストＯＦＦ（レーザー消光）になると、その直前のホールド容量１５の端子電圧（レーザーバイアス制御信号ＡＰＣ−Ａ）がデジタルホールド回路２０Ａに保持され、バーストＯＮ（レーザー発光）になるまで保持状態が継続し、レーザーバイアス制御信号ＡＰＣ−Ｄとしてホールド容量１５の充電のみに使われる。その後、バーストＯＮになると、ホールド容量１５はレーザーバイアス制御信号ＡＰＣ−Ｄの電圧値から充電を開始することになる。

図２は、実施例１の動作例を示す。スイッチ１３のＯＮ／ＯＦＦおよび記憶回路２２の更新／保持と、スイッチ３１のＯＮ／ＯＦＦは、バーストＯＮ／ＯＦＦ信号に応じて相補的に制御される。ここでは、アナログホールド回路１０がレーザーバイアス制御信号ＡＰＣ−Ａを出力するタイミングに対して、デジタルホールド回路２０Ａがレーザーバイアス制御信号ＡＰＣ−Ｄを出力するタイミングにデジタル処理遅延があることを想定している。

ディスカバリ・プロセス区間において、バーストＯＮ（レーザーＯＮ）期間にＡＰＣ−Ａが上昇するが、デジタルホールド回路２０Ａが記憶するデジタル値は、デジタル処理遅延のためにＡＰＣ−Ａのレベルより少し低くなる。次のバーストＯＦＦ（レーザーＯＦＦ）期間で消光すると、スイッチ１３がＯＦＦになるので、ＡＰＣ−Ａが図中破線のレベルからホールド容量１５の放電によってＡＰＣ−Ｄのレベルまで低下する。次のバーストＯＮ（レーザーＯＮ）の期間では、アナログホールド回路１０はＡＰＣ−ＤのレベルからＡＰＣ−Ａを上昇させる。したがって、バーストＯＮ（レーザーＯＮ）の期間に、ＡＰＣ−Ｄがわずかでも上昇すれば、ディスカバリ・プロセスを繰り返すことにより、ＡＰＣ−Ａは設定レベルに到達することができる。

なお、バーストＯＮ（レーザーＯＮ）の期間にＡＰＣ−Ｄが上昇するための要件は、デジタルホールド回路２０のデジタル処理遅延がバーストＯＮの期間より短いことである。また、この条件において、デジタルホールド回路２０のデジタル処理遅延は、ＡＰＣ−Ｄのレベル（＞０）を決め、さらにバーストＯＦＦ期間におけるＡＰＣ−Ａの下限値を決める。ここで、バーストＯＮからバーストＯＦＦになった時点のＡＰＣ−Ａのレベルに対してａ％低下したレベルをＡＰＣ−Ａの許容値とすると、デジタル処理遅延が長くなるとＡＰＣ−Ｄのレベル（バーストＯＦＦ期間におけるＡＰＣ−Ａの下限値）がＡＰＣ−Ａの許容値を下回ることになる。したがって、そうならないようなデジタル処理遅延の上限値が存在する。

また、図２の例では、複数回のRegistry Requestの発行を経て、ＡＰＣ−ＡおよびＡＰＣ−Ｄがともに設定レベルに達する過程を示している。このように、ディスカバリ・プロセスにおいてＡＰＣ−ＡとＡＰＣ−ＤがバーストＯＮの期間に必ず設定レベルに達することが望ましい。

以上説明したように、バーストＯＮのとき、アナログホールド回路１０はレーザー出力強度が設定値になるまでホールド容量１５を充電（ＡＰＣ初期化）し、デジタルホールド回路２０Ａはホールド容量１５の電圧をデジタル値に変換して記憶し更新する。バーストＯＦＦになると、デジタルホールド回路２０Ａはホールド容量１５の電圧値を保持し、スイッチ３１および抵抗３２を介してホールド容量１５の放電を補うようにホールド容量１５を充電する。そして、再びバーストＯＮになると、アナログホールド回路１０はデジタルホールド回路２０Ａの保持電圧からＡＰＣ初期化を再開する。また、デジタルホールド回路２０Ａもホールド容量１５の電圧値の更新を再開する。

ここで、Ｖ−Ｉ変換回路１４とホールド容量１５との間にダイオードを挿入することにより、ホールド容量１５に充電した電荷がＶ−Ｉ変換回路１４を介してリークするのを防ぐことができる。このダイオードは、バーストＯＮ／ＯＦＦ信号に同期して開閉するスイッチに置き換えてもよい。すなわち、バーストＯＮの時はスイッチをＯＮとし、ホールド容量１５を充電するとともに、バーストＯＦＦになるとスイッチをＯＦＦとしてホールド容量１５の放電を抑制する構成である。なお、ダイオードを介した充電構成の場合は、アナログホールド回路１０はアナログトップホールド回路となる。したがって、参照電圧Ｖref で規定したレーザー出力強度になるまで充電が行われるが、何らかの原因でレーザー出力強度が規定レベルより増加してしまった場合、レーザー出力強度を弱める手段がないので注意を要する。

また、Ｖ−Ｉ変換回路１４とホールド容量１５との間にダイオードを挿入してアナログトップホールド回路を構成した場合、デジタルホールド回路２０Ａがデジタル回路の直線性誤差により、本来のホールド電圧より高い電圧を出力すると、ＡＰＣループ全体が正帰還を構成してしまい、ホールド容量１５の端子電圧が上昇しつづける不具合が生じる。このため、デジタル回路の直線性誤差を考慮し、デジタルホールド回路２０Ａが出力するレーザーバイアス制御信号ＡＰＣ−Ｄを本来のホールド電圧より低く設定することが望ましい。この場合、デジタルホールド回路２０Ａの出力端にダイオードを挿入しておけば、アナログホールド回路１０のトップホールド特性を維持することができる。

なお、Ｖ−Ｉ変換回路１４とホールド容量１５との間に挿入するダイオードをスイッチに置き換える構成では、レーザーがＯＮの期間中にＡＰＣループに負帰還が働き、仮にデジタルホールド回路２０Ａが間違った電圧を出力しても自動的に補正されるので、デジタルホールド回路２０Ａが出力するレーザーバイアス制御信号ＡＰＣ−Ｄを本来のホールド電圧より低く設定する措置は不要である。なお、このダイオードに代わるスイッチを用いる場合には、スイッチ１３を省略することができる。

図３は、本発明のレーザー出力自動制御回路の実施例２の構成例を示す。
図において、実施例２のレーザー出力自動制御回路を構成するアナログホールド回路１０、デジタルホールド回路２０Ｂ、スイッチ３１および抵抗３２は実施例１と同様の構成であり、アナログホールド回路１０を構成するＩ−Ｖ変換回路１１、比較回路１２、スイッチ１３、Ｖ−Ｉ変換回路１４およびホールド容量（ＣＨ）１５、デジタルホールド回路２０Ｂを構成するＡ／Ｄ変換器２１、記憶回路２２、Ｄ／Ａ変換器２３も同様の構成である。

実施例２の特徴は、デジタルホールド回路２０Ｂの記憶回路２２およびスイッチ３１を制御するバーストＯＮ／ＯＦＦ信号を遅延させる遅延回路２４を設け、バーストＯＮ／ＯＦＦ信号に応じたレーザーバイアス回路５３およびスイッチ１３の切り替えタイミングより遅らせるところにある。

バーストＯＮからバーストＯＦＦに切り替わると、やや遅れて記憶回路２２がデータ更新を停止し、スイッチ３１がＯＮになってデジタルホールド回路２０Ｂの出力をアナログホールド回路１０のホールド容量１５に接続する。次に、バーストＯＦＦからバーストＯＮに切り替わると、やや遅延して記憶回路２２のデータ更新が開始し、スイッチ３１がＯＦＦになってデジタルホールド回路２０Ｂの出力が切り離される。

ただし、遅延回路２４としてリセット機能つきのカウンタ回路などを用いれば、 バーストＯＮからバーストＯＦＦに切り替わったときに記憶回路２２の更新停止およびスイッチ３１のＯＮに遅延が生じ、バーストＯＦＦからバーストＯＮに切り替わったときは記憶回路２２の更新開始およびスイッチ３１のＯＦＦに遅延が生じないように設定できる。これは、 発光時間が遅延時間より短い場合に、 バーストＯＮになってもスイッチ３１がＯＮのままになる状態を回避するのに有効である。

また、遅延回路２４を記憶回路２２の制御用とスイッチ３１の制御用に分けて用意してもよい。例えば、バーストＯＦＦのタイミングに対する記憶回路２２の制御用のタイミングの遅延をＤ１、スイッチ３１の制御用のタイミングの遅延をＤ２としたときに、Ｄ１＝Ｄ２またはＤ１＜Ｄ２であればよい。

本発明のレーザー出力自動制御回路は、あくまでアナログホールド回路１０が主回路であり、デジタルホールド回路２０Ｂは長い消光時間が続いてアナログホールド回路１０のホールド能力では足りなくなった場合の補助的な機能を担うものである。したがって、消光時間が短ければ、デジタルホールド回路２０Ｂを接続せず、アナログホールド回路１０だけでＡＰＣループが構成されるほうが望ましい。

図４は、実施例２の動作例を示す。バーストＯＮ（レーザーＯＮ）になると、アナログホールド回路１０が出力するレーザーバイアス制御信号ＡＰＣ−Ａのレベルも上昇する。バーストＯＦＦ（レーザーＯＦＦ）になると、遅延回路２４で設定される遅延時間後に、デジタルホールド回路２０Ｂの記憶回路２２がレーザーバイアス制御信号ＡＰＣ−Ａのデジタル値の更新を停止して保持し、スイッチ３１がＯＮとなってデジタルホールド回路２０Ｂが出力するレーザーバイアス制御信号ＡＰＣ−Ｄをアナログホールド回路１０のホールド容量１５に接続する。これにより、デジタルホールド回路２０Ｂは、バーストＯＦＦのときに実施例１の場合より高いレベルのレーザーバイアス制御信号ＡＰＣ−Ｄを出力でき、アナログホールド回路１０のホールド容量１５の充電に供することができる。

なお、遅延回路２４で設定する遅延Ｄをデジタル処理遅延より長くすることにより、ＡＰＣ−ＡのレベルとＡＰＣ−Ｄのレベルを合せることができる。

次に、バーストＯＮになると、直ちにスイッチ３１がＯＦＦとなってデジタルホールド回路２０Ｂとアナログホールド回路１０が切断され、デジタルホールド回路２０Ｂの記憶回路２２のデータ更新が再開する。すなわち、バーストＯＦＦからバーストＯＮに切り替わるときは、ちょうどリセットがかかったのと同様な機序となり、遅延なくスイッチ３１がＯＦＦとなり、記憶回路２２が更新状態に遷移する。このため、図４に示すように消光時間Ｔが遅延回路２４で設定する遅延Ｄより短い場合には、遅延中にリセットされるため、スイッチ３１のＯＮと記憶回路２２の更新停止は実施されない。すなわち、短い消光期間ではアナログホールド回路１０のみでレーザーバイアス制御信号ＡＰＣ−Ａの保持が実施されるが、それは上記のように望ましいことである。なお、アナログホールド回路１０がＡＰＣ−Ａのレベルを保持できる時間は、消光時間Ｔよりも長いことが必要である。

図５は、実施例２の遅延回路２４の構成例を示す。
図において、遅延回路２４はリセット端子Ｒを有するカウンタで構成される。データ端子Ｄに入力されるバーストＯＮ／ＯＦＦ信号は、リセット端子Ｒに入力するリセット信号も兼ねており、バーストＯＮのときにリセットが有効となって出力端子ＱにバーストＯＮがそのまま出力される。バーストＯＦＦになるとリセットが無効となり、回路内部で一定の数だけＣＬＫ端子に入力されるクロックパルスがカウントされる。なお、クロックパルスは、バーストＯＮとなっている最小の期間、すなわちレーザー発光が持続する最小時間（最小パケット時間）よりも充分に短いものとする。例えば、最小パケット時間が１μ秒であれば、クロックの周波数は10ＭHz以上が望ましい。

クロックパルスがカウントされている間はＱ端子のレベルが保持され、バーストＯＮが維持される。このカウントが予め設定したカウント数に達すると、Ｑ端子にＤ端子のレベルが転写され、バーストＯＦＦが出力される。これにより、記憶回路２２はデータ更新を停止して保持動作に入り、スイッチ３１はＯＮになる。なお、バーストＯＮからバーストＯＦＦに切り替わってカウントを開始したものの、カウントが終了する前に再びバーストＯＮに切り替わると、リセットが有効となるのでＱ端子の値はバーストＯＮのまま変化しない。

なお、実施例２において、バーストＯＮ／ＯＦＦ信号を単純に遅延させた信号でスイッチ３１を制御すると、短い消光時間が存在した場合、発光期間に入ってからスイッチ３１がＯＮからＯＦＦに遷移し、この動作が無用なノイズとなる危険があるが、上記のような遅延回路２４を用いればこの問題を解決できる。

また、上記のような遅延回路２４を用いたとしても、バーストＯＦＦの期間が設定した遅延時間より僅かに長い場合は、 スイッチ３１がＯＮになっても短い期間でＯＦＦに遷移する場合が存在する。しかし、 この動作はバーストＯＦＦの期間、すなわち消光期間であるので、通信そのものに影響を与えることはない。

図６は、本発明のレーザー出力自動制御回路の実施例３の構成例を示す。
実施例１および実施例２において、アナログホールド回路１０およびデジタルホールド回路２０Ａ，２０Ｂはモノリシック構造で、それぞれ専用の集積回路として構成する場合を想定している。実施例３は、デジタルホールド回路２０Ｃを汎用のマイクロプロセッサで実現する例を示す。

マイクロプロセッサでは、Ｄ／Ａ変換器２３から出力する、出力しないという動作は、Ｄ／Ａ変換器またはマイクロプロセッサの出力バッファを制御する設定レジスタで制御できるので、Ｄ／Ａ変換器２３にスイッチ３１の機能をもたせることがでる。また、バーストＯＮ／ＯＦＦ信号を入力してから、このイベントをトリガとするタイマで数マイクロ秒以上の遅延を自由に設定できるので、実施例２の遅延回路２４に代えてタイマ２５を用いる。このようなマイクロプロセッサを用いた構成では、バーストＯＦＦ信号を入力してから、デジタルホールド回路２０Ｃの出力をＯＮにするまでの時間を、アナログホールド回路１０のホールド容量１５の保持能力が予め設定した許容値以下になる直前までといった設定が、プログラムによって任意に可能になる。

図７は、レーザーバイアス回路５３の構成例を示す。ここでは、バイポーラトランジスタを用いた差動回路構成の例で示すが、ＣＭＯＳデバイスを用いてもよい。なお、レーザーバイアス回路５３は、変調回路やバッファ回路等を含むレーザー駆動回路の一部を構成している。

図において、差動対のトランジスタＱ１，Ｑ２の各コレクタ端子にインダクタＬ１を介して端子ＬＤＫを接続し、抵抗Ｒ１を介して電源ＶＣＣを接続する。トランジスタＱ１，Ｑ２の各エミッタ端子は、抵抗Ｒ２，Ｒ３を介してトランジスタＱ３のコレクタ端子に接続される。トランジスタＱ３のエミッタ端子は、抵抗ＲＢを介して接地される。トランジスタＱ１，Ｑ２の各ベース端子には、相補的なバーストＯＮ／ＯＦＦ信号（Ｐ），（Ｎ）が入力する。トランジスタＱ３のベース端子には、レーザーバイアス制御信号ＡＰＣが入力する。

端子ＬＤＫにレーザダイオード（ＬＤ５４）のカソード端子が接続される。インダクタＬ１は抵抗素子であってもよい。ＬＤ５４に流れるバイアス電流は、ＡＰＣの電圧と抵抗ＲＢの関係で決定される。すなわち、ＡＰＣの電圧からＱ３のベース−エミッタ電圧Ｖbeを差し引いた電圧をＲＢで除した量の電流が流れる。レーザーバイアス制御信号ＡＰＣは、ＬＤ５４のＯＮ／ＯＦＦにかかわらず常にＱ３へ印加されている。ＬＤ５４を発光させるには、バーストＯＮ／ＯＦＦ信号（Ｐ）をハイレベル、バーストＯＮ／ＯＦＦ信号（Ｎ）をローレベルに設定する。ＬＤ５４の発光を停止するには、バーストＯＮ／ＯＦＦ信号（Ｐ）をローレベル、バーストＯＮ／ＯＦＦ信号（Ｎ）をハイレベルに切り替える。バイアス電流はＶＣＣから供給されてＬＤ５４には流れないので、ＬＤ５４の発光が停止する。

本発明のレーザー出力強度自動制御回路は、高速応答が可能で、かつホールド時間が極めて長いので、バーストＯＦＦの時間が長い間欠動作に適する光通信システムのレーザー駆動回路として用いることができる。

１０ アナログホールド回路
１１ Ｉ−Ｖ変換回路
１２ 比較回路
１３ スイッチ
１４ Ｖ−Ｉ変換回路
１５ ホールド容量
２０Ａ，２０Ｂ，２０Ｃ デジタルホールド回路
２１ Ａ／Ｄ変換器
２２ 記憶回路
２３ Ｄ／Ａ変換器
２４ 遅延回路
２５ タイマ
３１ スイッチ
３２ 抵抗
５１ フォトダイオード（ＰＤ）
５２ バッファ回路
５３ レーザーバイアス回路
５４ レーザダイオード（ＬＤ）

旭化成株式会社 バースト対応・直接変調ＬＤ用ＡＰＣ回路 ＡＫ2572データシート Maxim Integrated Products,Inc. 155Mbps to 2.5Gbps Burst-Mode Laser Driver MAX3656 Data sheet

Claims (3)

1. レーザダイオード（以下「ＬＤ」という）の発光／消光をバーストＯＮ／ＯＦＦ信号に応じて制御するレーザー駆動回路に対して、ＬＤのレーザー出力強度を所定値に制御するレーザーバイアス制御信号を出力し、ＬＤのバイアス電流を制御するレーザー出力自動制御回路において、
   前記バーストＯＮ／ＯＦＦ信号に応じて、バーストＯＮのときに前記レーザー出力強度が所定値に達するまで前記レーザーバイアス制御信号のレベルを操作し、バーストＯＦＦで前記レーザーバイアス制御信号のレベルをホールド容量に保持するアナログホールド回路と、
   前記バーストＯＮのときの前記レーザーバイアス制御信号のレベルを入力し、前記バーストＯＦＦになったときに前記レーザーバイアス制御信号のレベルを保持し、ここで保持した前記レーザーバイアス制御信号のレベルを、前記バーストＯＦＦから前記バーストＯＮまでの間に前記アナログホールド回路の前記ホールド容量に供給するデジタルホールド回路と
   を備え、
   前記デジタルホールド回路は、前記バーストＯＦＦのタイミングに所定時間だけ遅延させたタイミングで前記レーザーバイアス制御信号のレベルを保持し、ここで保持した前記レーザーバイアス制御信号のレベルを、前記バーストＯＦＦのタイミングから前記所定時間だけ遅延させたタイミングまたはさらに遅延させたタイミングから前記バーストＯＮまでの間に前記アナログホールド回路の前記ホールド容量に供給する構成である
   ことを特徴とするレーザー出力自動制御回路。
2. 請求項１に記載のレーザー出力自動制御回路において、
   前記デジタルホールド回路は、前記アナログホールド回路が出力する前記レーザーバイアス制御信号をデジタル値に変換して保持し、再度アナログ信号に変換して出力するまでのデジタル処理遅延が、前記バーストＯＦＦのタイミングから遅延させる所定時間より短いか等しい構成である
   ことを特徴とするレーザー出力自動制御回路。
3. 請求項１に記載のレーザー出力自動制御回路において、
   前記デジタルホールド回路は、前記アナログホールド回路が出力する前記レーザーバイアス制御信号をデジタル値に変換して保持し、再度アナログ信号に変換して出力するまでのデジタル処理遅延が前記バーストＯＮの期間より短い構成である
   ことを特徴とするレーザー出力自動制御回路。

Images