JP2863384B2 - 半導体レーザ駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体レーザの光を絞っ
た光スポットを用いて、光ディスク上に信号を記録した
り、あるいは記録した光ディスク上の信号を消去、再
生、重ね書きする光ディスク装置のなかで、特に半導体
レーザの光出力の制御を行なう半導体レーザ駆動回路に
関するものである。

【０００２】

【従来の技術】近年、光ディスク装置のなかで、半導体
レーザ駆動回路の１つの制御方式として、光出力を高精
度、高速に制御するため、記録の開始で光出力が所定の
値に整定した時の制御電圧をホールドし、オープンルー
プの制御系により半導体レーザを駆動するホールド方式
が用いられている。

【０００３】従来のホールド方式を用いた半導体レーザ
駆動回路について説明する。図１３はこの従来のホール
ド方式を用いた半導体レーザ駆動回路の構成図を示す。
図１３において、１は半導体レーザ、２は半導体レーザ
１の光出力に応じたモニタ電流Ｉ_M を発生する光検出
器、３はモニタ電流Ｉ_M を抵抗ＲＩによりモニタ電圧Ｖ
Ｍに変換する電流電圧変換器（Ｉ／Ｖ変換器）である。
４は差動アンプで、モニタ電圧ＶＭと、光出力を設定す
る基準電圧ＶＲとの比較を行ない、制御電圧ＶＳを発生
する。基準電圧ＶＲは、再生用の基準電圧ＶＰの電源５
と、記録用の基準電圧ＶＷの電源６のいずれかであり、
アナログスイッチ７とアナログスイッチ８によりどちら
かが選択される。選択は記録区間を示す記録ゲートＷＧ
及びインバータ１０の出力により制御される。なお、以
降アナログスイッチの動作はすべて、その制御端子の信
号が”ハイ”の時にオン、”ロー”の時にオフになるも
のとする。

【０００４】アナログスイッチ９は、ホールドゲートＨ
ＬＤ、インバータ１８により制御され、制御電圧ＶＳを
バッファーアンプ１２に与える。アナログスイッチ９、
コンデンサ１１、バッファーアンプ１２はサンプルホー
ルド回路を構成している。サンプルホールド回路は、ア
ナログスイッチ９がオンの時に制御電圧ＶＳをサンプル
し、クローズループの制御系が構成される。またアナロ
グスイッチ９がオフの時にはコンデンサ１１の電荷蓄積
により制御電圧ＶＳをホールドし、制御系はクローズル
ープからオープンループになる。バッファアンプ１２の
出力ＶＨは電流源の制御電圧となり、抵抗１４（ＲＬ）
と定電流源を構成するトランジスタ１３に接続され、半
導体レーザ１に駆動電流Ｉ_LDを流す。駆動電流Ｉ_LDは、
変調を行なう２つのトランジスタ１５、１６により変調
される。変調は記録信号ＷＤＴとインバータ１７により
制御される。

【０００５】以上のように構成された従来のホールド方
式の動作について図１４の動作波形図を用いて説明す
る。図１４の波形図において、（ａ）は記録区間を示す
記録ゲートＷＧ、（ｂ）はホールド区間を示すホールド
ゲートＨＬＤ、（ｃ）は光ディスクに記録される記録信
号ＷＤＴ、（ｄ）は差動アンプの制御電圧ＶＳ、（ｅ）
は電流源の制御電圧ＶＨ、（ｆ）は半導体レーザ１の光
出力である。時間ｔ１までは再生のサンプル区間、時間
ｔ２までは記録のサンプル区間である。時間ｔ２からｔ
３まではホールド区間、時間ｔ３から再生のサンプル区
間になる。

【０００６】時間ｔ１までの再生区間は、記録ゲートＷ
Ｇは”Ｌ”で、光出力を設定する基準電圧ＶＲにはアナ
ログスイッチ７の再生用の基準電圧ＶＰが接続される。
ホールドゲートＨＬＤは”ロー”で、アナログスイッチ
９はオンになりサンプルホールド回路はサンプル状態で
ある。バッファーアンプ１２の出力ＶＨは図１４（ｅ）
に示すように、再生時の制御電圧ＶＳＰがそのまま出力
される。記録信号ＷＤＴは”ハイ”で、定電流源の駆動
電流Ｉ_LDは、すべて半導体レーザ１に流れる。クローズ
ループの制御系により、半導体レーザ１の光出力は基準
電圧ＶＰで設定される再生の光出力ＰＰに設定される。

【０００７】時間ｔ１において、記録ゲートＷＧが”ハ
イ”になり、記録の光出力ＰＷの設定が始まる。光出力
を設定する基準電圧ＶＲにはアナログスイッチ８の記録
用の基準電圧ＶＷが接続される。ホールドゲートＨＬＤ
は”ロー”のままで、サンプルホールド回路はサンプル
状態である。バッファーアンプ１２の出力ＶＨは、記録
の制御電圧ＶＳＷがサンプルされる。記録信号ＷＤＴ
は”ハイ”で、定電流源の駆動電流Ｉ_LDは、すべて半導
体レーザ１に流れる。クローズループの制御系により、
半導体レーザ１の光出力は基準電圧ＶＷで設定される記
録の光出力ＰＷに設定される。

【０００８】時間ｔ２において、記録の光出力ＰＷが安
定し、ホールドゲートＨＬＤが”ハイ”になり、サンプ
ル区間からホールド区間に変わる。アナログスイッチ９
がオフになり、サンプルホールド回路はホールド状態で
ある。バッファーアンプ１２の出力ＶＨは、電荷蓄積に
よりホールドされた記録の制御電圧ＶＳＷが出力され
る。記録信号ＷＤＴにより駆動電流Ｉ_LDが変調される。
これより、半導体レーザ１の光出力は、電荷蓄積でホー
ルドした記録の制御電圧ＶＳＷにより、オープンループ
で記録の光出力ＰＷに設定され、記録信号ＷＤＴで変調
を受ける。時間ｔ３において、記録ゲートＷＧは”ロ
ー”になり、記録から再生に戻る。光出力の制御は、オ
ープンループからクローズループの制御系に切り替わ
る。

【０００９】

【発明が解決しようとする課題】しかしながら上記の従
来のホールド方式の構成では、記録変調のホールド区
間、記録の制御電圧ＶＳＷを、コンデンサ１１の電荷蓄
積によりホールドしている。このため、記録の区間が長
くなると、漏れ電流等によるドループのため、ホールド
している制御電圧ＶＳＷが変化してしまう。例えば図１
４（ｅ）の制御電圧ＶＨに示すように、時間ｔ２とｔ３
の間で、時間と共にドループにより記録の制御電圧ＶＳ
Ｗが変化してくる。時間ｔ２とｔ３の間は、制御系がオ
ープンループのため、この電流源の制御電圧ＶＨの変化
により、直接半導体レーザ１の光出力が変化してしまう
という問題がある。制御電圧ＶＨのドループを無くすに
は、ホールドコンデンサ１１の容量を大きくすればよい
が、実際には容量はサーボ系の応答周波数から制限があ
り、簡単には大きくすることはできない。

【００１０】このため、電荷蓄積によるホールド方式の
ドループの影響を少なくする方法として、制御電圧ＶＳ
Ｗをアナログデジタル変換（以降Ａ／Ｄ変換と呼ぶ）し
たデジタルデータをラッチした後にデジタルアナログ変
換（以降Ｄ／Ａ変換と呼ぶ）することが考えられる。Ｄ
／Ａ変換した制御電圧ＶＳＷは、記録区間が長くてもド
ループする恐れがなく、安定に光出力を制御することが
できる。このＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換を用いて
制御電圧ＶＳＷをホールドする方式を、以降デジタル的
にホールドする方式と呼ぶ。このデジタル的にホールド
する方式を用いた半導体レーザ駆動回路について説明す
る。

【００１１】図１５はデジタル的にホールドする方式を
用いた半導体レーザ駆動回路の構成図である。先に説明
した電荷蓄積によるホールド方式の構成図である図１３
に追加、変更した部分について説明する。アナログスイ
ッチ１９，２０はホールドゲートＨＬＤにより交互に開
閉される。Ａ／Ｄ変換器２１は制御電圧ＶＳをデジタル
データＶＤにＡ／Ｄ変換する。Ｄ／Ａ変換器２２はデジ
タルデータＶＤをアナログに変換し、デジタルホールド
電圧ＶＨＤを出力する。図示していないが、デジタルデ
ータＶＤをデジタル的にラッチするラッチ回路は、Ａ／
Ｄ変換器２１あるいはＤ／Ａ変換器２２に含まれている
ものとする。

【００１２】以上のように構成されたデジタルのホール
ド方式の動作について図１６の動作波形図を用いて説明
する。図１６の波形図において、（ａ）は記録区間を示
す記録ゲートＷＧ、（ｂ）はホールド区間を示すホール
ドゲートＨＬＤ、（ｃ）は光ディスクに記録される記録
信号ＷＤＴ、（ｄ）は差動アンプ４の制御電圧ＶＳ、
（ｅ）はＤ／Ａ変換器２２のデジタルホールド電圧ＶＨ
Ｄ、（ｆ）はアナログスイッチ１９、２０で選択された
電流源の制御電圧ＶＨ、（ｇ）は半導体レーザ１の光出
力である。時間ｔ４までは再生のサンプル区間、時間ｔ
７までは記録のサンプル区間である。時間ｔ７からｔ８
まではホールド区間、時間ｔ８から再生のサンプル区間
になる。

【００１３】時間ｔ４までの再生区間は、従来例で示し
たのと同様に、記録ゲートＷＧは”ロー”で、半導体レ
ーザ１の光出力は基準電圧ＶＰで設定される再生の光出
力ＰＰになるよう、クローズループの制御系が構成され
る。

【００１４】時間ｔ４において、記録ゲートＷＧが”ハ
イ”になり、記録の光出力ＰＷの設定が始まる。基準電
圧ＶＲはアナログスイッチ８の記録用の基準電圧ＶＷが
接続される。クローズループの制御系により、半導体レ
ーザ１の光出力は基準電圧ＶＷで設定される記録の光出
力ＰＷになるよう制御される。

【００１５】図１６（ｄ），（ｅ）に示すように時間ｔ
５において、記録の制御電圧ＶＳＷが安定すると、Ａ／
Ｄ変換器２１とＤ／Ａ変換器２２による、Ａ／Ｄ変換、
ラッチ、Ｄ／Ａ変換が始まる。時間ｔ６において、Ａ／
Ｄ変換、ラッチ、Ｄ／Ａ変換が完了する。Ｄ／Ａ変換器
２２には、記録の制御電圧ＶＳＷがデジタルホールド電
圧ＶＨＤとして出力される。時間ｔ７において、ホール
ドゲートＨＬＤが”ハイ”になると、ホールド区間が始
まる。これにより、電流源に接続されるアナログスイッ
チ１９がオフで、アナログスイッチ２０がオンになり、
制御系がオープンループになる。電流源の制御電圧ＶＨ
は、差動アンプ４の制御電圧ＶＳから、Ｄ／Ａ変換器２
２のデジタルホールド電圧ＶＨＤに切換えられる。

【００１６】記録信号ＷＤＴは光ディスクに記録する変
調した信号になり、駆動電流Ｉ_LDが変調される。これよ
り、半導体レーザ１の光出力は、デジタル的にホールド
したデジタルホールド電圧ＶＨＤにより、オープンルー
プで記録の光出力ＰＷに設定され、記録信号ＷＤＴで変
調を受ける。デジタルホールド電圧ＶＨＤは、ドループ
の影響がなく、記録区間が長くなっても、光出力ＰＷを
安定に保つことができる。

【００１７】しかしながら、上記のデジタルによるホー
ルド方式では、デジタルのホールド電圧ＶＨＤを作る
際、記録の制御電圧ＶＳＷをＡ／Ｄ変換、Ｄ／Ａ変換す
るため、図１６のｔ５とｔ６の区間で示すような時間が
かかる。このセトリングは、通常のＡ／Ｄ変換器、Ｄ／
Ａ変換器を用いれば、数１０μｓ程度かかる。これは、
記録信号の記録前に、無駄な領域を必要とすることにな
り、光ディスクの記録領域の利用効率を下げてしまう。
さらに、セトリングの区間は、記録の光出力がＤＣで長
期間発光しており、相当のエネルギーが記録膜に注入さ
れる。これは記録膜への大きなダメージとなり、繰り返
し回数等を悪化させる原因となる。また半導体レーザの
寿命を短くする恐れもある。

【００１８】本発明はこのような問題点を解決するもの
で、記録時の半導体レーザをホールドした制御電圧によ
りオープンループで駆動する場合に、ホールドした制御
電圧のドループを無くし、またＡ／Ｄ変換、Ｄ／Ａ変換
に必要な記録のＤＣ発光領域を無くすことで、光ディス
クの記録領域の利用効率を高め、記録膜へのダメージを
軽減し、安定な記録が行える半導体レーザ駆動回路を提
供することを目的とする。

【００１９】

【課題を解決するための手段】本願の請求項１の発明
は、光ビームを発生する半導体レーザと、半導体レーザ
の光出力に応じたモニタ信号を発生する光検出器と、再
生あるいは記録の光出力に対応する基準電圧を発生する
基準電圧発生手段と、モニタ信号と基準電圧を比較し制
御電圧を発生する差動アンプと、差動アンプの制御電圧
を入力とし、サンプル区間では制御電圧を出力し、ホー
ルド区間では再生から記録の光出力に基準電圧が切り替
わった後の整定時の制御電圧を電荷蓄積によりホールド
するサンプルホールド手段と、サンプルホールド手段の
出力に応じて半導体レーザに電流を流す電流源と、ホー
ルド区間の間に、電流源の電流を記録信号に応じて変調
する変調手段と、サンプルホールド手段でホールドした
制御電圧をアナログデジタル変換するアナログデジタル
変換器と、アナログデジタル変換器の出力をデジタル的
に保持するラッチ回路と、ラッチ回路の出力をデジタル
アナログ変換するデジタルアナログ変換器と、記録信号
による変調の区間、デジタルアナログ変換器のデジタル
アナログ変換が完了した時点で、電流源の駆動をサンプ
ルホールド手段の出力から、デジタルアナログ変換器の
出力に切換える切換手段と、を備えたものである。

【００２０】本願の請求項２の発明は、光ビームを発生
する半導体レーザと、半導体レーザの光出力に応じたモ
ニタ信号を発生する光検出器と、再生あるいは記録の光
出力に対応する基準電圧を発生する基準電圧発生手段
と、モニタ信号と基準電圧を比較し制御電圧を発生する
差動アンプと、差動アンプの制御電圧を入力とし、サン
プル区間では制御電圧を出力し、ホールド区間では再生
から記録の光出力に基準電圧が切り替わった後の整定時
の制御電圧を電荷蓄積によりホールドするサンプルホー
ルド手段と、サンプルホールド手段の出力に応じて半導
体レーザに電流を流す電流源と、ホールド区間の間に、
電流源の電流を記録信号に応じて変調する変調手段と、
サンプルホールド手段でホールドした制御電圧をアナロ
グデジタル変換するアナログデジタル変換器と、アナロ
グデジタル変換器の出力をデジタル的に保持するラッチ
回路と、ラッチ回路の出力をデジタルアナログ変換する
デジタルアナログ変換器と、記録信号による変調の区
間、デジタルアナログ変換器のデジタルアナログ変換が
完了した時点で、制御電圧をホールドしているサンプル
ホールド手段の電荷蓄積点にデジタルアナログ変換器の
出力を加算する加算手段と、を備えたものである。

【００２１】本願の請求項７の発明は、光ビームを発生
する半導体レーザと、半導体レーザの光出力に応じたモ
ニタ信号を発生する光検出器と、再生あるいは第１の光
出力に対応する基準電圧を発生する第１の基準電圧発生
手段と、モニタ信号と第１の基準電圧を比較し第１の制
御電圧を発生する第１の差動アンプと、第１の差動アン
プの制御電圧を入力とし、第１のサンプル区間では第１
の制御電圧を出力し、第１のホールド区間では再生から
第１の光出力に基準電圧が切り替わった後の整定時の第
１の制御電圧を電荷蓄積によりホールドする第１のサン
プルホールド手段と、第１のサンプルホールド手段の出
力に応じて半導体レーザに電流を流す第１の電流源と、
第１のサンプルホールド手段でホールドした第１の制御
電圧をアナログデジタル変換する第１のアナログデジタ
ル変換器と、第１のアナログデジタル変換器の出力をデ
ジタル的に保持する第１のラッチ回路と、第１のラッチ
回路の出力をデジタルアナログ変換する第１のデジタル
アナログ変換器と、第２の光出力に対応する基準電圧を
発生する第２の基準電圧発生手段と、モニタ信号と第２
の基準電圧を比較し第２の制御電圧を発生する第２の差
動アンプと、第２の差動アンプの制御電圧を入力とし、
第２のサンプル区間では第２の制御電圧を出力し、第２
のホールド区間では第２の光出力に基準電圧が切り替わ
った後の整定時の第２の制御電圧を電荷蓄積によりホー
ルドする第２のサンプルホールド手段と、第２のサンプ
ルホールド手段の出力に応じた電流を、第１の電流源の
電流に加算して流す第２の電流源と、第２のホールド区
間、第２の電流源の電流を記録信号に応じて変調する変
調手段と、第２のサンプルホールド手段でホールドした
第２の制御電圧をアナログデジタル変換する第２のアナ
ログデジタル変換器と、第２のアナログデジタル変換器
の出力をデジタル的に保持する第２のラッチ回路と、第
２のラッチ回路の出力をデジタルアナログ変換する第２
のデジタルアナログ変換器と、記録信号による変調の区
間、第１のデジタルアナログ変換器のデジタルアナログ
変換が完了した時点で、第１の電流源の駆動を第１のサ
ンプルホールド手段の出力から、第１のデジタルアナロ
グ変換器の出力に切換える第１の切換手段と、記録信号
による変調の区間、第２のデジタルアナログ変換器のデ
ジタルアナログ変換が完了した時点で、第２の電流源の
駆動を第２のサンプルホールド手段の出力から、第２の
デジタルアナログ変換器の出力に切換える第２の切換手
段と、を備えたものである。

【００２２】本願の請求項８の発明は、請求項７記載の
半導体レーザ駆動回路において、第１の切換手段と第２
の切換手段に代えて、記録信号による変調の区間、第１
のデジタルアナログ変換器によるデジタルアナログ変換
が完了した時点で、第１の制御電圧をホールドしている
第１のサンプルホールド手段の電荷蓄積点に第１のデジ
タルアナログ変換器の出力を加算する第１の加算手段
と、記録信号による変調の区間、第２のデジタルアナロ
グ変換器によるデジタルアナログ変換が完了した時点
で、第２の制御電圧をホールドしている第２のサンプル
ホールド手段の電荷蓄積点に第２のデジタルアナログ変
換器の出力を加算する第２の加算手段と、を備えたもの
である。

【００２３】

【作用】本願の請求項１の発明は上記した構成により、
光検出器のモニタ信号と基準電圧とを比較した制御電圧
により、半導体レーザの光出力をクローズループで制御
して記録の光出力を発光させる。光出力が安定した時点
で、サンプルホールド手段が、制御電圧を電荷蓄積によ
りホールドする。制御系の構成はクローズループから、
オープンループになる。電荷蓄積によりホールドした制
御電圧に応じて電流源が半導体レーザに電流を流し、光
出力が記録の光出力に制御される。電流源の電流は、記
録信号に応じて変調され、光出力が変調される。光出力
が変調される間に、電荷蓄積でホールドした制御電圧が
Ａ／Ｄ変換、ラッチ、Ｄ／Ａ変換されデジタルホールド
電圧が作られる。Ｄ／Ａ変換が終了した時点で、電荷蓄
積でホールドした制御電圧をデジタルホールド電圧に切
換え、以降はデジタルホールド電圧により記録の光出力
をオープンループで制御する。

【００２４】このようにして、制御電圧を電荷蓄積によ
りホールドした後、記録の変調を開始し、記録の変調の
途中で電荷蓄積によりホールドした制御電圧とデジタル
ホールド電圧を切換えることにより、記録の変調の前に
Ａ／Ｄ変換、ラッチ、Ｄ／Ａ変換するための記録領域を
不必要にする。

【００２５】又請求項２の発明では、Ｄ／Ａ変換が終了
した後サンプルホールド手段の電荷蓄積点にＡ／Ｄ変換
出力を加算することによって、ホールド電圧を安定化さ
せている。又本願の請求項７の発明では、第１，第２の
サンプルホールド手段を設け、サンプルホールド後にＡ
／Ｄ変換及びＤ／Ａ変換が終了すれば、Ｄ／Ａ変換出力
に切換えることによって半導体レーザを異なったレベル
で駆動すると共に、夫々のレベルを安定化できるように
している。又請求項８の発明では、請求項７の発明にお
いてＤ／Ａ変換出力をサンプルホールド回路の電荷蓄積
点に夫々加算するこによって、サンプルホールド回路の
出力を安定化できるようにしている。

【００２６】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１の実施例におけ
る半導体レーザ駆動回路の構成図を示すものである。先
に説明した従来例の構成図である図１３に追加した部分
を説明する。図１においてＡ／Ｄ変換器３０は、バッフ
ァアンプ１２で電荷蓄積によりホールドした制御電圧Ｖ
ＨＡをデジタルデータＶＤにＡ／Ｄ変換するものであ
る。Ｄ／Ａ変換器３１は、デジタルデータＶＤをアナロ
グのデジタルホールド電圧ＶＨＤに変換するものであ
る。図示はしていないが、デジタルデータＶＤをデジタ
ル的にラッチするラッチ回路は、Ａ／Ｄ変換器３０ある
いはＤ／Ａ変換器３１に含まれているものとする。アナ
ログスイッチ３２，３３は切換ゲートＥＸＣにより制御
され、電荷蓄積によりホールドした制御電圧ＶＨＡかデ
ジタルホールド電圧ＶＨＤかを選択する切換手段を構成
している。インバータ３４は切換ゲートＥＸＣの極性を
反転するものである。

【００２７】以上のように構成された本発明の第１の実
施例の半導体レーザ駆動回路の動作について図２を用い
て説明する。図２の波形図において、（ａ）は記録区間
を示す記録ゲートＷＧ、（ｂ）はホールド区間を示すホ
ールドゲートＨＬＤ、（ｃ）はホールド区間に、電荷蓄
積によりホールドした制御電圧ＶＨＡかデジタルホール
ド電圧ＶＨＤかを切換える切換ゲートＥＸＣ、（ｄ）は
光ディスクに記録される記録信号ＷＤＴ、（ｅ）は差動
アンプ４の制御電圧ＶＳ、（ｆ）はバッファアンプ１２
の出力である制御電圧ＶＨＡ、（ｇ）はＤ／Ａ変換器３
１のデジタルホールド電圧ＶＨＤ、（ｈ）は電流源の制
御電圧ＶＨ、（ｉ）は半導体レーザ１の光出力である。

【００２８】時間ｔ９までは再生のサンプル区間、時間
ｔ１０までは記録のサンプル区間である。時間ｔ１０か
らｔ１３まではホールド区間、時間ｔ１３から再生のサ
ンプル区間になる。

【００２９】時間ｔ９までの再生区間は、記録ゲートＷ
Ｇ、ホールドゲートＨＬＤ，切換ゲートＥＸＣは”ロ
ー”で、アナログスイッチ９、３２がオンである。サン
プルホールド回路はサンプル状態で、従来例で説明した
のと同様に、クローズループの制御系が構成される。半
導体レーザ１の光出力は基準電圧ＶＰで設定される再生
の光出力ＰＰになるよう制御される。

【００３０】時間ｔ９において、記録ゲートＷＧが”ハ
イ”になると、サンプルホールド回路がサンプル状態の
ままで、基準電圧がＶＷに切り替わり、記録の光出力Ｐ
Ｗの設定が始まる。記録信号ＷＤＴは”ハイ”で、定電
流源の駆動電流Ｉ_LDは、すべて半導体レーザ１に流れ
る。これより、半導体レーザ１の光出力は基準電圧ＶＷ
で設定される記録の光出力ＰＷになるよう、制御電圧が
ＶＳＷに変化する。

【００３１】時間ｔ１０において、記録の制御電圧ＶＳ
Ｗが安定すると、ホールドゲートＨＬＤが”ハイ”で、
サンプルホールド回路はホールド状態になる。制御系は
クローズループからオープンループに切換わる。バッフ
ァアンプ１２の出力ＶＨＡは、コンデンサ１１に電荷蓄
積によりホールドされた記録の制御電圧ＶＳＷになる。
電流源の制御電圧ＶＨは、バッファアンプ１２の出力Ｖ
ＨＡが接続されており、オープンループの制御系により
記録の光出力ＰＷが設定される。時間ｔ１０で記録信号
ＷＤＴによる駆動電流Ｉ_LDの変調が始まり、光出力ＰＷ
が変調される。また、時間ｔ１０から、電荷蓄積により
ホールドされた記録の制御電圧ＶＳＷのＡ／Ｄ変換、ラ
ッチ、Ｄ／Ａ変換が始まる。

【００３２】時間ｔ１１で、Ａ／Ｄ変換、ラッチ、Ｄ／
Ａ変換が終了する。Ｄ／Ａ変換器の出力であるデジタル
ホールド電圧ＶＨＤは、記録の制御電圧ＶＳＷが出力さ
れる。

【００３３】時間ｔ１２で、切換ゲートＥＸＣが”ハ
イ”になる。電流源の制御電圧ＶＨは、電荷蓄積により
ホールドした制御電圧ＶＨＡから、デジタルホールド電
圧ＶＨＤに切り替えられる。電荷蓄積によりホールドし
た制御電圧ＶＨＡとデジタルホールド電圧ＶＨＤは、同
一の記録の制御電圧ＶＳＷのため、制御電圧を切換えて
も、オープンループの制御で記録の光出力ＰＷは安定で
ある。図２（ｆ），（ｇ）に示すように以後時間ｔ１３
まで制御電圧ＶＨＡはトループの影響により徐々に上昇
するが、安定なデジタルホールド電圧ＶＨＤにより電流
源がオープンループで駆動される。

【００３４】時間ｔ１３において、記録ゲートＷＧＴ、
ホールドゲートＨＬＤ、切換ゲートＥＸＣは”ロー”に
なり、記録から再生に戻る。光出力の制御は、オープン
ループからクローズループの制御系に切り替わる。記録
光出力ＰＷは、時間ｔ１２からｔ１３までデジタルホー
ルド電圧ＶＨＤにより制御されるため、電流源はオープ
ンループで駆動されても、ドループの影響が少なく安定
である。

【００３５】以上のように本実施例では、記録信号によ
る変調の区間にＤ／Ａ変換が完了した時点で、電流源の
駆動をサンプルホールド手段の出力からＤ／Ａ変換器の
出力に切換えている。従ってＡ／Ｄ変換、Ｄ／Ａ変換に
必要な長時間の記録の光出力のＤＣ発光を無くすことが
でき、光ディスクの記録領域の利用効率を高めると共
に、記録膜へのダメージを軽減することができる。ま
た、電荷蓄積によりホールドした制御電圧により記録の
変調を行いながら、Ａ／Ｄ変換、Ｄ／Ａ変換するため、
Ａ／Ｄ変換器やＤ／Ａ変換器の変換速度はそれほど高速
のものを必要とせず、回路コストを削減することができ
るという効果が得られる。

【００３６】次に本発明の第２の実施例を説明する。第
２の実施例は、第１の実施例の半導体レーザ駆動回路に
おいて、Ｄ／Ａ変換が完了した時点で電荷蓄積によりホ
ールドした制御電圧とデジタルホールド電圧とを切換え
る代わりに、バッファアンプの入力であるコンデンサの
電荷蓄積点に、デジタルホールド電圧を加算するもので
ある。

【００３７】図３は本発明の第２の実施例における半導
体レーザ駆動回路の構成図を示すものである。先に説明
した第１の実施例の構成図である図１に追加変更した部
分を説明する。図３においてアナログスイッチ４０は加
算ゲートＡＤＤにより制御され、サンプル区間及び電荷
蓄積によりホールドした制御電圧で電流源を駆動してい
る区間では開いている。本実施例ではバッファアンプ１
２の出力がＡ／Ｄ変換器３０に与えられる。Ａ／Ｄ変換
器３０はこれをデジタル信号に変換するもので、その出
力はＤ／Ａ変換器３１に与えられる。Ａ／Ｄ変換器３
０，Ｄ／Ａ変換器３１の間にはいずれかに図示しないラ
ッチ回路が含まれている。そしてＤ／Ａ変換器３１の出
力はアナログスイッチ４０の一端に与えられる。アナロ
グスイッチ４０は電荷蓄積によりホールドした制御電圧
ＶＨをＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換してデジタルホ
ールド電圧ＶＨＤを作った後、アナログスイッチ４０は
閉じる。電荷蓄積によりホールドした制御電圧に、デジ
タルホールド電圧ＶＨＤを加算することによって長時間
安定な電流源の制御電圧ＶＨを得ている。

【００３８】以上のように構成された本発明の第２の実
施例の半導体レーザ駆動回路の動作について、図４を用
いて説明する。図４の波形図において、（ａ）は記録区
間を示す記録ゲートＷＧ、（ｂ）はホールド区間を示す
ホールドゲートＨＬＤ、（ｃ）はＤ／Ａ変換が完了した
時に、コンデンサ１１の電荷蓄積点にデジタルホールド
電圧ＶＨＤを加算する加算ゲートＡＤＤ、（ｄ）は光デ
ィスクに記録される記録信号ＷＤＴ、（ｅ）は差動アン
プ４の制御電圧ＶＳ、（ｆ）はＤ／Ａ変換器３１のデジ
タルホールド電圧ＶＨＤ、（ｇ）は電流源の制御電圧Ｖ
Ｈ、（ｈ）は半導体レーザ１の光出力である。時間ｔ９
までは再生のサンプル区間、時間ｔ１０までは記録のサ
ンプル区間である。時間ｔ１０からｔ１３まではホール
ド区間、時間ｔ１３から再生のサンプル区間になる。

【００３９】時間ｔ９までの再生区間は、第１実施例で
説明したのと同様に、半導体レーザ１の光出力は基準電
圧ＶＰで設定される再生の光出力ＰＰになるようクロー
ズループで制御される。

【００４０】時間ｔ９において、記録ゲートＷＧが”ハ
イ”になると、クローズループのままで基準電圧がＶＷ
に切り替わり、記録の光出力ＰＷの設定が始まる。半導
体レーザ１の光出力は基準電圧ＶＷで設定される記録の
光出力ＰＷになるよう、制御電圧がＶＳＷに変化する。

【００４１】時間ｔ１０において、記録の制御電圧ＶＳ
Ｗが安定すると、ホールドゲートＨＬＤが”ハイ”にな
り、サンプルホールド回路はホールド状態になる。制御
系はクローズループからオープンループに切り替わる。
電流源の制御電圧ＶＨは、コンデンサ１１で電荷蓄積に
よりホールドされた記録の制御電圧ＶＳＷが接続されて
おり、オープンループの制御系で記録の光出力ＰＷが設
定される。時間ｔ１０で記録信号ＷＤＴによる駆動電流
Ｉ_LDの変調が始まり、光出力ＰＷが変調される。また時
間ｔ１０から、電荷蓄積によりホールドされた記録の制
御電圧ＶＳＷのＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換が始ま
る。

【００４２】時間ｔ１１で、Ａ／Ｄ変換、ラッチ、Ｄ／
Ａ変換が終了する。Ｄ／Ａ変換器の出力であるデジタル
ホールド電圧ＶＨＤは、記録の制御電圧ＶＳＷが出力さ
れる。

【００４３】時間ｔ１２で、加算ゲートＡＤＤが”ハ
イ”になり、記録の制御電圧ＶＳＷをホールドしている
コンデンサ１１の電荷蓄積点にデジタルホールド電圧Ｖ
ＨＤが加算される。ここで、デジタルホールド電圧ＶＨ
Ｄは、記録の制御電圧ＶＳＷと等しいため、バッファア
ンプ１２の出力である電流源の制御電圧ＶＨは、記録の
制御電圧ＶＳＷのままであり、オープンループの制御で
記録の光出力ＰＷは安定である。

【００４４】またコンデンサ１１の電荷蓄積点にデジタ
ルホールド電圧ＶＨＤを加算するため、コンデンサ１１
によるノイズフィルターの効果があり、加算した瞬間の
電流源の制御電圧の変動が抑えられる。結果として、記
録光出力の変動が抑えられ、半導体レーザ１の劣化を防
ぐことができる。

【００４５】時間ｔ１３において、記録ゲートＷＧＴ、
ホールドゲートＨＬＤ、加算ゲートＡＤＤは”ロー”に
なり、記録から再生に戻る。光出力の制御は、オープン
ループからクローズループの制御系に切換わる。

【００４６】以上のように本実施例では、Ｄ／Ａ変換が
完了した時点で、バッファアンプの入力であるコンデン
サの電荷蓄積点に、デジタルホールド電圧を加算する加
算手段を設けることにより、記録の変調を行うホールド
区間で、電流源の制御電圧の変動を抑え、光出力の制御
を安定にすることができる。

【００４７】次に本発明の第３の実施例を説明する。第
３の実施例は、先に説明した第１、第２の実施例におい
て、サンプルホールド回路の電荷蓄積による制御電圧の
ホーールドを、Ｄ／Ａ変換が終了するまでの時間とした
ものである。

【００４８】第１の実施例の動作説明図である図２
（ｆ）において、電荷蓄積によりホールドした制御電圧
ＶＨＡは、記録の終わりのほうでドループにより変化し
ている。しかしながら、電流源の駆動は図２（ｇ）に示
すデジタルホールド電圧ＶＨＤによる行われるため、電
荷蓄積によりホールドした制御電圧ＶＨＡの変化の影響
は出ない。従って電荷蓄積による制御電圧ＶＨＡを安定
にホールドする時間は、Ｄ／Ａ変換が終了するまでで十
分であり、記録の終了までは必要はない。又第２実施例
においても、Ｄ／Ａ変換が終了した段階でコンデンサ１
１の電荷蓄積点にＤ／Ａ変換値ＶＨＤを加算することに
よって、サンプルホールド回路の出力、即ち電流源の制
御電圧ＶＨを安定化することができる。電荷蓄積のホー
ルド時間は、コンデンサ１１の容量に依存しており、ホ
ールド時間の短縮は、コンデンサの容量を小さくするこ
とができる。コンデンサの容量は、ホールド時間と同時
に制御系の周波数特性に関係している。このためコンデ
ンサの容量が小さくなると、周波数特性が改善され、再
生から記録の立ち上がりを早くすることができる。

【００４９】以上のように本実施例によれば、サンプル
ホールド回路が、ホールド開始からＤ／Ａ変換が完了す
るまでの間、電荷蓄積により制御電圧をホールドするこ
とにより、コンデンサの容量を小さくして制御系の周波
数特性を伸ばし、再生から記録の立ち上がりを高速にす
ることができる。

【００５０】次に本発明の第４の実施例を説明する。電
荷蓄積によりホールドした制御電圧ＶＨＡとデジタルホ
ールド電圧ＶＨＤの切換えのタイミングで電流源の制御
電圧ＶＨが変動した場合、記録の光出力がピークの場合
には、半導体レーザの光出力が規定値を越えてしまうお
それがある。この場合、半導体レーザを傷めることにな
り、最悪の場合には破壊してしまう。そこで第４の実施
例は、先に説明した第１の実施例において、電荷蓄積に
よりホールドした制御電圧ＶＨＡとデジタルホールド電
圧ＶＨＤの切換えを、記録の光出力の変調がボトム（低
レベル）になった区間で、行うようにしたものである。
これは例えば図１において記録信号ＷＤＴがＬレベルの
ときにのみ切換ゲートＥＸＣの出力をアナログスイッチ
３３及びインバータ３４に与えるようなゲートを付加す
ることによって容易に実現できる。このように記録の光
出力がボトムのタイミングで電流源の制御電圧ＶＨが変
動した場合には、半導体レーザ１の光出力への影響が格
段に少なく、結果として半導体レーザ１の劣化を防ぐ事
ができる。

【００５１】以上のように本実施例によれば、電荷蓄積
によりホールドした制御電圧ＶＨＡとデジタルホールド
電圧ＶＨＤの切換えを、記録の光出力の変調がボトムに
なった区間で行うことにより、制御電圧の変動による半
導体レーザの劣化を防ぐ事ができる。

【００５２】次に本発明の第５の実施例を説明する。制
御電圧をホールドしているコンデンサの電荷蓄積点への
デジタルホールド電圧ＶＨＤの加算のタイミングで電流
源の制御電圧ＶＨが変動した場合、記録の光出力がピー
クの場合には、半導体レーザの光出力が規定値を越えて
しまうおそれがある。この場合、半導体レーザを傷める
ことになり、最悪の場合には破壊してしまう。そこで第
５の実施例は、先に説明した第２の実施例において、制
御電圧をホールドしているコンデンサの電荷蓄積点への
デジタルホールド電圧ＶＨＤの加算を、記録の光出力の
変調がボトムになった区間で、行うようにしたものであ
る。この場合も記録信号ＷＤＴがローレベルのときにの
み加算ゲートＡＤＤをアナログスイッチ４０に加えるこ
とができるようなゲート回路を追加することによって、
容易に実現できる。そして記録の光出力がボトムの場合
に制御電圧をホールドしているコンデンサの電荷蓄積点
へのデジタルホールド電圧ＶＨＤの加算をすれば、半導
体レーザ１の光出力への影響が格段に少なく、結果とし
て半導体レーザ１の劣化を防ぐ事ができる。

【００５３】以上のように本実施例によれば、制御電圧
をホールドしているコンデンサの電荷蓄積点へのデジタ
ルホールド電圧ＶＨＤの加算を、記録の光出力の変調が
ボトムになった区間で行うことにより、制御電圧の変動
による半導体レーザの劣化を防ぐ事ができる。

【００５４】次に本発明の第６の実施例を説明する。第
６の実施例は、光パルスのピークとボトムの２つの光出
力を制御し変調を行う半導体レーザ駆動回路に本発明を
適用したものである。光出力をピークとボトムの間で制
御し変調する半導体レーザ駆動回路は、書換え可能な記
録媒体に利用される。特に相変化を用いた１ビームでオ
ーバーライト可能な記録媒体や、オーバーライトが可能
な２層の記録媒体をもつ光磁気媒体等に利用される。ピ
ークとボトムの２つの光出力を制御するため、記録信号
の変調の前にＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換する従来
の方式では、Ａ／Ｄ変換とＤ／Ａ変換に必要な長期間の
ＤＣ発光領域も２倍になり、光ディスクの記録領域の利
用効率が一層悪くなる。さらには書換え可能なために、
記録膜へのダメージは繰り返し特性を悪化させてしま
う。第６の実施例は、この問題を解決するものである。

【００５５】図５及び図６は本発明の第６の実施例にお
ける半導体レーザ駆動回路の構成図を示すものである。
先に説明した第１の実施例の構成図である図１に追加変
更した部分を説明する。まず記録光出力のボトムに対応
する第１の光出力を制御する部分のブロックの構成につ
いて図５を参照しつつ説明する。

【００５６】図５において、第１の差動アンプ５０はモ
ニタ電圧ＶＭと、光出力を設定する第１の基準電圧ＶＲ
１との比較を行ない、第１の制御電圧ＶＳ１を発生す
る。第１の基準電圧ＶＲ１は、５１の再生用の基準電圧
ＶＰと、５２の第１の光出力用の基準電圧ＶＷ１の２つ
があり、アナログスイッチ５３とアナログスイッチ５４
によりどちらかが選択される。選択は記録区間を示す第
１の記録ゲートＷＧ１及びインバータ５５の出力により
制御され、いずれかの基準電圧がアナログスイッチ５６
に加えられる。アナログスイッチ５６は、第１のホール
ドゲートＨＬＤ１、インバータ５７により制御され、第
１の制御電圧ＶＳ１をバッファーアンプ５９に与える。
アナログスイッチ５６、コンデンサ５８、バッファーア
ンプ５９は第１のサンプルホールド回路を構成してい
る。第１のサンプルホールド回路は、アナログスイッチ
５６がオンの時に第１の制御電圧ＶＳ１をサンプルし、
制御系をクローズループで構成する。またアナログスイ
ッチ５６がオフの時に電荷蓄積により第１の制御電圧Ｖ
ＨＡ１をホールドして、制御系をオープンループで構成
する。第１のＡ／Ｄ変換器６３は、電荷蓄積でホールド
した第１の制御電圧ＶＨＡ１を第１のデジタルデータＶ
Ｄ１にＡ／Ｄ変換するものである。第１のＤ／Ａ変換器
６４は第１のデジタルホールド電圧ＶＨＤ１を出力する
ものである。図示はしていないが、第１のデジタルデー
タＶＤ１をデジタル的にラッチする第１のラッチ回路
は、第１のＡ／Ｄ変換器６３あるいは第１のＤ／Ａ変換
器６４に含まれているものとする。アナログスイッチ６
０，６１はインバータ６２と第１の切換ゲートＥＸＣ１
で制御され、電荷蓄積でホールドした第１の制御電圧Ｖ
ＨＡ１か第１のデジタルホールド電圧ＶＨＤ１かを選択
する第１の切換手段を構成する。アナログスイッチ６
０，６１の出力ＶＨ１は、抵抗６６（ＲＬ）と第１の電
流源を構成するトランジスタ６５に接続され、電流Ｉ_L1
を流す。電流Ｉ_L1は、第１の光出力であるボトムを制御
するものである。

【００５７】次に記録光出力のピークに対応する、第２
の光出力を制御する下半分のブロックの構成について図
６を参照しつつ説明する。上半分のブロックと動作が同
様な部分については、簡単に説明する。

【００５８】図６において、モニタ電圧ＶＭＨ第２の差
動アンプ６７にも与えられる。差動アンプ６７はモニタ
電圧ＶＭと、光出力を設定する第２の基準電圧ＶＲ２と
の比較を行ない、第２の制御電圧ＶＳ２を発生するもの
である。第２の基準電圧ＶＲ２は、光出力ゼロ用のグラ
ンドレベルと、６８の第２の光出力用の基準電圧ＶＷ２
がアナログスイッチ６９とアナログスイッチ７０により
選択される。アナログスイッチ６９，７０は記録区間を
示す第２の記録ゲートＷＧ２及びインバータ７１より制
御される。アナログスイッチ７２は、第２のホールドゲ
ートＨＬＤ２、インバータ７３により制御され、第２の
制御電圧ＶＳ２をバッファアンプ７５に与える。

【００５９】アナログスイッチ７２、コンデンサ７４、
バッファーアンプ７５は第２のサンプルホールド回路を
構成している。第２のサンプルホールド回路は、アナロ
グスイッチ７２がオンの時に第２の制御電圧ＶＳ２をサ
ンプルし、制御系をクローズループで構成する。またア
ナログスイッチ７２がオフの時に電荷蓄積により第２の
制御電圧ＶＨＡ２をホールドして、制御系をオープンル
ープで構成する。第２のＡ／Ｄ変換器７９は、電荷蓄積
でホールドした第２の制御電圧ＶＨＡ２を第２のデジタ
ルデータＶＤ２にＡ／Ｄ変換する。第２のＤ／Ａ変換器
８０は第２のデジタルホールド電圧ＶＨＤ２を出力す
る。図示はしていないが、第２のデジタルデータＶＤ２
をデジタル的にラッチする第２のラッチ回路は、第２の
Ａ／Ｄ変換器７９あるいは第２のＤ／Ａ変換器８０に含
まれているものとする。アナログスイッチ７６，７７は
インバータ７８と第２の切換ゲートＥＸＣ２で制御さ
れ、電荷蓄積でホールドした第２の制御電圧ＶＨＡ２か
第２のデジタルホールド電圧ＶＨＤ２かを選択する第２
の切換手段を構成している。アナログスイッチ７６，７
７の出力ＶＨ２は、抵抗８２（ＲＬ）と第２の電流源を
構成するトランジスタ８１に接続され、電流Ｉ_L2を流
す。電流Ｉ_L2は、記録信号ＷＤＴに応じて、インバータ
８５、トランジスタ８３、８４により変調された後で、
電流Ｉ_L1に重畳される。電流Ｉ_L2は、第２の光出力であ
るピークを制御するものである。

【００６０】以上のように構成された本発明の第６の実
施例の半導体レーザ駆動回路の動作について図７，図８
を用いて説明する。図７の波形図において、（ａ）は第
１の記録ゲートＷＧ１、（ｂ）は第２の記録ゲートＷＧ
２あるいは第１のホールドゲートＨＬＤ１、（ｃ）は第
２のホールドゲートＨＬＤ２、（ｄ）は第１の切換ゲー
トＥＸＣ１、（ｅ）は第２の切換ゲートＥＸＣ２、
（ｆ）は記録信号ＷＤＴである。（ｇ）は第１の制御電
圧ＶＳ１、（ｈ）は電荷蓄積によりホールドした第１の
制御電圧ＶＨＡ１、（ｉ）は第１のデジタルホールド電
圧ＶＨＤ１である。又図８の波形図において、（ｊ）は
電流源の第１の制御電圧ＶＨ１、（ｋ）は第２の制御電
圧ＶＳ２、（ｌ）は電荷蓄積によりホールドした第２の
制御電圧ＶＨＡ２、（ｍ）は第２のデジタルホールド電
圧ＶＨＤ２、（ｎ）は電流源の第２の制御電圧ＶＨ２、
（ｏ）は光出力である。

【００６１】時間ｔ１５まで第１のサンプル区間、時間
ｔ１５から時間ｔ１９までは第１のホールド区間、時間
ｔ１９以降は第１のサンプル区間である。また時間ｔ１
５から時間ｔ１６までは第２のサンプル区間、時間ｔ１
６から時間ｔ１９までは第２のホールド区間である。

【００６２】図７において時間ｔ１４までは再生区間を
示す。第１のサンプルホールド回路はサンプル状態で、
制御系はクローズループが構成され、半導体レーザ１の
光出力は基準電圧ＶＰで設定される再生の光出力ＰＰに
なるよう制御される。

【００６３】時間ｔ１４において、第１の記録ゲートＷ
Ｇ１が”ハイ”になり、クローズループのままで、第１
の基準電圧がＶＷ１に切り替わり、第１の光出力ＰＷ１
になるよう、第１の制御電圧がＶＳＷ１に変化する。

【００６４】時間ｔ１５において、第１のホールド区間
及び第２のサンプル区間が始まる。第１の制御電圧ＶＳ
１がＶＳＷ１に安定すると、第１のホールドゲートＨＬ
Ｄ１が”ハイ”になり、第１のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。バッファアンプ５９の出力ＶＨ
Ａ１は、コンデンサ５８に電荷蓄積でホールドされた第
１の制御電圧ＶＳＷ１になる。電流源の第１の制御電圧
ＶＨ１は、バッファアンプ５９の出力ＶＨＡ１が接続さ
れており、オープンループの制御系により第１の光出力
ＰＷ１が設定される。同時に図７（ｉ）に示すように電
荷蓄積でホールドされた第１の制御電圧ＶＳＷ１のＡ／
Ｄ変換、ラッチ、Ｄ／Ａ変換が開始される。

【００６５】また時間ｔ１５において、第２の記録ゲー
トＷＧ２が”ハイ”になり、クローズループの制御系に
より、第２の光出力ＰＷ２が設定される。第２の制御電
圧ＶＳ２は、第２の光出力ＰＷ２に対応してＶＳＷ２に
変化する。

【００６６】時間ｔ１６において、第２のホールド区間
が始まる。図８（ｋ）に示すように第２の制御電圧ＶＳ
２がＶＳＷ２に安定すると、第２のホールドゲートＨＬ
Ｄ２が”ハイ”になり、第２のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。図８（ｌ）に示すバッファアン
プ７５の出力ＶＨＡ２は、コンデンサ７４に電荷蓄積で
ホールドされた第２の制御電圧ＶＳＷ２になる。電流源
の第２の制御電圧ＶＨ２は、バッファアンプ７５の出力
ＶＨＡ２となり、図８（ｏ）に示すようにオープンルー
プの制御系により第２の光出力ＰＷ２が設定される。同
時に電荷蓄積でホールドされた第２の制御電圧ＶＳＷ２
のＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換が開始される。

【００６７】また時間ｔ１６から記録信号ＷＤＴによる
電流Ｉ_L2の変調が始まる。光出力は第１の光出力ＰＷ１
と第２の光出力ＰＷ２との間で変調される。

【００６８】図７（ｄ）に示すように時間ｔ１７におい
て、第１の切換ゲートＥＸＣ１が”ハイ”になる。この
時第１の制御電圧ＶＳＷ１のＡ／Ｄ変換、Ｄ／Ａ変換は
終了し、第１のデジタルホールド電圧ＶＨＤ１にはＶＳ
Ｗ１が出力されている。第１の切換ゲートＥＸＣ１によ
り、電流源の第１の制御電圧ＶＨ１は、電荷蓄積により
ホールドした第１の制御電圧ＶＨＡ１から第１のデジタ
ルホールド電圧ＶＨＤ１に切換えられる。

【００６９】図７（ｌ）に示すように次に時間ｔ１８に
おいて、第２の切換ゲートＥＸＣ２が”ハイ”になる。
この時第２の制御電圧ＶＳＷ２のＡ／Ｄ変換、Ｄ／Ａ変
換は終了し、第２のデジタルホールド電圧ＶＨＤ２には
ＶＳＷ２が出力されている。第２の切換ゲートＥＸＣ２
により、電流源の第２の制御電圧ＶＨ２は、電荷蓄積に
よりホールドした第２の制御電圧ＶＨＡ２から第２のデ
ジタルホールド電圧ＶＨＤ２に切換えられる。以降は、
第１と第２のデジタルホールド電圧ＶＨＤ１、ＶＨＤ２
により光出力が安定に変調される。時間ｔ１９におい
て、光出力の制御はオープンループからクローズループ
に移り、記録から再生の光出力になる。

【００７０】以上のように本実施例によれば、記録の変
調の間に、電荷蓄積によりホールドした第１の制御電圧
と第１のデジタルホールド電圧とを切換え、また電荷蓄
積によりホールドした第２の制御電圧と第２のデジタル
ホールド電圧と切換えることにより、第１と第２のＡ／
Ｄ変換、Ｄ／Ａ変換に必要な長時間の光出力のＤＣ発光
を無くすことができる。又光ディスクの記録領域の利用
効率を高めることができる。

【００７１】尚ライトワンス形の記録媒体では、同一領
域への記録の光出力が発光されることは１回だけであ
る。しかしながら書換え可能な記録媒体においては、同
一領域への記録の光出力は書換え可能なため繰り返し発
光される。このため記録の開始でのＤＣ発光による記録
媒体へのダメージは、繰り返し回数の分大きくなる。本
実施例では、Ａ／Ｄ変換、Ｄ／Ａ変換に必要な記録のＤ
Ｃ発光を無くしているため、記録媒体の繰り返しの特性
を改善することができる。また第１の光出力をゼロ近傍
に設定することにより、本レーザ駆動回路は、書換え可
能な記録媒体のみでなく、ライトワンスの記録媒体にも
流用することができる。

【００７２】次に本発明の第７の実施例を説明する。第
７の実施例は、第６の実施例の半導体レーザ駆動回路に
おいて、第１のＤ／Ａ変換が完了した時点で、第１の制
御電圧をホールドしている電荷蓄積点に第１のデジタル
ホールド電圧を加算し、また第２のＤ／Ａ変換が完了し
た時点で、第２の制御電圧をホールドしている電荷蓄積
点に第２のデジタルホールド電圧を加算するものであ
る。

【００７３】図９，１０は本発明の第７の実施例におけ
る半導体レーザ駆動回路の構成図を示すものである。先
に説明した第６の実施例に追加変更した部分を説明す
る。図９において、アナログスイッチ９０は、第１の加
算ゲートＡＤＤ１により制御され、第１のサンプル区間
及び電荷蓄積によりホールドした第１の制御電圧で第１
の電流源を駆動している区間は開いている。電荷蓄積に
よりホールドした第１の制御電圧ＶＨ１をＡ／Ｄ変換、
ラッチ、Ｄ／Ａ変換して第１のデジタルホールド電圧Ｖ
ＨＤ１を作った後、アナログスイッチ９０は閉じる。電
荷蓄積によりホールドした第１の制御電圧に、第１のデ
ジタルホールド電圧ＶＨＤ１が加算され、安定な第１の
電流源の制御電圧ＶＨ１が得られる。

【００７４】アナログスイッチ９１は第２の加算ゲート
ＡＤＤ２により制御される。先に説明したアナログスイ
ッチ９０と同様に、電荷蓄積によりホールドした第２の
制御電圧ＶＨ２をＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換して
第２のデジタルホールド電圧ＶＨＤ２が作られた後、ア
ナログスイッチ９１は閉じる。電荷蓄積によりホールド
した第２の制御電圧に、第２のデジタルホールド電圧Ｖ
ＨＤ２が加算され、安定な第２の電流源の制御電圧ＶＨ
２が得られる。

【００７５】以上のように構成された本発明の第７の実
施例の半導体レーザ駆動回路の動作について図１１，１
２を用いて説明する。図１１の波形図において、（ａ）
は第１の記録ゲートＷＧ１、（ｂ）は第２の記録ゲート
ＷＧ２あるいは第１のホールドゲートＨＬＤ１、（ｃ）
は第２のホールドゲートＨＬＤ２、（ｄ）は第１の加算
ゲートＡＤＤ１、（ｅ）は第２の加算ゲートＡＤＤ２、
（ｆ）は記録信号ＷＤＴである。（ｇ）は第１の制御電
圧ＶＳ１、（ｈ）は第１のデジタルホールド電圧ＶＨＤ
１である。又図１２の（ｉ）は電流源の第１の制御電圧
ＶＨ１、（ｊ）は第２の制御電圧ＶＳ２、（ｋ）は第２
のデジタルホールド電圧ＶＨＤ２、（ｌ）は電流源の第
２の制御電圧ＶＨ２、ｍは光出力である。

【００７６】時間ｔ１５まで第１のサンプル区間、時間
ｔ１５から時間ｔ１９までは第１のホールド時間、時間
ｔ１９以降は第１のサンプル区間である。また時間ｔ１
５から時間ｔ１６までは第２のサンプル区間、時間ｔ１
６から時間ｔ１９までは第２のホールド区間である。

【００７７】図１１，１２において時間ｔ１４までは再
生区間を示す。第１のサンプルホールド回路はサンプル
状態で、制御系はクローズループが構成され、半導体レ
ーザ１の光出力は基準電圧ＶＰで設定される再生の光出
力ＰＰになるよう制御される。

【００７８】図１１（ａ）に示すように時間ｔ１４にお
いて、第１の記録ゲートＷＧ１が”ハイ”になり、クロ
ーズループのままで、第１の基準電圧がＶＷ１に切り替
わり、第１の光出力ＰＷ１になるよう、第１の制御電圧
がＶＳＷ１に変化する。図１１（ｂ）に示すように時間
ｔ１５において、第１のホールドゲートＨＬＤ１が”ハ
イ”になり、第１のサンプルホールド回路はホールド状
態になる。制御系はクローズループからオープンループ
に切換わる。電流源の第１の制御電圧ＶＨ１は、コンデ
ンサ５８に電荷蓄積でホールドされた第１の制御電圧Ｖ
ＳＷ１が接続され、図１２（ｍ）に示すようにオープン
ループの制御系で第１の光出力ＰＷ１が設定される。同
時に図１１（ｇ），（ｈ）に示すように電荷蓄積でホー
ルドされた第１の制御電圧ＶＳＷ１のＡ／Ｄ変換、ラッ
チ、Ｄ／Ａ変換が開始される。

【００７９】また時間ｔ１５において、第２の記録ゲー
トＷＧ２が”ハイ”になり、クローズループの制御系に
より、第２の光出力ＰＷ２が設定される。第２の制御電
圧ＶＳ２は、第２の光出力ＰＷ２に対応してＶＳＷ２に
変化する。

【００８０】時間ｔ１６で、第２のホールドゲートＨＬ
Ｄ２が”ハイ”になり、第２のサンプルホールド回路は
ホールド状態になる。制御系はクローズループからオー
プンループに切換わる。電流源の第２の制御電圧ＶＨ２
は、コンデンサ７４に電荷蓄積でホールドされた第２の
制御電圧ＶＳＷ２が接続され、オープンループの制御系
で第２の光出力ＰＷ２が設定される。同時に図１２
（ｋ），（ｌ）に示すように電荷蓄積でホールドされた
第２の制御電圧ＶＳＷ２のＡ／Ｄ変換、ラッチ、Ｄ／Ａ
変換が開始される。

【００８１】また、時間ｔ１６から記録信号ＷＤＴによ
る電流Ｉ_L2の変調が始まる。光出力は、第１の光出力Ｐ
Ｗ１と第２の光出力ＰＷ２との間で変調される。

【００８２】時間ｔ１７において、第１の加算ゲートＡ
ＤＤ１が”ハイ”になり、アナログスイッチ５８がオン
になる。この時第１の制御電圧ＶＳＷ１のＡ／Ｄ変換、
ラッチ、Ｄ／Ａ変換は終了しており、第１のデジタルホ
ールド電圧ＶＨＤ１が出力されている。第１の加算ゲー
トＡＤＤ１により、第１の制御電圧ＶＳＷ１をホールド
しているコンデンサ５８の電荷蓄積点に、第１のデジタ
ルホールド電圧ＶＨＤ１が加算される。第１のデジタル
ホールド電圧ＶＨＤ１の値は第１の制御電圧ＶＳＷ１と
等しいため、電流源の第１の制御電圧ＶＨ１はＶＳＷ１
のままであり、オープンループの制御で、第１の光出力
ＰＷ１は安定である。またコンデンサ５８によるノイズ
フィルターの効果があり、加算した瞬間の光出力の変動
が抑えられる。

【００８３】時間ｔ１８において、第２の加算ゲートＡ
ＤＤ２が”ハイ”になり、アナログスイッチ９１がオン
になる。この時第２の制御電圧ＶＳＷ２のＡ／Ｄ変換、
ラッチ、Ｄ／Ａ変換は終了しており、第２のデジタルホ
ールド電圧ＶＨＤ２が出力されている。第２の加算ゲー
トＡＤＤ２により、第２の制御電圧ＶＳＷ２をホールド
しているコンデンサ７４の電荷蓄積点に、第２のデジタ
ルホールド電圧ＶＨＤ２が加算される。第２のデジタル
ホールド電圧ＶＨＤ２の値は第２の制御電圧ＶＳＷ２と
等しいため、電流源の第２の制御電圧ＶＨ２はＶＳＷ２
のままであり、オープンループの制御で、第２の光出力
ＰＷ２は安定である。またコンデンサ７４によるノイズ
フィルターの効果があり、加算した瞬間の光出力の変動
が抑えられる。

【００８４】以後時間ｔ１９まで２つの電流源は、第１
のデジタルホールド電圧ＶＨＤ１と第２のデジタルホー
ルド電圧ＶＨＤ２を加算した制御電圧ＶＨ１，ＶＨ２に
よりそれぞれオープンループで駆動される。時間ｔ１９
において、光出力の制御はオープンループからクローズ
ループに移り、記録から再生の光出力になる。

【００８５】以上のように本実施例によれば、第１のＤ
／Ａ変換が完了した時点で、第１の制御電圧をホールド
している電荷蓄積点に第１のデジタルホールド電圧を加
算する第１の加算手段と、第２のＤ／Ａ変換が完了した
時点で、第２の制御電圧をホールドしている電荷蓄積点
に第２のデジタルホールド電圧を加算する第２の加算手
段とを設けることにより、記録の変調の間に、第１及び
第２のデジタルホールド電圧を切換えることなく加算す
ることで、オープンループにおける制御電圧の変動を抑
え光出力の制御を安定にすることができる。

【００８６】次に本発明の第８の実施例を説明する。第
８の実施例は、先に説明した第６、第７の実施例におい
て、第１のＡ／Ｄ変換器と第２のＡ／Ｄ変換器とに代え
て、１つの共用化したＡ／Ｄ変換器と、第１のバッファ
アンプの出力と第２のバッファアンプの出力の１つを選
択し前記共用化したＡ／Ｄ変換器に入力する入力選択手
段とを設けたものである。

【００８７】第１と第２のＡ／Ｄ変換器がＡ／Ｄ変換を
実行する時間は、重なることはないため、１つの共用化
したＡ／Ｄ変換器を用いることができる。共用化したＡ
／Ｄ変換器への入力は、第１のバッファの出力と第２の
バッファの出力の１つを入力選択手段により切換える。
これにより、２つのＡ／Ｄ変換器を１つのＡ／Ｄ変換器
で兼ねることが出来、回路のコストを低減することがで
きる。

【００８８】なお、本発明の第６、７、８の実施例で
は、ボトムとピークの２つの光出力を制御したが、これ
は３つ以上の光出力にも適用できることは言うまでもな
い。また、本発明の第６の実施例では、電荷蓄積により
ホールドした制御電圧のデジタルホールド電圧への切換
えを、光出力がボトムの区間で行えば、切り替えによる
光出力の変動を抑えることができるのは言うまでもな
い。また、本発明の第７の実施例では、制御電圧をホー
ルドしたコンデンサの電荷蓄積点へのデジタルホールド
電圧の加算を、光出力がボトムの区間で行えば、加算に
よる光出力の変動を抑えることができるのは言うまでも
ない。

【００８９】

【発明の効果】以上のように本願の請求項１〜６の発明
では、記録の変調の途中で電荷蓄積によりホールドした
制御電圧とＤ／Ａ変換器のデジタルホールド電圧とを切
換え、又はデジタルホールド電圧をサンプルホールド手
段の電荷蓄積点に加算しているため、Ａ／Ｄ変換、Ｄ／
Ａ変換に必要な長時間の記録の光出力のＤＣ発光を無く
すことができ、光ディスクの記録領域の利用効率を高め
ると共に、記録膜へのダメージを軽減することができ
る。

【００９０】さらには、記録の制御電圧を電荷蓄積によ
りホールドする区間は、Ａ／Ｄ変換、Ｄ／Ａ変換のセト
リングの区間でいいため、ホールドする時間が短くな
り、コンデンサの容量を小さくすることができる。これ
はサーボ系の周波数特性を改善し、再生から記録の立ち
上がりを高速にすることができる。

【００９１】しかも、電荷蓄積によりホールドした制御
電圧により記録の変調を行いながら、Ａ／Ｄ変換、Ｄ／
Ａ変換するため、Ａ／Ｄ変換器やＤ／Ａ変換器の変換速
度はそれほど高速のものを必要とせず、回路コストを削
減することができる。

【００９２】また書換え可能な記録媒体では、ピークと
ボトムの２つの光出力を制御するため、記録信号の変調
の前にＡ／Ｄ変換、ラッチ、Ｄ／Ａ変換する領域が２倍
になるが、本願の請求項７〜９の発明では、Ａ／Ｄ変
換、ラッチ、Ｄ／Ａ変換のための領域が不要となる。従
って記録領域の利用効率を改善すると共に、書換えによ
る同一領域への高出力のＤＣ発光を無くし、書換え回数
等の繰り返し特性の悪化も防ぐことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体レーザ駆
動回路の構成図である。

【図２】本発明の第１の実施例における半導体レーザ駆
動回路の動作説明図である。

【図３】本発明の第２の実施例における半導体レーザ駆
動回路の構成図である。

【図４】本発明の第２の実施例における半導体レーザ駆
動回路の動作説明図である。

【図５】本発明の第６の実施例における半導体レーザ駆
動回路の構成図（その１）である。

【図６】本発明の第６の実施例における半導体レーザ駆
動回路の構成図（その２）である。

【図７】本発明の第６の実施例における半導体レーザ駆
動回路の動作説明図（その１）である。

【図８】本発明の第６の実施例における半導体レーザ駆
動回路の動作説明図（その２）である。

【図９】本発明の第７の実施例における半導体レーザ駆
動回路の構成図（その１）である。

【図１０】本発明の第７の実施例における半導体レーザ
駆動回路の構成図（その２）である。

【図１１】本発明の第７の実施例における半導体レーザ
駆動回路の動作説明図（その１）である。

【図１２】本発明の第７の実施例における半導体レーザ
駆動回路の動作説明図（その２）である。

【図１３】従来のホールド方式による半導体レーザ駆動
回路の構成図である。

【図１４】従来のホールド方式による半導体レーザ駆動
回路の動作説明図である。

【図１５】従来のデジタルホールド方式による半導体レ
ーザ駆動回路の構成図である。

【図１６】従来のデジタルホールド方式による半導体レ
ーザ駆動回路の動作説明図である。

【符号の説明】

１ 半導体レーザ ２ 光検出器 ３ 電流電圧変換器 ４ 差動アンプ ５ 再生用の基準電圧 ６ 記録用の基準電圧 １２ バッファアンプ １３ トランジスタ ２１，３０ Ａ／Ｄ変換器 ２２，３１ Ｄ／Ａ変換器 ７〜９，３２，３３，４０，５６，６９，７０，７２，
９０，９１ アナログスイッチ ５０ 第１の差動アンプ ５１ バッファアンプ ６３ 第１のＡ／Ｄ変換器 ６４ 第２のＤ／Ａ変換器 ７５ バッファアンプ ７９ 第２のＡ／Ｄ変換器 ８０ 第２のＤ／Ａ変換器

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
   る光検出器と、 再生あるいは記録の光出力に対応する基準電圧を発生す
   る基準電圧発生手段と、 前記モニタ信号と前記基準電圧を比較し制御電圧を発生
   する差動アンプと、 前記差動アンプの制御電圧を入力とし、サンプル区間で
   は前記制御電圧を出力し、ホールド区間では再生から記
   録の光出力に基準電圧が切り替わった後の整定時の前記
   制御電圧を電荷蓄積によりホールドするサンプルホール
   ド手段と、 前記サンプルホールド手段の出力に応じて前記半導体レ
   ーザに電流を流す電流源と、 前記ホールド区間の間に、前記電流源の電流を記録信号
   に応じて変調する変調手段と、 前記サンプルホールド手段でホールドした制御電圧をア
   ナログデジタル変換するアナログデジタル変換器と、 前記アナログデジタル変換器の出力をデジタル的に保持
   するラッチ回路と、 前記ラッチ回路の出力をデジタルアナログ変換するデジ
   タルアナログ変換器と、 前記記録信号による変調の区間、前記デジタルアナログ
   変換器のデジタルアナログ変換が完了した時点で、前記
   電流源の駆動を前記サンプルホールド手段の出力から、
   前記デジタルアナログ変換器の出力に切換える切換手段
   と、を備えた半導体レーザ駆動回路。
2. 【請求項２】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
   る光検出器と、 再生あるいは記録の光出力に対応する基準電圧を発生す
   る基準電圧発生手段と、 前記モニタ信号と前記基準電圧を比較し制御電圧を発生
   する差動アンプと、 前記差動アンプの制御電圧を入力とし、サンプル区間で
   は前記制御電圧を出力し、ホールド区間では再生から記
   録の光出力に基準電圧が切り替わった後の整定時の前記
   制御電圧を電荷蓄積によりホールドするサンプルホール
   ド手段と、 前記サンプルホールド手段の出力に応じて前記半導体レ
   ーザに電流を流す電流源と、 前記ホールド区間の間に、前記電流源の電流を記録信号
   に応じて変調する変調手段と、 前記サンプルホールド手段でホールドした制御電圧をア
   ナログデジタル変換するアナログデジタル変換器と、 前記アナログデジタル変換器の出力をデジタル的に保持
   するラッチ回路と、 前記ラッチ回路の出力をデジタルアナログ変換するデジ
   タルアナログ変換器と、 記録信号による変調の区間、前記デジタルアナログ変換
   器のデジタルアナログ変換が完了した時点で、制御電圧
   をホールドしている前記サンプルホールド手段の電荷蓄
   積点に前記デジタルアナログ変換器の出力を加算する加
   算手段と、を備えた半導体レーザ駆動回路。
3. 【請求項３】 サンプルホールド手段は、ホールド区間
   では、少なくともホールド開始から前記デジタルアナロ
   グ変換器のデジタルアナログ変換が完了するまでの間、
   電荷蓄積により制御電圧をホールドする請求項１記載の
   半導体レーザ駆動回路。
4. 【請求項４】 サンプルホールド手段は、ホールド区間
   では、少なくともホールド開始から前記デジタルアナロ
   グ変換器のデジタルアナログ変換が完了するまでの間、
   電荷蓄積により制御電圧をホールドする請求項２記載の
   半導体レーザ駆動回路。
5. 【請求項５】 切換手段は、変調した記録の光出力がボ
   トムになる区間で、前記サンプルホールド手段の出力か
   ら前記デジタルアナログ変換器の出力に切換える請求項
   １又は３記載の半導体レーザ駆動回路。
6. 【請求項６】 加算手段は、変調した記録の光出力がボ
   トムになった区間で、制御電圧をホールドしている前記
   サンプルホールド手段の電荷蓄積点に前記デジタルアナ
   ログ変換器の出力を加算する請求項２又は４記載の半導
   体レーザ駆動回路。
7. 【請求項７】 光ビームを発生する半導体レーザと、 前記半導体レーザの光出力に応じたモニタ信号を発生す
   る光検出器と、 再生あるいは第１の光出力に対応する基準電圧を発生す
   る第１の基準電圧発生手段と、 前記モニタ信号と前記第１の基準電圧を比較し第１の制
   御電圧を発生する第１の差動アンプと、 前記第１の差動アンプの制御電圧を入力とし、第１のサ
   ンプル区間では前記第１の制御電圧を出力し、第１のホ
   ールド区間では再生から第１の光出力に基準電圧が切り
   替わった後の整定時の前記第１の制御電圧を電荷蓄積に
   よりホールドする第１のサンプルホールド手段と、 前記第１のサンプルホールド手段の出力に応じて前記半
   導体レーザに電流を流す第１の電流源と、 前記第１のサンプルホールド手段でホールドした第１の
   制御電圧をアナログデジタル変換する第１のアナログデ
   ジタル変換器と、 前記第１のアナログデジタル変換器の出力をデジタル的
   に保持する第１のラッチ回路と、 前記第１のラッチ回路の出力をデジタルアナログ変換す
   る第１のデジタルアナログ変換器と、 第２の光出力に対応する基準電圧を発生する第２の基準
   電圧発生手段と、 前記モニタ信号と前記第２の基準電圧を比較し第２の制
   御電圧を発生する第２の差動アンプと、 前記第２の差動アンプの制御電圧を入力とし、第２のサ
   ンプル区間では前記第２の制御電圧を出力し、第２のホ
   ールド区間では第２の光出力に基準電圧が切り替わった
   後の整定時の前記第２の制御電圧を電荷蓄積によりホー
   ルドする第２のサンプルホールド手段と、 前記第２のサンプルホールド手段の出力に応じた電流
   を、前記第１の電流源の電流に加算して流す第２の電流
   源と、 前記第２のホールド区間、前記第２の電流源の電流を記
   録信号に応じて変調する変調手段と、 前記第２のサンプルホールド手段でホールドした第２の
   制御電圧をアナログデジタル変換する第２のアナログデ
   ジタル変換器と、 前記第２のアナログデジタル変換器の出力をデジタル的
   に保持する第２のラッチ回路と、 前記第２のラッチ回路の出力をデジタルアナログ変換す
   る第２のデジタルアナログ変換器と、 前記記録信号による変調の区間、前記第１のデジタルア
   ナログ変換器のデジタルアナログ変換が完了した時点
   で、前記第１の電流源の駆動を前記第１のサンプルホー
   ルド手段の出力から、前記第１のデジタルアナログ変換
   器の出力に切換える第１の切換手段と、 前記記録信号による変調の区間、前記第２のデジタルア
   ナログ変換器のデジタルアナログ変換が完了した時点
   で、前記第２の電流源の駆動を前記第２のサンプルホー
   ルド手段の出力から、前記第２のデジタルアナログ変換
   器の出力に切換える第２の切換手段と、を備えた半導体
   レーザ駆動回路。
8. 【請求項８】 請求項７記載の半導体レーザ駆動回路に
   おいて、第１の切換手段と第２の切換手段に代えて、 記録信号による変調の区間、前記第１のデジタルアナロ
   グ変換器によるデジタルアナログ変換が完了した時点
   で、第１の制御電圧をホールドしている前記第１のサン
   プルホールド手段の電荷蓄積点に前記第１のデジタルア
   ナログ変換器の出力を加算する第１の加算手段と、 記録信号による変調の区間、前記第２のデジタルアナロ
   グ変換器によるデジタルアナログ変換が完了した時点
   で、第２の制御電圧をホールドしている前記第２のサン
   プルホールド手段の電荷蓄積点に前記第２のデジタルア
   ナログ変換器の出力を加算する第２の加算手段と、を備
   えた半導体レーザ駆動回路。
9. 【請求項９】 請求項７又は８記載の半導体レーザ駆動
   回路において、前記第１のアナログデジタル変換器と前
   記第２のアナログデジタル変換器とに代えて、 １つの共用化したアナログデジタル変換器と、前記第１
   のサンプルホールド手段の出力と前記第２のサンプルホ
   ールド手段の出力の１つを選択して前記共用化したアナ
   ログデジタル変換器に入力する入力選択手段とを備えた
   半導体レーザ駆動回路。