JPH07226717A - バースト信号伝送用高速光出力制御回路 - Google Patents
バースト信号伝送用高速光出力制御回路Info
- Publication number
- JPH07226717A JPH07226717A JP6037617A JP3761794A JPH07226717A JP H07226717 A JPH07226717 A JP H07226717A JP 6037617 A JP6037617 A JP 6037617A JP 3761794 A JP3761794 A JP 3761794A JP H07226717 A JPH07226717 A JP H07226717A
- Authority
- JP
- Japan
- Prior art keywords
- output control
- apc
- control circuit
- voltage
- optical output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】 光出力制御回路（ＡＰＣ）系安定時の制御電
圧を光断時にも保持し、光出力時にはその保持した電圧
を用いて時間遅れなくＡＰＣ系を立ち上げることのでき
るバースト信号伝送用高速光出力制御回路を提供する。 【構成】 ＡＰＣループ内にＡＰＣ系安定時の電圧を記
憶する手段と光信号の立上がり時にその信号を読み出す
手段とを設ける。このＡＰＣ系安定時の電圧を記憶する
手段として、ＡＰＣループを切断するアナログスイッチ
ＳＷ４とアナログスイッチの出力側にアナログ電圧記憶
回路を設ける。また、光信号の立上がり時にその信号を
読み出す手段として、その出力を高インピーダンスで受
ける高入力インピーダンス増幅器Ａ２を設ける。
圧を光断時にも保持し、光出力時にはその保持した電圧
を用いて時間遅れなくＡＰＣ系を立ち上げることのでき
るバースト信号伝送用高速光出力制御回路を提供する。 【構成】 ＡＰＣループ内にＡＰＣ系安定時の電圧を記
憶する手段と光信号の立上がり時にその信号を読み出す
手段とを設ける。このＡＰＣ系安定時の電圧を記憶する
手段として、ＡＰＣループを切断するアナログスイッチ
ＳＷ４とアナログスイッチの出力側にアナログ電圧記憶
回路を設ける。また、光信号の立上がり時にその信号を
読み出す手段として、その出力を高インピーダンスで受
ける高入力インピーダンス増幅器Ａ２を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、光通信に用いる光送信
装置に関し、特にそのバースト信号伝送用高速光出力制
御回路に関するものである。
装置に関し、特にそのバースト信号伝送用高速光出力制
御回路に関するものである。
【０００２】
【従来の技術】従来、この種の装置に用いられる制御回
路としては、例えば特公昭５９−２２４２５号公報に開
示されるものがあり、図８に示すような光出力制御回路
（ＡＰＣ）が用いられていた。図８の例は連続信号用の
光出力制御回路であって、バースト信号に対応させるに
は、図９（ａ），（ｂ）に示すように光出力制御信号Ｃ
ＯＮＴに従ってバイアス用定電流源Ｃｂ及びパルス定電
流源Ｃｐを制御し、光出力をＯＮ／ＯＦＦしていた。
路としては、例えば特公昭５９−２２４２５号公報に開
示されるものがあり、図８に示すような光出力制御回路
（ＡＰＣ）が用いられていた。図８の例は連続信号用の
光出力制御回路であって、バースト信号に対応させるに
は、図９（ａ），（ｂ）に示すように光出力制御信号Ｃ
ＯＮＴに従ってバイアス用定電流源Ｃｂ及びパルス定電
流源Ｃｐを制御し、光出力をＯＮ／ＯＦＦしていた。
【０００３】図９の従来のバースト対応ＡＰＣ回路の動
作を説明する。光出力制御信号ＣＯＮＴによりスイッチ
ＳＷ２及びＳＷ３がオープン状態になると、バイアス電
流源Ｃｂ及びパルス電流源Ｃｐが動作し、レーザダイオ
ードＬＤはＩｐ＋Ｉｂで駆動され、光出力ＯＰＴが得ら
れる。ＬＤの光出力の一部はフォトダイードＰＤで電気
に変換され、受光増幅器Ａ１で増幅される。ＬＤの光出
力ＯＰＴに比例する受光増幅器Ａ１の出力は基準電位Ｖ
ｒと比較増幅器ＣＭＰにより比較され、光出力ＯＰＴが
大きくなるとＡ１の出力は小さくなりＣｂの出力電流Ｉ
ｂを小さくし、逆に光出力ＯＰＴが小さくなると出力電
流Ｉｂは多くなり、常に光出力ＯＰＴが一定になるよう
に制御される。比較増幅回路ＣＭＰの出力側の抵抗Ｒと
Ｃ２はＡＰＣの立上がりの時定数Ｒ×Ｃ２を与える。
作を説明する。光出力制御信号ＣＯＮＴによりスイッチ
ＳＷ２及びＳＷ３がオープン状態になると、バイアス電
流源Ｃｂ及びパルス電流源Ｃｐが動作し、レーザダイオ
ードＬＤはＩｐ＋Ｉｂで駆動され、光出力ＯＰＴが得ら
れる。ＬＤの光出力の一部はフォトダイードＰＤで電気
に変換され、受光増幅器Ａ１で増幅される。ＬＤの光出
力ＯＰＴに比例する受光増幅器Ａ１の出力は基準電位Ｖ
ｒと比較増幅器ＣＭＰにより比較され、光出力ＯＰＴが
大きくなるとＡ１の出力は小さくなりＣｂの出力電流Ｉ
ｂを小さくし、逆に光出力ＯＰＴが小さくなると出力電
流Ｉｂは多くなり、常に光出力ＯＰＴが一定になるよう
に制御される。比較増幅回路ＣＭＰの出力側の抵抗Ｒと
Ｃ２はＡＰＣの立上がりの時定数Ｒ×Ｃ２を与える。
【０００４】
【発明が解決しようとする課題】しかしながら、上記図
９に示す構成の制御回路では、バースト信号の幅が狭く
なると図１０の波形図（図９に示す光出力制御信号に対
応する光出力波形図）に示すような問題点があった。
９に示す構成の制御回路では、バースト信号の幅が狭く
なると図１０の波形図（図９に示す光出力制御信号に対
応する光出力波形図）に示すような問題点があった。
【０００５】即ち、光出力波形はに示すような理想波
形にならない問題点があった。〜はＡＰＣの時定数
Ｒ×Ｃ２を時定数の大きな方向から小さな方向へ変えた
状態を示している。まず、，に示すように、時定数
を大きくすると光信号の立上がり時間が遅くなり、高速
伝送ができなくなる。また、に示すように、時定数を
小さくすると光信号の立上がりにトランジェントを生ず
る。そして、，に示すように、さらに時定数を小さ
くすると光信号の立上がりは速くなるが、光出力が異常
に大きくなる。
形にならない問題点があった。〜はＡＰＣの時定数
Ｒ×Ｃ２を時定数の大きな方向から小さな方向へ変えた
状態を示している。まず、，に示すように、時定数
を大きくすると光信号の立上がり時間が遅くなり、高速
伝送ができなくなる。また、に示すように、時定数を
小さくすると光信号の立上がりにトランジェントを生ず
る。そして、，に示すように、さらに時定数を小さ
くすると光信号の立上がりは速くなるが、光出力が異常
に大きくなる。
【０００６】このように、光出力の立上がり時には光出
力が無いので、ＡＰＣ回路出力はバイアス用定電流源Ｃ
ｂの出力を最大にしようとし、ＡＰＣ回路の時定数が小
さいとレーザダイオード（ＬＤ）がその最大電流で駆動
され、ＬＤの許容パワー限界を越えるおそれがあった。
また、ＡＰＣ系の時定数を極端に小さくするとＡＰＣ系
が不安定になり発振するおそれがあった。
力が無いので、ＡＰＣ回路出力はバイアス用定電流源Ｃ
ｂの出力を最大にしようとし、ＡＰＣ回路の時定数が小
さいとレーザダイオード（ＬＤ）がその最大電流で駆動
され、ＬＤの許容パワー限界を越えるおそれがあった。
また、ＡＰＣ系の時定数を極端に小さくするとＡＰＣ系
が不安定になり発振するおそれがあった。
【０００７】本発明は、この様な従来の問題点を解決す
るためになされたもので、ＡＰＣ系安定時の制御電圧を
光断時にも保持し、光出力時にはその保持した電圧を用
いて時間遅れなくＡＰＣ系を立ち上げることができるよ
うにしたバースト信号伝送用高速光出力制御回路を提供
することを目的とする。
るためになされたもので、ＡＰＣ系安定時の制御電圧を
光断時にも保持し、光出力時にはその保持した電圧を用
いて時間遅れなくＡＰＣ系を立ち上げることができるよ
うにしたバースト信号伝送用高速光出力制御回路を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するため、バースト信号伝送用の光出力制御回路にお
いて、以下の構成を有するものである。即ち、まず本発
明は、バースト信号伝送用の光出力制御回路（ＡＰＣ）
において、ＡＰＣループ内にＡＰＣ系安定時の電圧を記
憶する手段と光信号の立上がり時にその信号を読み出す
手段とを設けたことを特徴としている。このＡＰＣ系安
定時の電圧を記憶する手段と光信号の立上がり時にその
信号を読み出す手段としては、ＡＰＣループを切断する
アナログスイッチとアナログスイッチの出力側にアナロ
グ電圧記憶回路を設け、かつその出力を高インピーダン
スで受ける高入力インピーダンス増幅器を設けるとよ
い。このアナログ電圧記憶回路としては、コンデンサを
用い、アナログスイッチとしては、ダイオードブリッジ
と平衡形駆動回路を用いるとよい。そして、高入力イン
ピーダンス増幅器としては、オペアンプを用いた電圧フ
ォロア回路を用いるとよい。
成するため、バースト信号伝送用の光出力制御回路にお
いて、以下の構成を有するものである。即ち、まず本発
明は、バースト信号伝送用の光出力制御回路（ＡＰＣ）
において、ＡＰＣループ内にＡＰＣ系安定時の電圧を記
憶する手段と光信号の立上がり時にその信号を読み出す
手段とを設けたことを特徴としている。このＡＰＣ系安
定時の電圧を記憶する手段と光信号の立上がり時にその
信号を読み出す手段としては、ＡＰＣループを切断する
アナログスイッチとアナログスイッチの出力側にアナロ
グ電圧記憶回路を設け、かつその出力を高インピーダン
スで受ける高入力インピーダンス増幅器を設けるとよ
い。このアナログ電圧記憶回路としては、コンデンサを
用い、アナログスイッチとしては、ダイオードブリッジ
と平衡形駆動回路を用いるとよい。そして、高入力イン
ピーダンス増幅器としては、オペアンプを用いた電圧フ
ォロア回路を用いるとよい。
【０００９】また、本発明は、バースト信号伝送用の光
出力制御回路（ＡＰＣ）において、ＡＰＣループ内にＡ
ＰＣ系安定時の電圧を記憶する手段と光信号の立上がり
時にその信号を読み出す手段とを設け、これらの記憶手
段及び読み出し手段として、ディジタル電圧記憶回路を
用いたことを特徴としている。このディジタル電圧記憶
回路としては、Ａ／Ｄコンバータ、ディジタルメモリ、
Ｄ／Ａコンバータを用いるとよい。
出力制御回路（ＡＰＣ）において、ＡＰＣループ内にＡ
ＰＣ系安定時の電圧を記憶する手段と光信号の立上がり
時にその信号を読み出す手段とを設け、これらの記憶手
段及び読み出し手段として、ディジタル電圧記憶回路を
用いたことを特徴としている。このディジタル電圧記憶
回路としては、Ａ／Ｄコンバータ、ディジタルメモリ、
Ｄ／Ａコンバータを用いるとよい。
【００１０】さらに、本発明は、バースト信号伝送用の
光出力制御回路（ＡＰＣ）において、ＡＰＣループ内に
ＡＰＣ系安定時の電圧を記憶する手段と光信号の立上が
り時にその信号を読み出す手段とを設け、かつ光出力部
にＡＰＣ制御回路により制御される光スイッチを設けた
ことを特徴としている。この場合、電源投入時に光スイ
ッチをＯＦＦとし、ＡＰＣ系の記憶電圧を安定させるよ
うにする。また、一定時間ごとに、ＡＰＣ系の記憶電圧
を安定させるようにするとよい。さらに、外部光出力制
御信号があった場合には外部光出力制御信号が優先し、
その外部光出力制御信号に従ってＡＰＣ系が動作し、光
スイッチもＯＮになるようにするとよい。
光出力制御回路（ＡＰＣ）において、ＡＰＣループ内に
ＡＰＣ系安定時の電圧を記憶する手段と光信号の立上が
り時にその信号を読み出す手段とを設け、かつ光出力部
にＡＰＣ制御回路により制御される光スイッチを設けた
ことを特徴としている。この場合、電源投入時に光スイ
ッチをＯＦＦとし、ＡＰＣ系の記憶電圧を安定させるよ
うにする。また、一定時間ごとに、ＡＰＣ系の記憶電圧
を安定させるようにするとよい。さらに、外部光出力制
御信号があった場合には外部光出力制御信号が優先し、
その外部光出力制御信号に従ってＡＰＣ系が動作し、光
スイッチもＯＮになるようにするとよい。
【００１１】
【作 用】本発明は、以上のような構成をとるため、以
下に示すような、機能及び作用を有する。 (1) ＡＰＣ系安定時の制御電圧をコンデンサに蓄え、光
断時にも保持することができる。 (2) アナログスイッチにより、光を出力するＡＰＣ系動
作時（コンデンサ充電時）にＯＮし、光断時にＯＦＦ
（放電電流を阻止）することができる。 (3) 高入力インピーダンス増幅器により、コンデンサの
電圧を（放電させないように）ハイインピーダンスで受
けて、定電流回路に伝えることができる。 (4) 光出力時にはその保持した電圧を用いてＡＰＣ系を
立ち上げることができる。 (5) ディジタルメモリにより、ＡＰＣ系安定時の制御電
圧を記憶することができる。 (6) 光スイッチにより、ＡＰＣ系立ち上げ時に光出力を
断にすることができる。
下に示すような、機能及び作用を有する。 (1) ＡＰＣ系安定時の制御電圧をコンデンサに蓄え、光
断時にも保持することができる。 (2) アナログスイッチにより、光を出力するＡＰＣ系動
作時（コンデンサ充電時）にＯＮし、光断時にＯＦＦ
（放電電流を阻止）することができる。 (3) 高入力インピーダンス増幅器により、コンデンサの
電圧を（放電させないように）ハイインピーダンスで受
けて、定電流回路に伝えることができる。 (4) 光出力時にはその保持した電圧を用いてＡＰＣ系を
立ち上げることができる。 (5) ディジタルメモリにより、ＡＰＣ系安定時の制御電
圧を記憶することができる。 (6) 光スイッチにより、ＡＰＣ系立ち上げ時に光出力を
断にすることができる。
【００１２】
【実施例】以下、本発明の実施例を図１乃至図７に基づ
いて説明する。まず、図１（ａ）は本発明の一実施例を
示すバースト信号伝送用の光出力制御回路（ＡＰＣ）の
回路図、（ｂ）はその動作説明図で、図９に示す従来の
バースト対応ＡＰＣ回路に、アナログスイッチＳＷ４と
高入力インピーダンス増幅器Ａ２を追加したものであ
る。図１において、ＰＤはフォトダイオード、ＬＤはレ
ーザダイオード、ＯＰＴは光、Ｉｐはパルス電流、Ｉｂ
はバイアス電流、ＣＯＮＴは光出力制御信号、ＳＷ１は
電流スイッチ回路、ＳＷ２はバイアス電流源ＯＮ／ＯＦ
Ｆスイッチ、ＳＷ３はパルス電流源ＯＮ／ＯＦＦスイッ
チ、Ｃｐはパルス電流源、Ｃｂはバイアス電流源、Ｃ
１，Ｃ２はコンデンサ、Ｒは抵抗、Ａ１は受光増幅器、
ＣＭＰは比較増幅器、Ｖｒは基準電位、−Ｅは電源、Ｓ
ｉｎはデジタル信号入力を示しており、また、Ａ２は高
入力インピーダンス増幅器、ＳＷ４はアナログスイッチ
である。
いて説明する。まず、図１（ａ）は本発明の一実施例を
示すバースト信号伝送用の光出力制御回路（ＡＰＣ）の
回路図、（ｂ）はその動作説明図で、図９に示す従来の
バースト対応ＡＰＣ回路に、アナログスイッチＳＷ４と
高入力インピーダンス増幅器Ａ２を追加したものであ
る。図１において、ＰＤはフォトダイオード、ＬＤはレ
ーザダイオード、ＯＰＴは光、Ｉｐはパルス電流、Ｉｂ
はバイアス電流、ＣＯＮＴは光出力制御信号、ＳＷ１は
電流スイッチ回路、ＳＷ２はバイアス電流源ＯＮ／ＯＦ
Ｆスイッチ、ＳＷ３はパルス電流源ＯＮ／ＯＦＦスイッ
チ、Ｃｐはパルス電流源、Ｃｂはバイアス電流源、Ｃ
１，Ｃ２はコンデンサ、Ｒは抵抗、Ａ１は受光増幅器、
ＣＭＰは比較増幅器、Ｖｒは基準電位、−Ｅは電源、Ｓ
ｉｎはデジタル信号入力を示しており、また、Ａ２は高
入力インピーダンス増幅器、ＳＷ４はアナログスイッチ
である。
【００１３】光出力制御信号ＣＯＮＴにより、バイアス
電流源ＯＮ／ＯＦＦスイッチＳＷ２及びパルス電流源Ｏ
Ｎ／ＯＦＦスイッチＳＷ３がオープン状態になると、バ
イアス電流源Ｃｂ及びパルス電流源Ｃｐが動作し、レー
ザダイオードＬＤはＩｐ＋Ｉｂで駆動され、光出力ＯＰ
Ｔが得られる。レーザダイオードＬＤの光出力の一部は
フォトダイオードＰＤで電気に変換され、受光増幅器Ａ
１で増幅される。レーザダイオードＬＤの光出力ＯＰＴ
に比例する受光増幅器Ａ１の出力は基準電位Ｖｒと比較
増幅器ＣＭＰにより比較され、光出力ＯＰＴが大きくな
ると受光増幅器Ａ１の出力は小さくなりバイアス電流源
Ｃｂの出力電流Ｉｂを小さくし、逆に光出力ＯＰＴが小
さくなると出力電流Ｉｂは多くなり、常に光出力ＯＰＴ
が一定になるように制御される。比較増幅回路ＣＭＰの
出力側の抵抗ＲとコンデンサＣ２はＡＰＣの立上がりの
時定数Ｒ×Ｃ２を与える。
電流源ＯＮ／ＯＦＦスイッチＳＷ２及びパルス電流源Ｏ
Ｎ／ＯＦＦスイッチＳＷ３がオープン状態になると、バ
イアス電流源Ｃｂ及びパルス電流源Ｃｐが動作し、レー
ザダイオードＬＤはＩｐ＋Ｉｂで駆動され、光出力ＯＰ
Ｔが得られる。レーザダイオードＬＤの光出力の一部は
フォトダイオードＰＤで電気に変換され、受光増幅器Ａ
１で増幅される。レーザダイオードＬＤの光出力ＯＰＴ
に比例する受光増幅器Ａ１の出力は基準電位Ｖｒと比較
増幅器ＣＭＰにより比較され、光出力ＯＰＴが大きくな
ると受光増幅器Ａ１の出力は小さくなりバイアス電流源
Ｃｂの出力電流Ｉｂを小さくし、逆に光出力ＯＰＴが小
さくなると出力電流Ｉｂは多くなり、常に光出力ＯＰＴ
が一定になるように制御される。比較増幅回路ＣＭＰの
出力側の抵抗ＲとコンデンサＣ２はＡＰＣの立上がりの
時定数Ｒ×Ｃ２を与える。
【００１４】コンデンサＣ２はＡＰＣ系安定時の制御電
圧を蓄え、光断時にも保持する機能を有する。アナログ
スイッチＳＷ４は、光出力制御信号ＣＯＮＴによりＡＰ
Ｃ系動作時（コンデンサＣ２充電時）にＯＮし、光断時
にＯＦＦ（Ｃ２の放電電流を阻止）する機能を有する。
高入力インピーダンス増幅器Ａ２は、コンデンサＣ２の
電圧を（放電させないように）ハイインピーダンスで受
けて、定電流回路（バイアス電流源）Ｃｂに伝える機能
を有する。
圧を蓄え、光断時にも保持する機能を有する。アナログ
スイッチＳＷ４は、光出力制御信号ＣＯＮＴによりＡＰ
Ｃ系動作時（コンデンサＣ２充電時）にＯＮし、光断時
にＯＦＦ（Ｃ２の放電電流を阻止）する機能を有する。
高入力インピーダンス増幅器Ａ２は、コンデンサＣ２の
電圧を（放電させないように）ハイインピーダンスで受
けて、定電流回路（バイアス電流源）Ｃｂに伝える機能
を有する。
【００１５】高入力インピーダンス増幅器Ａ２の出力側
は抵抗Ｒのみで、時定数を持たないのでＡＰＣ系が安定
した後ではバイアス電流源ＯＮ／ＯＦＦスイッチＳＷ２
がＯＦＦになった瞬間に定電流回路（バイアス電流源）
Ｃｂの出力は所定の出力電流Ｉｂになり、時間遅れ無し
にＡＰＣ系を立ち上げる。なお、高入力インピーダンス
増幅器Ａ２の入力側の時定数Ｒ×Ｃ２は最初の光出力制
御信号ＣＯＮＴによりレーザダイオードＬＤの出力がオ
ーバーパワーにならないように設定する（図１０のに
相当）。
は抵抗Ｒのみで、時定数を持たないのでＡＰＣ系が安定
した後ではバイアス電流源ＯＮ／ＯＦＦスイッチＳＷ２
がＯＦＦになった瞬間に定電流回路（バイアス電流源）
Ｃｂの出力は所定の出力電流Ｉｂになり、時間遅れ無し
にＡＰＣ系を立ち上げる。なお、高入力インピーダンス
増幅器Ａ２の入力側の時定数Ｒ×Ｃ２は最初の光出力制
御信号ＣＯＮＴによりレーザダイオードＬＤの出力がオ
ーバーパワーにならないように設定する（図１０のに
相当）。
【００１６】次に、図２（ａ）は本発明の他の実施例を
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、図１の制御回路から定電流回路（バイアス電流
源）Ｃｂとバイアス電流源ＯＮ／ＯＦＦスイッチＳＷ２
を省き、レーザダイオードＬＤをゼロバイアス（Ｉｂ＝
０）で動作させ、ＡＰＣ系の出力でパルス電流源Ｃｐを
制御してその出力電流Ｉｐにより光出力を一定に保つよ
うにしたものである。それ故、他の構成は図１と同様で
ある。
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、図１の制御回路から定電流回路（バイアス電流
源）Ｃｂとバイアス電流源ＯＮ／ＯＦＦスイッチＳＷ２
を省き、レーザダイオードＬＤをゼロバイアス（Ｉｂ＝
０）で動作させ、ＡＰＣ系の出力でパルス電流源Ｃｐを
制御してその出力電流Ｉｐにより光出力を一定に保つよ
うにしたものである。それ故、他の構成は図１と同様で
ある。
【００１７】図３は、図２のアナログスイッチＳＷ４、
高入力インピーダンス増幅器Ａ２、パルス電流源ＯＮ／
ＯＦＦスイッチＳＷ３とパルス電流源Ｃｐの具体的な回
路図を示している。アナログスイッチＳＷ４は、ダイオ
ードＤ１〜Ｄ４を用いたダイオードブリッジとその平衡
形駆動回路ＳＤＲで構成されている。また、高入力イン
ピーダンス増幅器Ａ２は、オペアンプを用いた電圧フォ
ロア回路により構成されている。さらに、パルス電流源
ＯＮ／ＯＦＦスイッチＳＷ３はインバータＩＮＶとトラ
ンジスタＴＲによるオープンコレクタ回路により構成さ
れている。そして、電流スイッチ回路ＳＷ１はトランジ
スタＴＲ３による定電流源とトランジスタＴＲ１，ＴＲ
２によるエミッタ結合形電流スイッチで構成されてい
る。
高入力インピーダンス増幅器Ａ２、パルス電流源ＯＮ／
ＯＦＦスイッチＳＷ３とパルス電流源Ｃｐの具体的な回
路図を示している。アナログスイッチＳＷ４は、ダイオ
ードＤ１〜Ｄ４を用いたダイオードブリッジとその平衡
形駆動回路ＳＤＲで構成されている。また、高入力イン
ピーダンス増幅器Ａ２は、オペアンプを用いた電圧フォ
ロア回路により構成されている。さらに、パルス電流源
ＯＮ／ＯＦＦスイッチＳＷ３はインバータＩＮＶとトラ
ンジスタＴＲによるオープンコレクタ回路により構成さ
れている。そして、電流スイッチ回路ＳＷ１はトランジ
スタＴＲ３による定電流源とトランジスタＴＲ１，ＴＲ
２によるエミッタ結合形電流スイッチで構成されてい
る。
【００１８】図４（ａ）は本発明のさらに他の実施例を
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、発光間隔が長くなってもＡＰＣ系の安定時の制
御電圧を保持できるように、図２にディジタルメモリ回
路ＤＭＥＭを追加したものである。それ故、他の構成は
図２と同様である。光出力時は図２に示す回路と同様な
動作をし、光出力制御信号ＣＯＮＴがＯＦＦになると制
御回路ＣＮＴはＡ／Ｄコンバータに光出力制御信号ＣＯ
ＮＴがＯＦＦになった瞬間のコンデンサＣ２の電圧をデ
ィジタル信号に変換させ、メモリＭＥＭに記憶させ、メ
モリＭＥＭの出力をＤ／Ａコンバータで元のアナログ電
圧に戻し、その電圧を光出力制御信号ＣＯＮＴがＯＦＦ
の間アナログスイッチＳＷ５の２−３を通してコンデン
サＣ２に供給させる。
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、発光間隔が長くなってもＡＰＣ系の安定時の制
御電圧を保持できるように、図２にディジタルメモリ回
路ＤＭＥＭを追加したものである。それ故、他の構成は
図２と同様である。光出力時は図２に示す回路と同様な
動作をし、光出力制御信号ＣＯＮＴがＯＦＦになると制
御回路ＣＮＴはＡ／Ｄコンバータに光出力制御信号ＣＯ
ＮＴがＯＦＦになった瞬間のコンデンサＣ２の電圧をデ
ィジタル信号に変換させ、メモリＭＥＭに記憶させ、メ
モリＭＥＭの出力をＤ／Ａコンバータで元のアナログ電
圧に戻し、その電圧を光出力制御信号ＣＯＮＴがＯＦＦ
の間アナログスイッチＳＷ５の２−３を通してコンデン
サＣ２に供給させる。
【００１９】図５（ａ）は本発明のさらに他の実施例を
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、図４と同様な動作をする。図４との相違点はデ
ィジタルメモリ回路出力が常時高抵抗Ｒｈを通してコン
デンサＣ２を充電していることであり、他の構成は図４
と同様である。
示すバースト対応ＡＰＣの回路図、（ｂ）はその動作説
明図で、図４と同様な動作をする。図４との相違点はデ
ィジタルメモリ回路出力が常時高抵抗Ｒｈを通してコン
デンサＣ２を充電していることであり、他の構成は図４
と同様である。
【００２０】図６は本発明のさらに他の実施例を示すバ
ースト対応ＡＰＣの回路図であって、最初の光出力制御
信号ＣＯＮＴがＯＮになった時から時間遅れ無しにＡＰ
Ｃ系を立ち上げるようにしたもので、外部から供給され
る光出力制御信号ＣＯＮＴが無い場合にも内部でＡＰＣ
系を動作させるようにしており、その間光出力ＯＰＴを
光スイッチＯＳＷで断にするようにしている。そして、
図７はこの回路におけるアナログスイッチＳＷ４，スイ
ッチＳＷ３，光スイッチＯＳＷのＯＮ／ＯＦＦ動作を示
す表である。
ースト対応ＡＰＣの回路図であって、最初の光出力制御
信号ＣＯＮＴがＯＮになった時から時間遅れ無しにＡＰ
Ｃ系を立ち上げるようにしたもので、外部から供給され
る光出力制御信号ＣＯＮＴが無い場合にも内部でＡＰＣ
系を動作させるようにしており、その間光出力ＯＰＴを
光スイッチＯＳＷで断にするようにしている。そして、
図７はこの回路におけるアナログスイッチＳＷ４，スイ
ッチＳＷ３，光スイッチＯＳＷのＯＮ／ＯＦＦ動作を示
す表である。
【００２１】ＡＰＣ系制御回路ＡＰＣＣＮＴの機能とし
ては、電源投入時にＡＰＣ系の記憶電圧を安定させるよ
うにしたり、一定時間毎に、ＡＰＣ系の記憶電圧を安定
させるようにしたり、外部光出力制御信号ＣＯＮＴがあ
った場合には外部光出力制御信号ＣＯＮＴが優先し、外
部光出力制御信号ＣＯＮＴに従ってＡＰＣ系が動作し、
光スイッチＯＳＷもＯＮになるようにすることができ
る。
ては、電源投入時にＡＰＣ系の記憶電圧を安定させるよ
うにしたり、一定時間毎に、ＡＰＣ系の記憶電圧を安定
させるようにしたり、外部光出力制御信号ＣＯＮＴがあ
った場合には外部光出力制御信号ＣＯＮＴが優先し、外
部光出力制御信号ＣＯＮＴに従ってＡＰＣ系が動作し、
光スイッチＯＳＷもＯＮになるようにすることができ
る。
【００２２】本実施例はアナログ電圧記憶回路を用いた
場合であるが、図４、図５に示したようなディジタル電
圧記憶回路を用いた場合には電源投入時にＡＰＣ系の記
憶電圧を安定させるようにするだけでよい。
場合であるが、図４、図５に示したようなディジタル電
圧記憶回路を用いた場合には電源投入時にＡＰＣ系の記
憶電圧を安定させるようにするだけでよい。
【００２３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、 (1) ＡＰＣ系安定時の制御電圧を光断時にも保持し、光
出力時にはその保持した電圧を用いて時間遅れなくＡＰ
Ｃ系を立ち上げることができる。従って、本発明によれ
ば、以下のような効果も期待出来る。 (2) 光出力の立上がりが速くなる。これによって、高速
データ伝送が可能になると共に、多数の局を有する高速
ポーリング・システムにも適用可能になる。 (3) レーザダイオードに異常パワーがかかるおそれが無
くなる。
れば、 (1) ＡＰＣ系安定時の制御電圧を光断時にも保持し、光
出力時にはその保持した電圧を用いて時間遅れなくＡＰ
Ｃ系を立ち上げることができる。従って、本発明によれ
ば、以下のような効果も期待出来る。 (2) 光出力の立上がりが速くなる。これによって、高速
データ伝送が可能になると共に、多数の局を有する高速
ポーリング・システムにも適用可能になる。 (3) レーザダイオードに異常パワーがかかるおそれが無
くなる。
【図１】（ａ）は本発明の一実施例を示すバースト対応
ＡＰＣの回路図、（ｂ）はその動作説明図である。
ＡＰＣの回路図、（ｂ）はその動作説明図である。
【図２】（ａ）は本発明の他の実施例を示すバースト対
応ＡＰＣの回路図、（ｂ）はその動作説明図である。
応ＡＰＣの回路図、（ｂ）はその動作説明図である。
【図３】図２のアナログスイッチＳＷ４、高入力インピ
ーダンス増幅器Ａ２、パルス電流源ＯＮ／ＯＦＦスイッ
チＳＷ３とパルス電流源Ｃｐの具体的な回路図である。
ーダンス増幅器Ａ２、パルス電流源ＯＮ／ＯＦＦスイッ
チＳＷ３とパルス電流源Ｃｐの具体的な回路図である。
【図４】（ａ）は本発明のさらに他の実施例を示すバー
スト対応ＡＰＣの回路図、（ｂ）はその動作説明図であ
る。
スト対応ＡＰＣの回路図、（ｂ）はその動作説明図であ
る。
【図５】（ａ）は本発明のさらに他の実施例を示すバー
スト対応ＡＰＣの回路図、（ｂ）はその動作説明図であ
る。
スト対応ＡＰＣの回路図、（ｂ）はその動作説明図であ
る。
【図６】本発明のさらに他の実施例を示すバースト対応
ＡＰＣの回路図である。
ＡＰＣの回路図である。
【図７】図６の回路におけるアナログスイッチＳＷ４，
パルス電流源ＯＮ／ＯＦＦスイッチＳＷ３，光スイッチ
ＯＳＷのＯＮ／ＯＦＦ動作を示す表である。
パルス電流源ＯＮ／ＯＦＦスイッチＳＷ３，光スイッチ
ＯＳＷのＯＮ／ＯＦＦ動作を示す表である。
【図８】従来の連続信号用の光出力制御回路図である。
【図９】（ａ）は従来のバースト対応ＡＰＣの回路図、
（ｂ）はその動作説明図である。
（ｂ）はその動作説明図である。
【図１０】図９に示す光出力制御信号に対応する光出力
の波形図である。
の波形図である。
ＰＤ フォトダイオード ＬＤ レーザダイオード ＯＰＴ 光 Ｉｐ パルス電流 Ｉｂ バイアス電流 ＣＯＮＴ 光出力制御信号 ＳＷ１ 電流スイッチ回路 ＳＷ２ バイアス電流源ＯＮ／ＯＦＦスイッチ ＳＷ３ パルス電流源ＯＮ／ＯＦＦスイッチ Ｃｐ パルス電流源 Ｃｂ バイアス電流源 Ｃ１，Ｃ２ コンデンサ Ｒ 抵抗 Ａ１ 受光増幅器 ＣＭＰ 比較増幅器 Ｖｒ 基準電位 −Ｅ 電源 Ｓｉｎ デジタル信号入力 Ａ２ 高入力インピーダンス増幅器 ＳＷ４ アナログスイッチ Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード ＳＤＲ ダイオードブリッジ駆動回路 ＩＮＶ インバータ ＴＲ，ＴＲ１，ＴＲ２，ＴＲ３ トランジスタ Ａｉｎ アナログ入力 Ａｏｕｔ アナログ出力 ＳＷ５ アナログスイッチ ＤＭＥＭ ディジタルメモリ回路 Ａ／Ｄ Ａ／Ｄコンバータ ＭＥＭ メモリ Ｄ／Ａ Ｄ／Ａコンバータ ＣＮＴ 制御回路 ＯＳＷ 光スイッチ ＡＰＣＣＮＴ ＡＰＣ制御回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/02 ３０３ Ａ 9199−5Ｋ
Claims (11)
- 【請求項１】 バースト信号伝送用の光出力制御回路
（ＡＰＣ）において、ＡＰＣループ内にＡＰＣ系安定時
の電圧を記憶する手段と光信号の立上がり時にその信号
を読み出す手段とを設けたことを特徴とするバースト信
号伝送用高速光出力制御回路。 - 【請求項２】 前記ＡＰＣ系安定時の電圧を記憶する手
段と光信号の立上がり時にその信号を読み出す手段とし
て、ＡＰＣループを切断するアナログスイッチとアナロ
グスイッチの出力側にアナログ電圧記憶回路を設け、か
つその出力を高インピーダンスで受ける高入力インピー
ダンス増幅器を設けたことを特徴とする請求項１記載の
バースト信号伝送用高速光出力制御回路。 - 【請求項３】 前記アナログ電圧記憶回路として、コン
デンサを用いたことを特徴とする請求項２記載のバース
ト信号伝送用高速光出力制御回路。 - 【請求項４】 前記アナログスイッチを、ダイオードブ
リッジと平衡形駆動回路で構成したことを特徴とする請
求項２記載のバースト信号伝送用高速光出力制御回路。 - 【請求項５】 前記高入力インピーダンス増幅器を、オ
ペアンプを用いた電圧フォロア回路で構成したことを特
徴とする請求項２記載のバースト信号伝送用高速光出力
制御回路。 - 【請求項６】 バースト信号伝送用の光出力制御回路
（ＡＰＣ）において、ＡＰＣループ内にＡＰＣ系安定時
の電圧を記憶する手段と光信号の立上がり時にその信号
を読み出す手段とを設け、これらの記憶手段及び読み出
し手段として、ディジタル電圧記憶回路を用いたことを
特徴とするバースト信号伝送用高速光出力制御回路。 - 【請求項７】 前記ディジタル電圧記憶回路として、Ａ
／Ｄコンバータ、ディジタルメモリ、Ｄ／Ａコンバータ
を用いたことを特徴とする請求項６記載のバースト信号
伝送用高速光出力制御回路。 - 【請求項８】 バースト信号伝送用の光出力制御回路
（ＡＰＣ）において、ＡＰＣループ内にＡＰＣ系安定時
の電圧を記憶する手段と光信号の立上がり時にその信号
を読み出す手段とを設け、かつ光出力部にＡＰＣ制御回
路により制御される光スイッチを設けたことを特徴とす
るバースト信号伝送用高速光出力制御回路。 - 【請求項９】 電源投入時に光スイッチをＯＦＦとし、
ＡＰＣ系の記憶電圧を安定させるようにしたことを特徴
とする請求項８記載のバースト信号伝送用高速光出力制
御回路。 - 【請求項１０】 一定時間ごとに、ＡＰＣ系の記憶電圧
を安定させるようにしたことを特徴とする請求項８記載
のバースト信号伝送用高速光出力制御回路。 - 【請求項１１】 外部光出力制御信号があった場合には
外部光出力制御信号が優先し、その外部光出力制御信号
に従ってＡＰＣ系が動作し、光スイッチもＯＮになるよ
うにしたことを特徴とする請求項１０記載のバースト信
号伝送用高速光出力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6037617A JPH07226717A (ja) | 1994-02-10 | 1994-02-10 | バースト信号伝送用高速光出力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6037617A JPH07226717A (ja) | 1994-02-10 | 1994-02-10 | バースト信号伝送用高速光出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07226717A true JPH07226717A (ja) | 1995-08-22 |
Family
ID=12502590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6037617A Pending JPH07226717A (ja) | 1994-02-10 | 1994-02-10 | バースト信号伝送用高速光出力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07226717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199218A (ja) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | レーザー出力自動制御回路 |
| WO2014038239A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | 光通信モジュール、宅側装置および発光素子の制御方法 |
-
1994
- 1994-02-10 JP JP6037617A patent/JPH07226717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010199218A (ja) * | 2009-02-24 | 2010-09-09 | Nippon Telegr & Teleph Corp <Ntt> | レーザー出力自動制御回路 |
| WO2014038239A1 (ja) * | 2012-09-06 | 2014-03-13 | 住友電気工業株式会社 | 光通信モジュール、宅側装置および発光素子の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0756362B1 (en) | Voltage controlled laser diode drive circuit | |
| EP1039666B1 (en) | Burst mode optical transmitter circuit | |
| US5646763A (en) | Optical transmitter and laser diode module for use in the optical transmitter | |
| GB2187056A (en) | Light emitter bias stabilization for burst mode optic communication system | |
| US6097746A (en) | Laser diode protecting circuit | |
| US5812295A (en) | Optical subscriber transmission system and subscriber unit used in such | |
| US5107362A (en) | Optical transmission apparatus | |
| JPH07226717A (ja) | バースト信号伝送用高速光出力制御回路 | |
| JPH07288504A (ja) | 初期値設定形光出力制御回路 | |
| JPH09266353A (ja) | ディジタル光パワー制御回路 | |
| JPS5957554A (ja) | 電話機通話回路 | |
| WO2000025458A1 (fr) | Dispositif d'emission optique | |
| JPS6243190A (ja) | 高速ａｐｃ回路 | |
| JPH10276138A (ja) | 光送信器 | |
| JP3647966B2 (ja) | 光強度制御装置 | |
| JPH07154016A (ja) | 高速ａｐｃ回路 | |
| JPH01122182A (ja) | レーザダイオード制御方法 | |
| JPH10190118A (ja) | 発光素子駆動回路 | |
| JPH0583106A (ja) | ホトトランジスタ受光回路 | |
| JPH077929B2 (ja) | 光送信装置 | |
| JPH05129689A (ja) | 発光源オン／オフ回路 | |
| JPS6116044A (ja) | 半導体レ−ザ−駆動回路 | |
| JPH09331410A (ja) | 給電回路 | |
| JPH05152864A (ja) | 光受信器 | |
| JPH0348536A (ja) | 自動出力制御回路 |