JP5226376B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP5226376B2
JP5226376B2 JP2008114444A JP2008114444A JP5226376B2 JP 5226376 B2 JP5226376 B2 JP 5226376B2 JP 2008114444 A JP2008114444 A JP 2008114444A JP 2008114444 A JP2008114444 A JP 2008114444A JP 5226376 B2 JP5226376 B2 JP 5226376B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
oscillation
switching
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008114444A
Other languages
English (en)
Other versions
JP2009268246A (ja
Inventor
博之 西野
英二 塩濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008114444A priority Critical patent/JP5226376B2/ja
Publication of JP2009268246A publication Critical patent/JP2009268246A/ja
Application granted granted Critical
Publication of JP5226376B2 publication Critical patent/JP5226376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、入力電源側と絶縁された直流安定化電圧・電流を出力するスイッチング電源装置に関し、特にスイッチング素子の損失低減、および小型・低コスト化を図るとともに、安定した起動性を有するスイッチング電源装置に関する。
従来、上述のような小型高効率のスイッチング電源として、複合共振型の直列コンバータ回路が知られ、特許文献1など多くの公知技術が示されている。図7にその従来技術による主回路構成を、図8に主な部位の波形を示す。
このスイッチング電源装置では、直流入力電源Eの両端子間に、スイッチング素子Q1とQ2(以下、パワーMOSFETで記述)との直列回路が接続されるとともに、コンデンサC0が接続される。そして、前記パワーMOSFETQ1,Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスTの1次巻線L11と共振コンデンサC1との直列共振回路を形成し、前記パワーMOSFETQ1またはQ2の何れかと並列にコンデンサC2が接続される(図7では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFETQ2に並列に接続した例を示している)。また、パワーMOSFETQ1,Q2には、それぞれ逆並列にダイオードD1,D2が接続される(パワーMOSFETQ1,Q2のボデイダイオードで兼用される場合が多い)。
さらに前記出力トランスTの出力巻線に中間タップを設けて2分割(L21,L22)し、それらの出力を整流するダイオードD3,D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。前記のパワーMOSFETQ1,Q2は、ブロックで示した制御部1によって、複合共振条件を加味して予め設定された周波数で交互にON/OFFされる。したがって、制御部1には、高周波発振機能、2つのパワーMOSFETQ1,Q2を交互に駆動する機能、および2つのパワーMOSFETQ1,Q2を共にOFFするデットタイム期間を設定する機能、必要に応じて入出力電圧や電流、電力を制御する為のフィードフォワードやフィードバック制御機能ならびに出力可変機能などが備えられる。
図8を参照して、Vg1,Vg2は制御部1によって予め設定されたパワーMOSFETQ1,Q2の駆動信号を示す。交互にON/OFFさせるとともに、両方共にOFFするデットタイム期間が設定されている。VQ1,IQ1およびVQ2,IQ2は、パワーMOSFETQ1,Q2のドレイン−ソース間電圧およびドレイン電流を示す。駆動信号Vg1がHighの時、パワーMOSFETQ1にはドレイン電流IQ1が流れ、Lowの時は略直流入力電源Eに等しい電圧VQ1が印加される(パワーMOSFETQ2の場合も同様)。なお、デットタイム期間においては、コンデンサC2とインダクタLおよび出力トランスTの励磁インダクタンスとによる効果から、ドレイン−ソース間電圧VQ1,VQ2は任意の傾斜を持った立上がり、立下り波形となる。また、ドレイン電流IQ1,IQ2は、略インダクタLと共振コンデンサC1とで設定される直列共振電流波形となり、これらの合成電流がインダクタLと出力トランスTの1次巻線L11と共振コンデンサC1との直列共振回路の電流となる。VC1は共振コンデンサC1の電圧波形を表しており、前記の直列共振回路の電流より位相の遅れた波形となる。ID3,ID4は出力整流のダイオードD3,D4の電流波形を示すもので、前記のパワーMOSFETQ1,Q2の駆動周波数と、インダクタLおよび共振コンデンサC1の直列共振周波数との関係を、「共振周波数>駆動周波数」の条件を満足させることによって、ダイオードD3,D4の一方の電流が流れ終わった後に他方の電流が流れ始めるように設定が可能で、両方のダイオード電流が流れない期間は出力側へ電力が伝達されない。すなわち、前記ダイオードD3,D4に電流が流れない期間では、出力トランスTの2次側は無負荷と考えられ、1次側の直列共振回路にトランスTの1次側励磁インダクタンスLが直列に挿入されて直列共振条件が切り替わる結果、ドレイン電流IQ1およびIQ2の波形にも変曲点が見られる。
このような複合共振型直列コンバータでは、ZVS(ゼロ電圧スイッチング)、すなわちスイッチング素子Q1,Q2の印加電圧が低下した後に電流が流れ始めるような条件設定が可能とされ、スイッチング損失が極めて少ないこと、および2次側整流ダイオードD3,D4のリカバリ損失を回避できることから、高効率で高周波化が可能となる。また、スイッチング時の電圧・電流波形が安定しているとともに、2次側整流ダイオードD3,D4のリンギングも抑制できることから、雑音面でも優れている。
上述の従来技術は、このような数々の特徴を有しながらも、周波数を予め発振器で設定し、2つのスイッチング素子Q1,Q2を駆動する所謂他励式のスイッチング電源装置であり、その場合、高電位側のスイッチング素子Q1へのレベルシフタが必要で、その周波数追従性や損失の観点から、トランスTの小型化を図るにあたっての高周波化に対する技術課題を有し(現状のレベルシフタでは500kHz程度が限界)、またコスト面での課題などから、たとえば特許文献2〜4で示すような自励式の検討もなされている。
図9は、同様にパワーMOSFETQ1,Q2を用いた電圧帰還型の自励他励式複合共振直列コンバータの一例を示す図である。注目すべきは、トランスT1には帰還巻線L13,L12が設けられ、その帰還巻線L13,L12が前記パワーMOSFETQ1,Q2のゲート端子へ、各々ゲート抵抗R1,R2を介して正帰還が得られる方向に接続されることによって、自励発振動作が継続されるようになっていることである。
そして、弛張発振による起動回路IGNが付加されている。前記起動回路IGNは、直流入力電源Eの両端子間に、抵抗R3とコンデンサC5との直列回路を構成し、これらの接続点をサイダックQ3を介してパワーMOSFETQ2のゲート端子に接続して成る。これによって、前記サイダックQ3は、コンデンサC5の電位がブレークダウン電圧に達するとONし、コンデンサC5の電荷がサイダックQ3、ゲート抵抗R2、帰還巻線L12を介して放電し、この時ゲート抵抗R2に生じる電圧降下が、パワーMOSFETQ2のゲート端子のスレシホールド電圧Vth以上になると該パワーMOSFETQ2が一瞬ONし、抵抗R4を介して予め充電されている共振コンデンサC1の電荷がトランスT1の1次巻線L11およびチョークコイル(インダクタ)Lを介して放電する。これによる共振コンデンサC1の放電電流の振動によって、帰還巻線L13にパワーMOSFETQ1のゲートスレシホールド電圧Vth以上の帰還電圧がえられ、正帰還作用によって発振を開始する。なお、この起動回路IGNにおいて、上述のように起動にあたって共振コンデンサC1を充電するために、ハイ側のパワーMOSFETQ1をバイパスする抵抗R4および前記抵抗R3から電流を引込むダイオードD5が設けられている。このような起動動作を確実に行うには幾つかの条件が存在し、これらを満足させることが必要条件となる。
特許第2734296号公報 特許第3371595号公報 特開2002−262568号公報 特開2006−129548号公報
図10には、起動時における各部の波形を示す。図10(a)は、複合共振回路を構成する共振コンデンサC1の電位Vc1を示し、電源が投入されると、抵抗R4と該共振コンデンサC1との時定数で直流入力電源電圧Eまで充電される。図10(b)は、起動回路IGNを構成するコンデンサC5の電位Vc5を示しており、電源が投入されると、抵抗R3と該コンデンサC5との時定数で充電される。その充電中に、前記電位Vc5がサイダックQ3のブレークダウン電圧VBOに達すると、該サイダックQ3がONしてコンデンサC5の電荷が放電するので、コンデンサC5の電位Vc5は急速に低下する。この場合の放電電流値が、サイダックQ3の保持電流(谷電流)以下になるとサイダックQ3はOFFし、その時点から再び抵抗R3による充電が始まり、コンバータが起動するまでこの動作が繰り返される(前記サイダックQ3が保持電流以下でOFFとなる電圧をVoffで表した)。
再び図10(a)を参照して、通常、共振コンデンサC1の容量値はコンバータの動作周波数が高い程小さく、また起動用のコンデンサC5の容量値に比べて充分小さく設定される。したがって、サイダックQ3がONしてパワーMOSFETQ2に起動パルスが与えられる度に殆ど放電し、起動に至らなかった場合は抵抗R4を介した充電と起動パルス毎の放電とが繰返されることになる。なお、図10(c)には、そのパワーMOSFETQ2のゲート電圧Vg2を示す。このような動作を前提にして、円滑な起動の条件を明らかにする。
先ず、前記起動用のコンデンサC5の充電電圧Vc5は、下式の通りである。
Vc5=E×(1−e−(t/C5×R3)) ・・・(1)
そして、上記充電電圧Vc5がサイダックQ3のブレークダウン電圧VBOに達するとサイダックQ3がONしてパワーMOSFETQ2のゲートに起動パルスを与える。そこで、サイダックQ3の動作抵抗をRQ3とすると、電源投入からの時間t1および起動パルス電圧Vg2は下式で与えられる。
t1=−C5×R3×ln(1−VBO/E) ・・・(2)
Vg2=VBO×R2/(R2+RQ3) ・・・(3)
また、サイダックQ3のオフ電圧をVOFFとすると、サイダックQ3がONしたときの起動用のコンデンサC5の放電電圧Vc5’および起動パルスの幅t2は次のように算出できる。
Vc5’=VBO×e−t/(C5×(R2+RQ3)) ・・・(4)
t2=−C5×(R2+RQ3)×ln(VOFF/VBO) ・・・(5)
さらにまた、サイダックQ3がOFFした後の起動用のコンデンサC5の再充電電圧Vc5''は下式で与えられ、サイダックQ3のブレークダウン電圧VBOに達する迄の時間t3が算出できる。
Vc5''=VOFF+(E−VOFF)×(1−e−(t/C5×R3))・・・(6)
t3=−C5×R3×ln(1−(VBO−VOFF)/(E−VOFF))・・(7)
一方、共振用共振コンデンサC1の充電電圧Vc1および充電時定数τは、下式で与えられる。
Vc1=E×(1−e−(t/C1×R4)) ・・・(8)
τ=C1×R4 ・・・(9)
以上から、円滑な起動のためには下記の条件が必要である。
(1)共振コンデンサC1の充電時定数τ<t3<t1
(2)起動パルス電圧Vg2>Vth
(3)起動パルスの幅t2≦π×√(L×C1)
こうして、起動パルスの幅t2をインダクタンスLと共振コンデンサC1の直列共振周期の1/2以下に設定することによって、起動に適した振動電流を得ることができる。これらの条件を満足するために、起動回路IGNおよび共振回路を構成する各部品定数の選定が必要となるが、サイダックQ3など主要部品の温度影響も含めた主要部品の特性ばらつきや電源電圧変動を考慮した場合、必ずしも容易なことではない。
本発明の目的は、電圧帰還型の自励式複合共振直列コンバータにおいて、簡単な構成で適切な起動条件を容易に設定でき、他励式に比べて大幅な回路の簡素化、低コスト化を実現することができるスイッチング電源装置を提供することである。
本発明のスイッチング電源装置は、直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、共振コンデンサおよび出力トランスの1次巻線から成る直列共振回路が接続され、前記第1および第2のスイッチング素子のスイッチングにより得られた出力トランスの2次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、前記出力トランスの第1および第2の補助巻線に誘起された電圧を前記第1および第2のスイッチング素子の制御端子に与えることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、制御電源と、前記制御電源によって付勢される発振回路と、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が、対応するスイッチング素子をスイッチングさせることができる所定のレベルに達しているか否かを判定する発振検出回路と、前記発振検出回路の判定結果に応答し、前記所定のレベルに達していない期間は前記発振回路の発振信号を起動信号として前記対応するスイッチング素子に与え、前記所定のレベルに達すると前記発振回路の発振信号が対応するスイッチング素子に与えられないようにブロックする論理回路とを備えて構成される起動回路を含むことを特徴とする。
上記の構成によれば、第1および第2の補助巻線の誘起電圧を、それぞれゲート抵抗を介して前記第1および第2のスイッチング素子の制御端子に与えることで、それらのスイッチング素子をON/OFF駆動してスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、起動回路を設ける。そして、その起動回路を、制御電源と、前記制御電源によって付勢される発振回路と、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が、当該第1および第2の補助巻線が対応するスイッチング素子をスイッチングさせることができる所定のレベルに達しているか否かを判定する発振検出回路と、前記発振検出回路の判定結果に応答し、前記所定のレベルに達していない期間は前記発振回路の発振信号を起動信号として前記対応するスイッチング素子に与え、前記所定のレベルに達すると前記発振回路の発振信号が対応するスイッチング素子に与えられないようにブロックする論理回路とを備えて構成する。
したがって、第1および第2の補助巻線に充分な誘起電圧が得られない起動時は、発振回路の発振信号を起動信号として対応するスイッチング素子のゲートに与え、ON駆動するので、低損失・低雑音で、さらに他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる電圧帰還型の自励式複合共振直列コンバータにおいて、前記発振回路の設定によって適切な起動条件を容易に設定でき、起動性を改善することができる。
また、本発明のスイッチング電源装置では、前記発振回路は、弛張発振回路から成ることを特徴とする。
上記の構成によれば、前記発振回路として、抵抗を介するコンデンサまたはインダクタの充放電によって鋸波や矩形波を発生する弛張発振回路を用いることで、前記抵抗の設定などで、適切な起動条件の設定を容易に行うことができる。
さらにまた、本発明のスイッチング電源装置では、前記発振検出回路は、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が前記所定のレベルに達すると、前記弛張発振回路の動作を停止させることを特徴とする。
上記の構成によれば、定常の自励発振時には前記弛張発振回路の動作を停止させるので、省電力化を図ることができる。
また、本発明のスイッチング電源装置では、前記弛張発振回路の出力のパルス幅は、前記直列共振回路の共振周期の1/2以下であり、かつパルス周期は前記共振コンデンサが起動に先立って充電される時定数以上であることを特徴とする。
上記の構成によれば、弛張発振回路からスイッチング素子の制御端子に起動パルスを与えるにあたって、その起動パルスはタイミングが重要で、しかも共振コンデンサに充分な電荷が貯まっていないとその起動パルスによる補助巻線の誘起電圧で他方のスイッチング素子をONさせることができないので、上記のように選ぶことで、確実な起動を行わせることができる。
さらにまた、本発明のスイッチング電源装置では、前記第1および第2の補助巻線からの帰還電圧がない場合は、該第1および第2の補助巻線から対応する第1および第2のスイッチング素子の制御端子に至る回路を開放または高インピーダンスとし、該第1および第2の補助巻線からの帰還電圧が発生した後に前記回路を導通または低インピーダンスにする起動補助手段を備えることを特徴とする。
上記の構成によれば、起動補助手段が、起動時に前記起動信号が第1および第2の補助巻線側に供給されてしまうことを抑えることができ、前記起動信号を作成する発振回路の消費電力を抑えることができる。
好ましくは、前記起動補助手段は、第1および第2の補助巻線から対応する第1および第2のスイッチング素子の制御端子に至る回路に直列に、当該方向が順方向となるように挿入されるダイオードと、該ダイオードと並列に設けられ、該ダイオードの逆バイアス時にONするスイッチとを備えて構成されることを特徴とする。
本発明のスイッチング電源装置は、以上のように、第1および第2の補助巻線の誘起電圧を、それぞれゲート抵抗を介して前記第1および第2のスイッチング素子の制御端子に与えることで、それらのスイッチング素子をON/OFF駆動してスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、起動回路を設け、その起動回路を、制御電源と、前記制御電源によって付勢される発振回路と、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が、当該第1および第2の補助巻線が対応するスイッチング素子をスイッチングさせることができる所定のレベルに達しているか否かを判定する発振検出回路と、前記発振検出回路の判定結果に応答し、前記所定のレベルに達していない期間は前記発振回路の発振信号を起動信号として前記対応するスイッチング素子に与え、前記所定のレベルに達すると前記発振回路の発振信号が対応するスイッチング素子に与えられないようにブロックする論理回路とを備えて構成する。
それゆえ、第1および第2の補助巻線に充分な誘起電圧が得られない起動時は、発振回路の発振信号を起動信号として対応するスイッチング素子のゲートに与え、ON駆動するので、低損失・低雑音で、さらに他励式に比べて大幅な回路の簡素化、低コスト化を実現することができる電圧帰還型の自励式複合共振直列コンバータにおいて、前記発振回路の設定によって適切な起動条件を容易に設定でき、起動性を改善することができる。
また、本発明のスイッチング電源装置は、以上のように、前記発振回路として、抵抗を介するコンデンサまたはインダクタの充放電によって鋸波や矩形波を発生する弛張発振回路を用いる。
それゆえ、前記抵抗の設定などで、適切な起動条件の設定を容易に行うことができる。
さらにまた、本発明のスイッチング電源装置は、以上のように、前記発振検出回路が、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が前記所定のレベルに達すると、前記弛張発振回路の動作を停止させる。
それゆえ、定常の自励発振時には前記弛張発振回路の動作を停止させるので、省電力化を図ることができる。
また、本発明のスイッチング電源装置は、以上のように、前記弛張発振回路の出力のパルス幅を前記直列共振回路の共振周期の1/2以下とし、かつパルス周期を共振コンデンサが起動に先立って充電される時定数以上とする。
それゆえ、確実な起動を行わせることができる。
さらにまた、本発明のスイッチング電源装置は、以上のように、前記第1および第2の補助巻線からの帰還電圧がない場合は、該第1および第2の補助巻線から対応する第1および第2のスイッチング素子の制御端子に至る回路を開放または高インピーダンスとし、該第1および第2の補助巻線からの帰還電圧が発生した後に前記回路を導通または低インピーダンスにする起動補助手段を設ける。
それゆえ、起動時に前記起動信号が第1および第2の補助巻線側に供給されてしまうことを抑えることができ、前記起動信号を作成する発振回路の消費電力を抑えることができる。
図1は、本発明の実施の一形態に係る電圧帰還型の自励式複合共振直列コンバータであるスイッチング電源装置のブロック図である。このスイッチング電源装置は、スイッチング素子Q1,Q2の損失低減、および小型・低コスト化を図り、さらに動作の高周波化を可能とするものである。直流入力電源Eの両端子間に、スイッチング素子Q1とQ2(以下、パワーMOSFETで記述)との直列回路に、電源平滑用のコンデンサC0が接続されるとともに、起動にあたって前記パワーMOSFETQ1をバイパスして共振コンデンサC1を充電する抵抗R4が接続される。そして、前記パワーMOSFETQ1,Q2の接続点と前記直流入力電源Eの一端との間に、インダクタLと出力トランスT1の1次巻線L11と前記共振コンデンサC1との直列共振回路を形成し、前記パワーMOSFETQ1,Q2の何れかと並列にコンデンサC2が接続される(図1では、直流入力電源Eの一端は低圧側に、コンデンサC2はパワーMOSFETQ2に並列に接続した例を示している)。また、パワーMOSFETQ1,Q2には、それぞれ逆並列にダイオードが接続される(この図1では、パワーMOSFETQ1,Q2のボデイダイオードで兼用し、省略している)。
さらに前記出力トランスT1の出力巻線に中間タップを設けて2分割(L21,L22)し、それらの出力を整流するダイオードD3,D4で全波整流回路を形成し、前記中間タップとの間に平滑コンデンサC3および直流負荷Loadが接続される。また、前記出力トランスT1に第1の補助巻線L12を設け、1次の主巻線L11と逆極性側をゲート抵抗R2を介してパワーMOSFETQ2のゲートに接続し、該補助巻線L12に生じる電圧でパワーMOSFETQ2を自励駆動できるように構成する。高圧側のパワーMOSFETQ1のゲート駆動回路についても同様に、出力トランスT1に第2の補助巻線L13を設け、1次の主巻線L11と同一極性側をゲート抵抗R1を介して前記パワーMOSFETQ1のゲートに接続し、該補助巻線L13に生じる電圧でパワーMOSFETQ1を自励駆動できるように構成する。こうして、2つの補助巻線L13,L12からの帰還電圧によって、パワーMOSFETQ1,Q2が交互にON/OFFして自励発振を継続する点は、電圧帰還型の自励式複合共振直列コンバータである前記図9で示すスイッチング電源装置と同様である。
注目すべきは、本実施の形態では、パワーMOSFETQ2のゲート−ソース間に、起動回路11が設けられることである。この起動回路11は、大略的に、起動用の内部電源Vcc、弛張発振回路12、発振検出回路13、論理ゲート回路14および出力回路15を備えて構成される。そして、弛張発振回路12から論理ゲート回路14を介して、起動パルスをパワーMOSFETQ2のゲートに与え、発振検出回路13で定常発振が検出されると、前記論理ゲート回路14が起動パルスの出力をブロックし、前記補助巻線L12に生じる帰還電圧で発振を継続させるようになっている。前記出力回路15はパワーアンプまたはバッファ回路から成り、その出力はダイオードD11を介して前記パワーMOSFETQ2のゲートに与えられる。
図2は、前記起動回路11の具体的な一構成例である起動回路111のブロック図である。前記弛張発振回路12は、National Semiconductor社製のLMC555などで実現されるタイマー用IC121から成る無安定マルチバイブレータであり、前記内部電源Vccに接続された抵抗R11,R12および共振コンデンサC11による直列回路の各接続点の電圧から、周波数およびONデューティを、容易かつ詳細に設定可能となっている。このIC121の出力を論理ゲート回路(NOT)16で反転し、2入力の論理ゲート回路(AND)14へ入力するとともに、前記論理ゲート回路14のもう一方の入力には、帰還巻線L12の一端からの帰還電圧を、発振検出回路13の抵抗R13、ダイオードD12およびコンデンサC12で構成した積分回路で積分した出力の反転信号を入力する。積分用のコンデンサC12には、放電用の抵抗R14が並列に接続されている。これらの抵抗R13,R14、ダイオードD12およびコンデンサC12は、前記発振検出回路13の一構成例である発振検出回路131を構成する。前記論理ゲート回路14の出力は、出力回路15からダイオードD11を介して、パワーMOSFETQ2のゲートに供給される。
図3は、上述のように構成される起動回路111の動作波形を示す図である。(a)〜(e)は、図2の各部a〜eにそれぞれ対応している。(a)はタイマー用IC121の出力信号を示し、(b)で示すその反転信号が、論理ゲート回路14の一方の入力に与えられる。起動するまでは、パワーMOSFETQ1,Q2はスイッチングをしておらず、したがって、(c)で示す帰還巻線L12からの帰還電圧は無く、(d)で示す発振検出回路131からの出力もローレベルのままであり、論理ゲート回路14の他方の入力はハイレベルとなっている。したがって、(e)で示す出力回路15からの出力は、前記(b)で示すタイマー用IC121の出力信号の反転信号がそのまま出力されることになる。
これに対して、前記のタイマー用IC121からの起動パルスによって自励発振を開始すると、帰還巻線L12から(c)に示す帰還電圧が得られ、積分回路を構成するコンデンサC12には(d)に示す直流電位が発生するので、発振検出回路131の出力はハイレベルとなる。この結果、論理ゲート回路14が他方の入力でブロックされて、前記起動パルスが起動と同時に消滅して、以降、前記帰還電圧による自励発振に切り替わる。
図3では、弛張発振回路であるタイマー用IC121の出力のパルス幅が、前記直列共振回路の共振周期の1/2以下であり、かつパルス周期は共振コンデンサC1が起動に先立って充電される時定数以上に選ばれている。ここで、前記パワーMOSFETQ2のゲートに起動パルスを与えるにあたって、その起動パルスはタイミングが重要で、しかも共振コンデンサC1に充分な電荷が貯まっていないとその起動パルスによる補助巻線L13の誘起電圧で他方のパワーMOSFETQ1をONさせることができないので、上記のように選ぶことで、確実な起動を行わせることができる。
このように構成することで、起動後は起動回路(タイマー用IC121)の影響を受けることなく、帰還巻線L12からの帰還電圧によって定常発振を継続し、発振が停止した場合は速やかに起動動作に入ることが可能である。このような構成によって、弛張発振回路(前記タイマー用IC121)のCR定数で起動パルスの周期や幅を容易に設定でき、適切な起動条件の設定を容易に行うことができる。また、内部電源Vccによって、前記起動パルスの電圧選定が可能になる。
図4は、前記起動回路11の具体的な他の構成例である起動回路112のブロック図である。この起動回路112は、前述の起動回路111に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、この起動回路112では、前記積分回路から成る発振検出回路131の出力を、論理ゲート回路(NOT)17で反転してタイマー用IC121のReset端子へ入力し、この起動回路112の弛張発振を停止させることである。この起動回路112における各部の波形を図5で示す。(a)〜(e)は、図4の各部a〜eにそれぞれ対応している。(d’)は、前記論理ゲート17の出力であり、前記発振検出回路131で帰還巻線L12からの帰還電圧が検出されると、該論理ゲート17からの出力がアクティブのローレベルとなり、タイマー用IC121をResetする。これによって、自励発振が開始されると、仮想線で示すように、前記タイマー用IC121の弛張発振が停止され、論理ゲート16からの反転パルスも出力されなくなる。
このように構成することで、起動後は起動回路112の影響を受けることなく、帰還巻線L12からの帰還電圧によって定常発振を継続し、発振が停止した場合は速やかに起動動作に入ることが可能になるとともに、省電力化を図ることができる。
上述の起動回路11(111,112)は、内部電源Vccを使用している。このため、前記起動パルスの電力を削減することが望まれ、図6には、その具体的な手法を示す。前述のとおり、図6(a)で示すように、起動回路11からの起動パルスによる電流がゲート抵抗R2から帰還巻線L12を介して流れ、ゲート抵抗R2にはこの図6(a)で示す極性に電圧が発生する。この電圧が実質起動パルスとしてパワーMOSFETQ2のゲートに供給されることになる。ところが、前記ゲート抵抗R2は、パワーMOSFETQ2のゲート容量との積分効果で生じるスイッチング遅れを考慮して、数十Ω以下に設定されることから、起動パルスの電源に要求される容量が大きくなってしまい、上述のようにその容量の削減が望まれる。
このような課題の解決手法を、図6(b)〜(i)に示す。図6(b)は、原理的な手法を示すもので、前記ゲート抵抗R2からパワーMOSFETQ2のゲートに直列に挿入されたスイッチSWの切替えによって、起動時は帰還巻線L12側の回路を遮断し、起動後は起動回路11側を遮断することを表している。
このような起動補助手段として、前記のスイッチSWのように、遮断側を完全に開放するものに限らず、高インピーダンスにするものであってもよい。たとえば、図6(c)は、前記ゲート抵抗R2からパワーMOSFETQ2のゲート間に直列に、前記帰還電圧が順方向となるようにダイオードD21を挿入し、そのダイオードD21によって前記起動回路11からの起動パルスの帰還巻線L12側への廻り込みを防ぎ(高インピーダンス)、起動後は該ダイオードD21をバイパスするスイッチSWをONさせて(導通)、逆バイアス時にゲートに残留した電荷を放出させてOFFを維持させている。
図6(d)は、図6(c)でのダイオードD21とスイッチSWとをMOSFETQ21で構成した例である。図6(e)は、前記ダイオードD21と並列に抵抗R21を接続し、逆バイアスの確保と起動パルスの消費電力の削減とを考慮したものである。
図6(f)は、前記ダイオードD21の代わりに、ツェナダイオードZDを用いたものである。このように構成することで、前記ツェナダイオードZDのツェナ電圧をパワーMOSFETQ2のスレシホールド電圧Vth以上に設定することで、或る程度の逆バイアス確保と、起動パルスの消費電力の削減とが可能である。
図6(g)は、前記ゲート抵抗R2からパワーMOSFETQ2のゲートに直列に挿入したダイオードD21によって逆バイアスが阻止されるのを、ゲート−ソース間に設けたスイッチSWで解消するもので、図6(h)に示したような具体回路で構成される。すなわち、同期回路20で逆バイアスが必要な期間を検出し、その間はダイオードD22を介してMOSFETQ22をONさせてゲートに残留した電荷を放出してOFFを維持するものである。
図6(i)は、起動パルスの廻り込み抑制手段として、コンデンサC21とダイオードD23との並列回路を用いた例であり、ダイオードD23の代わりにツェナダイオードを用いたり、放電抵抗R22を設けるなど、適宜工夫が可能である。これら図6で示したような構成によって、起動パルスの電源容量を低減することが可能である。
本発明の実施の一形態に係る電圧帰還型の自励式複合共振直列コンバータであるスイッチング電源装置のブロック図である。 前記スイッチング電源装置における起動回路の具体的な一構成例のブロック図である。 図2で示す起動回路の動作波形図である。 前記スイッチング電源装置における起動回路の具体的な他の構成例のブロック図である。 図4で示す起動回路の動作波形図である。 前記起動回路の省電力化を実現するゲート駆動回路の例を示す図である。 他励式複合共振直列コンバータの基本構成を示すブロック図である。 図7の動作波形図である。 従来の電圧帰還型の自励式複合共振直列コンバータの例を示すブロック図である。 図9の動作波形図である。
符号の説明
11;111,112 起動回路
12 弛張発振回路
121 タイマー用IC
13,131 発振検出回路
14,16,17 論理ゲート回路
15 出力回路
20 同期回路
C0 コンデンサ(電源平滑用)
C1 共振コンデンサ
C2 コンデンサ(デッドタイム用)
C3 平滑コンデンサ
C11 コンデンサ
D1〜D4;D11,D12;D21,D22,D23 ダイオード
E 直流入力電源
L インダクタ
L11 1次巻線
L12,L13 補助巻線
Load 直流負荷
Q1,Q2 パワーMOSFET
Q21,Q22 MOSFET
R1,R2 ゲート抵抗
R4 抵抗(起動用)
R11〜R14;R21 抵抗
R22 放電抵抗
T1 出力トランス
SW スイッチ
Vcc 内部電源
ZD ツェナダイオード

Claims (6)

  1. 直流入力電源の両端子間に第1および第2のスイッチング素子から成る直列回路が接続され、前記第1および第2のスイッチング素子の接続点と前記直流入力電源の一方の端子との間に、インダクタ、共振コンデンサおよび出力トランスの1次巻線から成る直列共振回路が接続され、前記第1および第2のスイッチング素子のスイッチングにより得られた出力トランスの2次側誘起電流をダイオードおよび平滑コンデンサによって整流・平滑化して出力し、前記出力トランスの第1および第2の補助巻線に誘起された電圧を前記第1および第2のスイッチング素子の制御端子に与えることでスイッチングを継続するようにした電圧帰還型の自励式複合共振直列コンバータから成るスイッチング電源装置において、
    制御電源と、
    前記制御電源によって付勢される発振回路と、
    前記第1および第2の補助巻線の少なくとも一方の誘起電圧が、対応するスイッチング素子をスイッチングさせることができる所定のレベルに達しているか否かを判定する発振検出回路と、
    前記発振検出回路の判定結果に応答し、前記所定のレベルに達していない期間は前記発振回路の発振信号を起動信号として前記対応するスイッチング素子に与え、前記所定のレベルに達すると前記発振回路の発振信号が対応するスイッチング素子に与えられないようにブロックする論理回路とを備えて構成される起動回路を含むことを特徴とするスイッチング電源装置。
  2. 前記発振回路は、弛張発振回路から成ることを特徴とする請求項1記載のスイッチング電源装置。
  3. 前記発振検出回路は、前記第1および第2の補助巻線の少なくとも一方の誘起電圧が前記所定のレベルに達すると、前記弛張発振回路の動作を停止させることを特徴とする請求項2記載のスイッチング電源装置。
  4. 前記弛張発振回路の出力のパルス幅は、前記直列共振回路の共振周期の1/2以下であり、かつパルス周期は前記共振コンデンサが起動に先立って充電される時定数以上であることを特徴とする請求項2または3記載のスイッチング電源装置。
  5. 前記第1および第2の補助巻線からの帰還電圧がない場合は、該第1および第2の補助巻線から対応する第1および第2のスイッチング素子の制御端子に至る回路を開放または高インピーダンスとし、該第1および第2の補助巻線からの帰還電圧が発生した後に前記回路を導通または低インピーダンスにする起動補助手段を備えることを特徴とする請求項1〜4のいずれか1項に記載のスイッチング電源装置。
  6. 前記起動補助手段は、第1および第2の補助巻線から対応する第1および第2のスイッチング素子の制御端子に至る回路に直列に、当該方向が順方向となるように挿入されるダイオードと、該ダイオードと並列に設けられ、該ダイオードの逆バイアス時にONするスイッチとを備えて構成されることを特徴とする請求項5記載のスイッチング電源装置。
JP2008114444A 2008-04-24 2008-04-24 スイッチング電源装置 Active JP5226376B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114444A JP5226376B2 (ja) 2008-04-24 2008-04-24 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114444A JP5226376B2 (ja) 2008-04-24 2008-04-24 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2009268246A JP2009268246A (ja) 2009-11-12
JP5226376B2 true JP5226376B2 (ja) 2013-07-03

Family

ID=41393371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114444A Active JP5226376B2 (ja) 2008-04-24 2008-04-24 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP5226376B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477644B2 (ja) * 2010-03-31 2014-04-23 株式会社デンソー 電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577359B1 (fr) * 1985-02-08 1987-03-06 Thomson Csf Circuit de commande d'alimentation a decoupage a demarrage progressif
JPS6359770A (ja) * 1986-08-29 1988-03-15 Toshiba Electric Equip Corp 電源装置
JP2734296B2 (ja) * 1992-07-08 1998-03-30 ソニー株式会社 スイッチング電源装置
JP3371595B2 (ja) * 1995-01-31 2003-01-27 ソニー株式会社 電流共振型スイッチング電源
JPH10191630A (ja) * 1996-12-26 1998-07-21 Sharp Corp スイッチング電源
JP2002262568A (ja) * 2001-03-05 2002-09-13 Sony Corp スイッチング電源回路
JP2005204353A (ja) * 2004-01-13 2005-07-28 Tokyo Coil Engineering Kk Dc−dcコンバータの起動方法及び装置
JP4321277B2 (ja) * 2004-01-27 2009-08-26 ソニー株式会社 電源装置
JP4632023B2 (ja) * 2004-10-26 2011-02-16 富士電機システムズ株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2009268246A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5034568B2 (ja) スイッチング電源装置
JP2008079454A (ja) 双方向dc−dcコンバータの制御方法
CN108988643B (zh) Llc转换器及其操作方法和控制器以及电源
JP2007006614A (ja) スイッチング電源装置
JP2010057326A (ja) 半波整流電流共振型スイッチング電源装置、及びその起動方法
JP2001251852A (ja) スイッチング電源装置
JP5056149B2 (ja) Dc−dcコンバータ
JP2009027803A (ja) スイッチング電源装置
JP5042879B2 (ja) スイッチング電源装置
JP5042881B2 (ja) スイッチング電源装置
JP2002354783A (ja) 電源装置
WO2005069469A1 (ja) Dc-dc変換器
JP2007244121A (ja) 部分共振型スイッチング電源
JP5226376B2 (ja) スイッチング電源装置
JP2004194387A (ja) スイッチング電源装置
JP2001333576A (ja) Dc/dcコンバータの制御方法
JPWO2006080112A1 (ja) 絶縁型dc−dcコンバータ
JP5255902B2 (ja) スイッチング電源装置
JP6461043B2 (ja) ダブルエンド絶縁型のスイッチング電源装置及びその制御方法
JP2007159265A (ja) 電源装置
JP4602132B2 (ja) E級増幅器
JP2012143071A (ja) 電源装置および電子機器
JP2000324823A (ja) スイッチング電源装置
JP5042880B2 (ja) スイッチング電源装置
JP3820865B2 (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130314

R150 Certificate of patent or registration of utility model

Ref document number: 5226376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3