JP5212112B2

JP5212112B2 - アドレスデコーダ回路及び半導体記憶装置

Info

Publication number: JP5212112B2
Application number: JP2008549326A
Authority: JP
Inventors: 晃一武田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-12-12
Filing date: 2007-12-12
Publication date: 2013-06-19
Anticipated expiration: 2027-12-12
Also published as: JPWO2008072649A1; US20100141301A1; US7982505B2; WO2008072649A1

Description

（関連出願の記載）本願は、先の日本特許出願２００６−３３４６４５号（２００６年１２月１２日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、半導体記憶装置に関し、特に、高速アクセスの半導体記憶装置に適用して好適なアドレスデコーダ回路、及び該アドレスデコーダ回路を構成する論理回路に関する。

図１０は、関連技術のアドレスデコーダ回路の典型的な構成の一例を示す図である。同期型メモリでは、ワード線信号をパルス化して制御する。図１０の例では、４ビットのアドレス信号ＡＤ［０］〜ＡＤ［３］を、１６ビットのワード線信号ＷＬ［０］〜ＷＬ［１５］にデコードする。アドレス信号ＡＤを２ビットずつ、４ビットの選択信号ＸＡ１［３：０］とＸＡ２［３：０］とにデコードし、ワード線信号ＷＬのパルス幅を決定する基準クロック信号ＣＬＫ０と、信号ＸＡ１［３：０］、ＸＡ２［３：０］との間でＡＮＤ論理をとりながら、最終的に、ワード線信号ＷＬを生成する。

ＡＮＤ論理を実現するために、スタティックＣＭＯＳのＮＡＮＤゲートやインバータゲートが一般に用いられ、クロック信号ＣＬＫが信号ＷＬまで到達する間に、パルス幅が一定に保たれるように、ＣＭＯＳゲートのトランジスタレシオを決定する。

例えば、インバータゲートの場合には、ＰＭＯＳトランジスタのゲート幅とＮＭＯＳトランジスタのゲート幅を約２：１とし、ＮＡＮＤゲートの場合には、ＰＭＯＳトランジスタのゲート幅とＮＭＯＳトランジスタのゲート幅を１：１とする。但し、スタティックＣＭＯＳゲートを用いた場合、アドレスデコーダの高速化には限界がある。

スタティックＣＭＯＳゲートにおいて、パルス信号が伝播する場合、活性化のための信号伝播を行った後に、非活性化のための信号伝播が行われる。クリティカルパスは、活性化のための信号伝播経路である。

パルス信号を伝播するＣＭＯＳゲートの高速化手法として、例えば特許文献１（特開２００４−３２１５１号公報）には、活性レベルにする第１の出力トランジスタと非活性レベルにする第２の出力トランジスタとをもつゲートと、複数のインバータが縦列に接続されセットパルスＳＥＴを伝播して第１の出力トランジスタを駆動する第１のインバータ列と、複数のインバータが接続し出力パルスの非活性化を制御するリセットパルスＲＥＳＥＴを伝播して第２の出力トランジスタを駆動する第２のインバータ列とを有し、セットパルスＳＥＴの後端エッジに対応するパルスエッジが遅延しないように、第１のインバータ列のインバータ出力に設けられ、セットパルスＳＥＴの後端エッジに対応するインバータ出力のパルスエッジを、第２のインバータ列を伝播するリセットパルスＲＥＳＥＴに応答して駆動するリセットトランジスタを有するパルス発生回路が開示されている。このパルス発生回路では、非活性化のための信号を伝播するトランジスタの一部を、パルス信号が伝播される経路から切り離すことでゲートの入力容量が削減され、活性化のための信号を高速に伝播する。一方、単にトランジスタを切り離すと、非活性化のための信号が低速に伝播する。従って、切り離されたトランジスタを制御するために、インバータ列を用いて非活性化のための信号を伝播する経路と、インバータ列を伝播するリセット信号ＲＳとを新たに用意する。

信号ＲＳは一定のパルス幅を持ち、クロック信号ＣＬＫが立ち下がるのと同時に立ち上がる信号である。これによって、非活性化のための信号が低速に伝播することが防止される。

図１１に、この高速化手法を適用したアドレスデコーダ回路４１０の構成を示す。非活性化のための信号ＲＳ０を新たに用意して、インバータ列を用いて伝播させる。アドレスデコーダ回路を構成するＡＮＤ回路２００において、非活性化のための信号伝播を行うためのトランジスタを２つのトランジスタに分割する。

分割されるトランジスタは、
ＮＡＮＤゲートの場合、ＰＭＯＳトランジスタ（ソースが電源に接続され、ドレインがＣＬＫＢに接続され、ゲートがＲＳＢに接続される）、
インバータゲートの場合、ＮＭＯＳトランジスタ（ドレインがＣＬＫ１に接続され、ソースがＧＮＤに接続され、ゲートがＲＳに接続される）、
である。

分割されたトランジスタの一方は、インバータ列を伝播するリセット信号によって制御される。これによって、アドレスデコーダ回路の高速動作が達成される。

特開２００４−３２１５１号公報

上記特許文献１の開示事項は、本書に引用をもって繰り込み記載されているものとする。以下に本発明による関連技術の分析を与える。前述した関連技術の構成は下記記載の問題点を有している。

図１０を参照して説明したアドレスデコーダ回路は、高速化には限界がある。

また図１１を参照して説明したアドレスデコーダ回路は、消費電力が増大する。図１１に示した高速化方式では、動作していないゲートに対しても、リセット制御を行う。アドレスデコーダは、ゲートの動作率が低いため、無駄に行われるリセット制御による消費電力が非常に大きい。

したがって、本発明の目的は、高速化及び低消費電力を実現するアドレスデコーダを提供することにある。

本願で開示される発明は、前記目的を達成するため、概略以下の構成とされる。

本発明は、第１のパルス信号と第１の選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第１のＮＡＮＤゲートと、前記第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲートと、第２のパルス信号と前記第１の選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第２のＮＡＮＤゲートと、前記第２のＮＡＮＤゲートの出力信号を反転して出力する第２のインバータゲートと、ドレインが前記第１のＮＡＮＤゲートの出力に接続され、ゲートが前記第２のＮＡＮＤゲートの出力に接続され、ソースが電源電圧に接続された第１のＰＭＯＳトランジスタと、ドレインが前記第１のインバータゲートの出力に接続され、ゲートが前記第２のインバータゲートの出力に接続され、ソースが接地電位に接続された第１のＮＭＯＳトランジスタと、を備えている。本発明において、前記第１のパルス信号と前記第１の選択信号との論理積、前記第２のパルス信号と前記第１の選択信号との論理積を第１、第２の出力端子からそれぞれ出力する。

本発明において、前記第１のパルス信号は、活性化されると電源電位となり一定時間後に接地電位とされ、前記第２のパルス信号は、前記第１のパルス信号が接地電位になると共に活性化されて電源電位となり一定時間後に接地電位とされ、前記第１の選択信号が活性化される場合には、前記第１のパルス信号が活性化される以前に前記第１の選択信号は電源電位に設定され、前記第２のパルス信号が活性化されて接地電位に遷移するまで前記第１の選択信号は電源電位を保ち、前記第１の選択信号が活性化されない場合には、前記第１のパルス信号が活性化される以前に、前記第１の選択信号は接地電位とされ、前記第２のパルス信号が活性化されて接地電位に遷移するまで前記第１の選択信号は接地電位に保たれる。

本発明において、前記第１の選択信号が活性化される場合には、前記第１のパルス信号に同期して一定時間後に、第３のパルス信号が、前記第１のインバータゲートから出力され、前記第２のパルス信号に同期して一定時間後に、第４のパルス信号が、前記第２のインバータゲートから出力される。

本発明は、第１のパルス信号と第１の選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第１のＮＡＮＤゲートと、前記第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲートと、第２のパルス信号を入力し、前記第１のインバータゲートの出力信号に応答して、前記第２のパルス信号の反転信号をラッチ出力するラッチ回路と、前記ラッチ回路の出力信号を反転して出力する第２のインバータゲートと、ドレインが前記第１のＮＡＮＤゲートの出力に接続され、ゲートが前記ラッチ回路の出力に接続され、ソースが電源電圧に接続される第１のＰＭＯＳトランジスタと、ドレインが前記第１のインバータゲートの出力に接続され、ゲートが前記第２のインバータゲートの出力に接続され、ソースが接地電位に接続された第１のＮＭＯＳトランジスタと、を備えている。

本発明において、前記ラッチ回路は、前記第１のインバータゲートの出力信号を反転する第３のインバータゲートと、前記第２のパルス信号を第１の入力に入力する第３のＮＡＮＤゲートと、前記第３のインバータゲートの出力信号と、前記第３のＮＡＮＤゲートの出力信号を入力とする第４のＮＡＮＤゲートと、を備え、前記第４のＮＡＮＤゲートの出力は、前記第３のＮＡＮＤゲートの第２の入力に接続されている。

本発明において、前記第１のパルス信号は、活性化すると電源電位となり、一定時間後に接地電位とされ、前記第２のパルス信号は、前記第１のパルス信号が接地電位になると共に活性化されて電源電位となり一定時間後に接地電位とされ、前記第１の選択信号が活性化される場合には、前記第１のパルス信号が活性化される以前に、前記第１の選択信号は電源電位になり、前記第１のパルス信号が活性化されて接地電位に遷移するまで、前記第１の選択信号は電源電位を保ち、前記第１の選択信号が活性化されない場合には、前記第１のパルス信号が活性化される以前に、前記第１の選択信号は接地電位とされ、前記第１のパルス信号が活性化されて接地電位に遷移するまで、第１の選択信号は接地電位に保たれる。

本発明において、前記第１の選択信号が活性化される場合には、前記第１のパルス信号に同期して一定時間後に第３のパルス信号が、前記第１のインバータゲートから出力され、前記第２のパルス信号に同期して一定時間後に第４のパルス信号が第２のインバータゲートから出力される。

本発明において、前記第１のＮＡＮＤゲートを構成するＰＭＯＳトランジスタのサイズが、前記第１のＰＭＯＳトランジスタのサイズ以下とされ、前記第１のインバータゲートを構成するＮＭＯＳトランジスタのサイズが、前記第１のＮＭＯＳトランジスタのサイズ以下とされ、前記第１のパルス信号の活性化から前記第３のパルス信号の活性化までの遅延時間を短縮している。

本発明のアドレスデコーダ回路は、上記論理回路を複数個配置して構成されている。

本発明のアドレスデコーダ回路において、前記複数個の論理回路のうち最終段に配置される論理回路の場合、前記第４のパルス信号を出力しない構成としてもよい。

本発明は、第１及び第２の入力端子にそれぞれ入力される第１の信号及び第２の信号の否定論理積をとる第１の回路と、前記第１の回路の出力信号を受け、該出力信号を反転した信号を第１の出力端子から出力する第２の回路と、前記第２の入力端子及び第３の入力端子にそれぞれ入力される前記第２の信号及び第３の信号の否定論理積をとる第３の回路と、前記第３の回路の出力信号を受け、該出力信号を反転した信号を第２の出力端子から出力する第４の回路と、前記第１の回路の出力と第１の電源間に接続され、前記第３の回路の出力に基づきオン・オフ制御される第１のスイッチ素子と、前記第２の回路の出力と第２の電源間に接続され、前記第４の回路の出力に基づきオン・オフ制御される第２のスイッチ素子と、を備えている。本発明においては、前記第３の回路のかわりに、前記第３の入力端子に入力される信号を、前記第２の回路の出力に応答してラッチするラッチ回路を備えた構成としてもよい。すなわち、本発明においては、第１及び第２の入力端子にそれぞれ入力される第１の信号及び第２の信号の否定論理積をとる第１の回路と、前記第１の回路の出力信号を受け、該出力信号を反転した信号を第１の出力端子から出力する第２の回路と、前記第３の入力端子に入力される信号を、前記第２の回路の出力に応答してラッチする第３の回路と、前記第３の回路の出力信号を受け、該出力信号を反転した信号を第２の出力端子から出力する第４の回路と、前記第１の回路の出力と第１の電源間に接続され、前記第３の回路の出力に基づきオン・オフ制御される第１のスイッチ素子と、前記第２の回路の出力と第２の電源間に接続され、前記第４の回路の出力に基づきオン・オフ制御される第２のスイッチ素子と、を備えた構成としてもよい。また、本発明よれば、アドレスデコーダ回路において、アドレス信号の所定のビット群（ｍビット）をプリデコードし、出力２＾ｍビット（ただし、＾は冪乗）のうちの１つのビットを活性化するプリデコーダと、２＾ｍ個並置された第１群の論理回路と、前記アドレス信号の別のビット群（ｎビット、ただし、ｎはｍと等しいか別の数）をプリデコードし、出力２＾ｎビットのうちの１つのビットを活性化する別のプリデコーダと、前記第１群の前記論理回路の各論理回路に対してその次段に２＾ｎ個並置される第２群の論理回路と、を備え、前記第１群の論理回路と前記第２群の論理回路の各論理回路は、上記した本発明に係る論理回路よりなる。前記第１群の論理回路の各論理回路は、前記第１の入力端子と前記第３の入力端子とにクロックパルスとリセットパルスをそれぞれ入力し、前記第２の入力端子は、前記プリデコーダの出力の対応するビットに接続され、前記第１の出力端子と前記第２の出力端子からクロックパルスとリセットパルスをそれぞれ出力する。前記第２群の論理回路は、それぞれの前記第１の入力端子に、前記第１群の前記論理回路のうち対応する論理回路の前記第１の出力端子から出力されるクロックパルスを、共通に入力し、それぞれの前記第３の入力端子に、前記第１群の前記論理回路のうち前記対応する論理回路の前記第２の出力端子から出力されるリセットパルスを、共通に入力し、それぞれの前記第２の入力端子は、前記別のプリデコーダの出力の対応するビットにそれぞれ接続され、それぞれの前記第１の出力端子と前記第２の出力端子から、クロックパルスとリセットパルスをそれぞれ出力し、前記第２群の前記論理回路が最終段の場合、それぞれの前記第１の出力端子からクロックパルスを出力する。前記各論理回路は、前記第２の入力端子に入力される信号をイネーブル信号とし、前記イネーブル信号の活性化期間において、クロックパルスが活性化され、前記クロックパルスの終了に同期してリセットパルスが活性化される。

本発明によれば、複数個の論理回路を含むアドレスデコーダ回路において、選択して動作した論理回路だけが、第２のパルス信号を用いて、リセット制御を行われるようにしたことで、従来のアドレスデコーダ回路と比較して、無駄な電荷の充放電が行われず、高速化を図りながら、トータルで消費電力を削減することができる。

本発明の第１の実施例の構成を示す図である。図１のＮＡＮＤ回路の構成を示す図である。図１のインバータゲートの構成を示す図である。本発明の第１の実施例の動作を説明するためのタイミング波形図である。本発明の第１の実施例のアドレスデコーダ構成を示す図である。本発明の第２の実施例の構成を示す図である。図６のラッチ回路の構成を示す図である。本発明の第２の実施例の動作を説明するためのタイミング波形図である。本発明の第２の実施例のアドレスデコーダ構成を示す図である。従来のアドレスデコーダ構成を示す図である。従来のアドレスデコーダ構成を示す図である。

符号の説明

１００、２００：ＡＮＤ回路
１０１、１０３、２０３、２０４：ＮＡＮＤゲート
１０２、１０４、２０２：インバータゲート
１１１、１１２、２１１、２１２：プリデコーダ
２０１：ラッチ回路
１１０、２１０：アドレスデコーダ回路（実施例）
３１０、４１０：アドレスデコーダ回路（従来構成）
Ｎ１、Ｎ２、Ｎ３、Ｎ４：ＮＭＯＳトランジスタ
Ｐ１、Ｐ２、Ｐ３、Ｐ４：ＰＭＯＳトランジスタ

本発明を実施するための最良の形態について説明する。本発明のアドレスデコーダ回路は、その好ましい一実施の形態において、第１のパルス信号（ＣＬＫ）と第１の選択信号（ＥＮ）とを入力する第１のＮＡＮＤゲート（１０１）と、第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲート（１０２）と、リセット用の第２のパルス信号（ＲＳ）と第１の選択信号（ＥＮ）とを入力する第２のＮＡＮＤゲート（１０３）と、第２のＮＡＮＤゲートの出力信号を反転して出力する第２のインバータゲート（１０４）と、ドレイン、ゲート、ソースが、それぞれ第１のＮＡＮＤゲートの出力、第２のＮＡＮＤゲートの出力、電源電圧に接続される第１のＰＭＯＳトランジスタ（Ｐ１）と、ドレイン、ゲート、ソースが、それぞれ、前記第１のインバータゲート（１０２）の出力端子、第２のインバータゲート（１０４）の出力端子、接地電位に接続される第１のＮＭＯＳトランジスタ（Ｎ１）と、を備えた論理回路を複数備え、動作した論理回路だけが、第２のパルス信号を用いて、リセット制御を行われるようにしたことで、無駄な電荷の充放電が行われず、高速化を図りながら、消費電力を削減する。

本発明は別の実施の形態において、第１のパルス信号と第１の選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第１のＮＡＮＤゲート（１０１）と、前記第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲート（１０２）と、第２のパルス信号を入力し、前記第１のインバータゲートの出力信号に応答して、前記第２のパルス信号の反転信号をラッチ出力するラッチ回路（２０１）と、前記ラッチ回路の出力信号を反転して出力する第２のインバータゲート（１０４）と、ドレインが前記第１のＮＡＮＤゲートの出力に接続され、ゲートが前記ラッチ回路の出力に接続され、ソースが電源電圧に接続される第１のＰＭＯＳトランジスタ（Ｐ１）と、ドレインが前記第１のインバータゲートの出力に接続され、ゲートが前記第２のインバータゲートの出力に接続され、ソースが接地電位に接続された第１のＮＭＯＳトランジスタ（Ｎ１）と、を備えた構成としてもよい。以下実施例に即して説明する。

図１は、本発明の第１の実施例の構成を示す図である。本実施例の論理回路はＡＮＤ回路として機能する。図１を参照すると、本実施例のＡＮＤ回路は、クロック信号ＣＬＫと、選択信号（イネーブル信号）ＥＮとを入力とし、信号ＣＬＫＢを出力する２入力ＮＡＮＤゲート１０１と、信号ＣＬＫＢを入力としクロック信号ＣＬＫ１を出力するインバータゲート１０２と、信号（リセット信号）ＲＳと信号ＥＮとを入力とし信号ＲＳＢを出力する２入力ＮＡＮＤゲート１０３と、信号ＲＳＢを入力とし出力端子から信号ＲＳ１を出力するインバータゲート１０４と、ソースが電源に接続され、ドレインが２入力ＮＡＮＤゲート１０１の出力に接続され、信号ＲＳＢをゲート端子に入力し信号ＣＬＫＢの立ち上がり動作を制御するＰＭＯＳトランジスタＰ１と、ソースがＧＮＤに接続され、ドレインがインバータゲート１０２の出力に接続され、信号ＲＳ１をゲートに入力しクロック信号ＣＬＫ１の立ち下がり動作を制御するＮＭＯＳトランジスタＮ１と、を備えている。論路演算として、ＣＬＫ１＝ＩＮＶ（ＮＡＮＤ（ＣＬＫ、ＥＮ））＝ＡＮＤ（ＣＬＫ、ＥＮ）、ＲＳ１＝ＩＮＶ（ＮＡＮＤ（ＲＳ、ＥＮ））＝ＡＮＤ（ＲＳ、ＥＮ）となる。

図２は、２入力ＮＡＮＤゲート１０１の構成を示す図である。図２を参照すると、この２入力ＮＡＮＤゲート１０１は、通常のＣＭＯＳ型ＮＡＮＤゲートと同様に、ソースが電源に共通に接続され、ゲートにクロック信号ＣＬＫ、選択信号ＥＮをそれぞれ入力するＰＭＯＳトランジスタＰ２、Ｐ３と、ＰＭＯＳトランジスタＰ２、Ｐ３の共通接続されたドレインと、ＧＮＤ間に直列形態に接続され、ゲートにクロック信号ＣＬＫ、選択信号ＥＮをそれぞれ入力するＮＭＯＳトランジスタＮ２、Ｎ３とを備えている。クロック信号ＣＬＫが入力されるＰＭＯＳトランジスタＰ２のサイズを通常よりも小さくする。例えば、通常のＮＡＮＤのＰＭＯＳトランジスタの１／２から１／４のサイズとする。

図３は、図１のインバータゲート１０２の構成を示す図である。通常のＣＭＯＳインバータゲートと同様に、インバータゲート１０２は、ソースが電源とＧＮＤにそれぞれ接続され、ドレイン同士が接続されて出力端子に接続され、ゲートが共通に接続されて入力端子に接続される、ＰＭＯＳトランジスタＰ４及びＮＭＯＳトランジスタＮ４から構成される。通常のＣＭＯＳインバータゲートと比較して、ＮＭＯＳトランジスタＮ４のサイズを通常の値より小さくする。例えば、通常の１／２から１／４のサイズとする。

図４は、図１のＡＮＤ回路の動作を説明するためのタイミング波形図である。クロック信号ＣＬＫは、一定期間Ｈｉｇｈレベルとなるパルス信号である。

リセット信号ＲＳは、クロック信号ＣＬＫの立ち下がりに同期して、立ち上がるパルス信号である。

選択信号ＥＮは、クロック信号ＣＬＫの立ち上がりエッジ以前に値が確定され、信号ＲＳの立ち下がりエッジ以降まで値を保持する。

選択信号ＥＮがＨｉｇｈに確定した後に、クロック信号ＣＬＫの立ち上がりエッジが入力されることで、ＮＡＮＤゲート１０１によって信号ＣＬＫＢをＬｏｗレベルに引き下げる。ＮＡＮＤゲート１０１によって駆動されるインバータゲート１０２は、通常のＣＭＯＳインバータと比較して、ＮＭＯＳトランジスタＮ４（図３参照）のサイズが小さくなっており、信号ＣＬＫＢの立ち下がり動作は高速化される。

次いで、信号ＣＬＫＢが立ち下がることで、ＣＬＫＢを入力とするインバータゲート１０２は、その出力に接続されるクロック信号ＣＬＫ１をＨｉｇｈレベルに引き上げる。この時、インバータゲート１０２は、次段のＡＮＤ回路（不図示）のＮＡＮＤゲート１０１を駆動する。

次の段のＡＮＤ回路のＮＡＮＤゲート１０１は、通常のＣＭＯＳ型ＮＡＮＤゲートと比較してＰＭＯＳトランジスタＰ２のサイズが小さく設定されており、クロック信号ＣＬＫ１の立ち上がり動作もまた高速化される。

一定時間後に、クロック信号ＣＬＫの立ち下がりエッジが入力されることで、ＮＡＮＤゲート１０１は、その出力信号ＣＬＫＢを引き上げる。これと同時に、信号ＲＳの立ち上がりエッジが入力されることで、ＲＳを入力するＮＡＮＤゲート１０３は、その出力に接続される信号ＲＳＢを引き下げる。

これによって、信号ＲＳＢがＬｏｗとなるとＰＭＯＳトランジスタＰ１がオンして、ＰＭＯＳトランジスタＰ１のドレイン端子に接続する信号ＣＬＫＢをＨｉｇｈ側に引き上げる。

このように、ＮＡＮＤゲート１０１とＰＭＯＳトランジスタＰ１とが同時に信号ＣＬＫＢの引き上げ動作を行うため、信号ＣＬＫＢの立ち上がり動作は高速化される。

次いで、信号ＣＬＫＢがＨｉｇｈに立ち上がることで、インバータゲート１０２はその出力に接続されるクロック信号ＣＬＫ１を引き下げる。これと同時に、信号ＲＳＢがＬｏｗに立ち下がることで、ＲＳＢを入力するインバータゲート１０４は、その出力に接続される信号ＲＳ１をＨｉｇｈ側に引き上げる。

これによって、ＮＭＯＳトランジスタＮ１がオンして、クロック信号ＣＬＫ１をＬｏｗに引き下げる。

このように、インバータゲート１０２とＮＭＯＳトランジスタＮ１とが同時に、クロック信号ＣＬＫ１のＬｏｗレ側への引き下げ動作を行うため、クロック信号ＣＬＫ１の立ち下がり動作もまた高速化される。

一定時間後に、信号ＲＳの立ち下がりエッジが入力されることで、ＮＡＮＤゲート１０３は、信号ＲＳＢを引き上げて、ＰＭＯＳトランジスタＰ１がオフする。この時、クロック信号ＣＬＫはＬｏｗであり、ＮＡＮＤゲート１０１内のＰＭＯＳトランジスタＰ２（図２参照）がオンしており、ＰＭＯＳトランジスタＰ１がオフしたとしても、信号ＣＬＫＢはＨｉｇｈを保つ。

次いで、信号ＲＳＢが立ち上がることで、インバータゲート１０４は、信号ＲＳ１を引き下げて、ＮＭＯＳトランジスタＮ１をオフする。

この時、信号ＣＬＫＢはＨｉｇｈであり、インバータゲート１０２はＬｏｗを出力しており、ＮＭＯＳトランジスタＮ１がオフしたとしても、問題ない。また、選択信号ＥＮは、信号ＲＳの立ち下がりエッジ以降までＨｉｇｈを保持する。

図５は、本実施例のアドレスデコーダ回路の構成を示す図である。図５を参照すると、アドレスデコーダ回路１１０は、プリデコーダ１１１、１１２と、本発明のＡＮＤ回路１００とを備えて構成される。

Ｎビットのアドレス信号ＡＤ、ワード線のパルス幅を決定する基準クロック信号ＣＬＫ０、そして、クロック信号ＣＬＫ０の立下りエッジに同期して立ち上がるリセット信号ＲＳ０を入力として、アドレス信号によって選択されたワード線にクロック信号ＣＬＫ０とほぼ同じパルス幅の信号を出力する。

図５の例では、４ビットのアドレス信号ＡＤ［０］〜ＡＤ［３］を、それぞれ２ビットずつプリデコーダ１１１、１１２を用いてデコードし、それぞれ４ビットの選択信号ＸＡ１［３：０］、ＸＡ２［３：０］を出力する。プリデコーダ１１２からの選択信号ＸＡ２［３：０］４ビットのうち１ビットがＨｉｇｈとされ、ＸＡ２［３：０］に入力がそれぞれ接続されたＡＮＤ回路１００のうちＨｉｇｈのビットに接続する１つのＡＮＤ回路１００が選択される。また、プリデコーダ１１１からの選択信号ＸＡ１［３：０］４ビットのうち１ビットがＨｉｇｈとされ、ＸＡ１［３：０］に入力がそれぞれ接続されたＡＮＤ回路１００のうちＨｉｇｈのビットに接続するＡＮＤ回路１００が選択される。

４ビットの選択信号ＸＡ２［３：０］がそれぞれ入力される４個のＡＮＤ回路１００において、選択された１個のＡＮＤ回路１００だけが、パルスクロック信号ＣＬＫ０とリセットＲＳ０を、それぞれ、信号ＢＳ１とＢＳ２として次段に伝播させる。

ここで、４ビットの選択信号ＸＡ２［３：０］を出力するプリデコーダ１１２は、クロック信号ＣＬＫ０の立ち上がりエッジ以前に値が確定し、信号ＲＳ０の立ち下がりエッジ以降まで値を保持する。

次いで、４ビットのパルス信号ＢＳ１［３：０］およびＢＳ２［３：０］と、４ビットの選択信号ＸＡ１［３：０］とがそれぞれ入力される１６個のＡＮＤ回路１００において、選択された１個のＡＮＤ回路１００だけが、パルス信号ＢＳ１［３：０］をワード線ＷＬに伝播させる。ここで、信号ＸＡ１［３：０］を出力するプリデコーダ１１１は、信号ＢＳ１［３：０］の立ち上がりエッジ以前に値が確定して、信号ＢＳ２の立ち下がりエッジ以降まで値を保持する。

なお、最終段のＡＮＤ回路１００の場合、リセット用パルス信号ＲＳ１を出力しなくてもよく、インバータ１０４のサイズを小さくすることができる。

なお、図５のアドレスデコーダは、アドレスが４ビット（ＡＤ［３：０］）で、プリデコーダが２個（プリデコーダ１１１、１１２）の構成とされているが、本発明は、かかる構成に限定されるものでないことは勿論である。例えば、アドレスビット数の増大に伴い、プリデコーダの個数や、ＡＮＤ回路１００の個数や段数も増大する。

図６は、本発明の第２の実施例の構成を示す図である。本実施例の論理回路はＡＮＤ回路として機能する。図６を参照すると、本実施例のＡＮＤ回路は、クロック信号ＣＬＫと、選択信号（イネーブル信号）ＥＮとを入力とし、信号ＣＬＫＢを出力する２入力ＮＡＮＤゲート１０１と、信号ＣＬＫＢを入力としクロック信号ＣＬＫ１を出力するインバータゲート１０２と、信号ＲＳとクロック信号ＣＬＫ１とを入力とし信号ＲＳＢを出力するラッチ回路２０１と、信号ＲＳＢを入力とし信号ＲＳ１を出力するインバータゲート１０４と、ソースとドレインが電源とＮＡＮＤゲート１０１の出力にそれぞれ接続され信号ＲＳＢをゲートに入力として信号ＣＬＫＢの立ち上がり動作を制御するＰＭＯＳトランジスタＰ１と、ソースとドレインがＧＮＤとインバータ１０２の出力にそれぞれ接続され、インバータゲート１０４の出力をゲートに入力としてクロック信号ＣＬＫ１の立ち下がり動作を制御するＮＭＯＳトランジスタＮ１を備えて構成される。

図７は、図６のラッチ回路２０１の構成の一例を示す図である。図７を参照すると、このラッチ回路は、クロック信号ＣＬＫ１を反転して信号ＣＬＫ１Ｂを出力するインバータゲート２０２と、信号（リセット信号）ＲＳと、信号（ラッチ信号）ＬＴとを入力とし信号ＲＳＢを出力するＮＡＮＤゲート２０３と、信号ＲＳＢとクロック信号ＣＬＫ１Ｂとを入力とし信号ＬＴを出力するＮＡＮＤゲート２０４を備えて構成される。

図８は、図６、図７を参照して説明した本実施例のＡＮＤ回路の動作を説明するタイミング波形図である。クロック信号ＣＬＫは、一定期間にＨｉｇｈレベルとなるパルス信号である。信号（リセット信号）ＲＳはクロック信号ＣＬＫの立下りに同期して立ち上がるパルス信号である。選択信号ＥＮは、クロック信号ＣＬＫの立ち上がりエッジ以前に値が確定され、クロック信号ＣＬＫの立下りエッジ以降まで値を保持する。

選択信号ＥＮがＨｉｇｈに確定した後に、クロック信号ＣＬＫの立ち上がりエッジが入力されることで、ＮＡＮＤゲート１０１によって、信号ＣＬＫＢを引き下げる。この時、ＮＡＮＤゲート１０１によって駆動されるインバータゲート１０２は、通常のＣＭＯＳインバータと比較してＮＭＯＳトランジスタＮ４のサイズが小さく設定されているため、信号ＣＬＫＢの立ち下り動作は高速化される。

次いで、信号ＣＬＫＢが立ち下がることで、インバータゲート１０２は、クロック信号ＣＬＫ１を引き上げる。この時、インバータゲート１０２は、次段のＡＮＤ回路２００のＮＡＮＤゲート１０１を駆動する。ＮＡＮＤゲート１０１は、通常のＣＭＯＳＮＡＮＤゲートと比較してＰＭＯＳトランジスタＰ２のサイズが小さくなっており、クロック信号ＣＬＫ１の立ち上がり動作も高速化される。

また、クロック信号ＣＬＫ１が立ち上がることで、ラッチ回路２０１内の信号ＬＴはＨｉｇｈにセットされる。一定時間後に、クロック信号ＣＬＫの立ち下がりエッジが入力されることで、ＮＡＮＤゲート１０１は、信号ＣＬＫＢをＨｉｇｈレベルに引き上げる。これと同時に、信号ＲＳの立ち上がりエッジが入力されることで、ラッチ回路２０１内のＮＡＮＤゲート２０３は、信号ＲＳＢをＬｏｗレベルに引き下げる。これによって、ＰＭＯＳトランジスタＰ１がオンして、信号ＣＬＫＢをＨｉｇｈレベルに引き上げる。ＮＡＮＤゲート１０１とＰＭＯＳトランジスタＰ１とが同時に引き上げ動作を行うため、信号ＣＬＫＢの立ち上がり動作は高速化される。

次いで、信号ＣＬＫＢが立ち上がることで、インバータゲート１０２は、クロック信号ＣＬＫ１をＬｏｗレベルに引き下げる。これと同時に、信号ＲＳＢが立ち下がることで、インバータゲート１０４は、信号ＲＳ１をＨｉｇｈレベルに引き上げる。これによって、ＮＭＯＳトランジスタＮ１がオンして、クロック信号ＣＬＫ１をＬｏｗレベルに引き下げる。

インバータゲート１０２とＮＭＯＳトランジスタＮ１とが同時に引き下げ動作を行うため、クロック信号ＣＬＫ１の立ち下がり動作もまた高速化される。

また、選択信号ＥＮは、クロック信号ＣＬＫの立ち下がりエッジ以降までＨｉｇｈレベルを保持する。

一定時間後に、信号ＲＳの立ち下がりエッジが入力されることで、ＮＡＮＤゲート２０３は、信号ＲＳＢをＨｉｇｈレベルに引き上げ、ＰＭＯＳトランジスタＰ１がオフする。この時、クロック信号ＣＬＫはＬｏｗであり、ＮＡＮＤゲート１０１内のＰＭＯＳトランジスタＰ２がオンしており、ＰＭＯＳトランジスタＰ１がオフしたとしても、信号ＣＬＫＢはＨｉｇｈを保つ。

次いで、信号ＲＳＢが立ち上がることで、インバータゲート１０４は、信号ＲＳ１をＬｏｗに引き下げて、ＮＭＯＳトランジスタＮ１をオフする。

この時、信号ＣＬＫＢはＨｉｇｈでインバータゲート１０２はＬｏｗを出力しており、ＮＭＯＳトランジスタＮ１がオフしたとしても問題ない。また、信号ＲＳＢが立ち上がることで、ラッチ回路２０１内の信号ＬＴがＬｏｗにリセットされる。

図９は、本実施例のアドレスデコーダ回路の構成の一例を示す図である。図９を参照すると、アドレスデコーダ回路２１０は、プリデコーダ２１１、２１２と、ＡＮＤ回路２００とを備えて構成されている。Ｎビットのアドレス信号ＡＤ、ワード線のパルス幅を決定する基準クロック信号ＣＬＫ０、そして、クロック信号ＣＬＫ０の立下りエッジに同期して立ち上がるリセット信号ＲＳ０を入力として、アドレス信号によって選択されたワード線にクロック信号ＣＬＫ０とほぼ同じパルス幅の信号を出力する。

図９の例では、４ビットのアドレス信号ＡＤ［０］〜ＡＤ［３］を、それぞれ２ビットずつプリデコーダ２１１、２１２を用いてデコードし、それぞれ４ビットの選択信号ＸＡ１［３：０］、ＸＡ２［３：０］を出力する。４ビットの選択信号ＸＡ２［３：０］がそれぞれ入力される４個のＡＮＤ回路２００において、選択された１個のＡＮＤ回路２００だけが、パルスクロック信号ＣＬＫ０と信号ＲＳ０を、それぞれ、信号ＢＳ１［３：０］とＢＳ２［３：０］として次段に伝播させる。ここで、信号ＸＡ２［３：０］を出力するプリデコーダ２１２は、クロック信号ＣＬＫ０の立ち上がりエッジ以前に値が確定して、クロック信号ＣＬＫ０の立ち下がりエッジ以降まで値を保持する。

次いで、４ビットのパルス信号ＢＳ１［３：０］およびＢＳ２［３：０］と、４ビットの選択信号ＸＡ１［３：０］とがそれぞれ入力される１６個のＡＮＤ回路２００において、選択された１個のＡＮＤ回路２００だけが、パルス信号ＢＳ１をワード線ＷＬに伝播させる。

ここで、信号ＸＡ１［３：０］を出力するプリデコーダ２１１は、信号ＢＳ１の立ち上がりエッジ以前に値が確定して、信号ＢＳ２の立ち下がりエッジ以降まで値を保持する。最終段のＡＮＤ回路２００の場合、リセット用パルス信号ＲＳ１を出力しなくてもよく、インバータ１０４のサイズを小さくすることができる。

本実施例のＡＮＤ回路を用いてアドレスデコーダ回路を構成することで、図１０に示した関連技術のアドレスデコーダ回路と比較して、３０％の高速化が実現できる。

図１１に示した関連技術のアドレスデコーダ回路とリセット動作時の消費電力を比較する。

ファンアウト４程度で設計した場合、１段目のＡＮＤ回路のＮＡＮＤゲートの入力容量は１、ＰＭＯＳトランジスタＰ２の入力容量は１、インバータゲートの入力容量は６、ＮＭＯＳトランジスタＮ４の入力容量は２である。

そして、２段目のＡＮＤ回路では、ＮＡＮＤゲートの入力容量は４、ＰＭＯＳトランジスタＰ２の入力容量は４、インバータゲートの入力容量は２４、ＮＭＯＳトランジスタＮ４の入力容量は８である。

そして、インバータ列の４個のインバータの入力容量はそれぞれ、４、８、２４、３２である。

この時、クロック信号ＣＬＫ０の信号ＲＳ０の伝播によって充放電されるトランジスタ容量は、それぞれ以下のようになる。

ＣＬＫ０：（１＋６）＋（４×４＋２４）＝４７

ＲＳ０：（１＋２）×４＋（４＋８）×１６＋４＋８＋２４＋３２＝２７２

全体では、３１９である。

これに対して、本発明のＡＮＤ回路を用いてアドレスデコーダ回路を構成した場合、以下のようになる。

ＣＬＫ０：（１＋６）＋（４×４＋２４）＝４７

ＲＳ０：（１＋２）×１＋（４＋８）×１＋４＋８／４＋２４／４＋３２／１６＝２９

全体では、７６であり、リセット動作時に充放電されるトランジスタ容量を大きく削減できる。また、アドレスの数が増大すれば、この差はさらに大きくなる。

本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims

アドレス信号の所定のビットフィールドをプリデコードし、プリデコード結果に基づき複数の選択信号のうちいずれか１つを活性化して出力するプリデコーダと、
前記プリデコーダから出力される前記複数の選択信号をそれぞれ入力する複数の論理回路と、を備え、
前記複数の論理回路には、第１のパルス信号と第２のパルス信号が共通に入力され、
前記第１のパルス信号がクロックパルスであり、
前記第２のパルス信号がリセットパルスであり、
前記各論理回路は、
前記第１のパルス信号と前記選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第１のＮＡＮＤゲートと、
前記第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲートと、前記第２のパルス信号と前記選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第２のＮＡＮＤゲートと、
前記第２のＮＡＮＤゲートの出力信号を反転して出力する第２のインバータゲートと、
ドレインが前記第１のＮＡＮＤゲートの出力に接続され、ゲートが前記第２のＮＡＮＤゲートの出力に接続され、ソースが電源電圧に接続された第１のＰＭＯＳトランジスタと、
ドレインが前記第１のインバータゲートの出力に接続され、ゲートが前記第２のインバータゲートの出力に接続され、ソースが接地電位に接続された第１のＮＭＯＳトランジスタと、
を備えている、ことを特徴とするアドレスデコーダ回路。
前記第１のパルス信号は、活性化されると電源電位となり一定時間後に接地電位とされ、
前記第２のパルス信号は、前記第１のパルス信号が電源電位から接地電位になると共に活性化されて電源電位となり一定時間後に接地電位とされ、
前記プリデコーダから前記論理回路に入力される前記選択信号が活性化される場合には、前記第１のパルス信号が活性化される以前に前記選択信号は電源電位に設定され、前記第２のパルス信号が活性化されて接地電位に遷移するまで前記選択信号は電源電位を保ち、
前記選択信号が活性化されない場合には、前記第１のパルス信号が活性化される以前に、前記選択信号は接地電位とされ、前記第２のパルス信号が活性化されて接地電位に遷移するまで前記選択信号は接地電位に保たれる、ことを特徴とする請求項１記載のアドレスデコーダ回路。
前記プリデコーダから前記論理回路に入力される前記選択信号が活性化される場合には、前記論理回路において、前記第１のパルス信号に同期して一定時間後に、第３のパルス信号が、前記第１のインバータゲートから出力され、
前記第２のパルス信号に同期して一定時間後に、第４のパルス信号が、前記第２のインバータゲートから出力される、ことを特徴とする請求項２記載のアドレスデコーダ回路。
前記第１のＮＡＮＤゲートを構成するＰＭＯＳトランジスタのサイズが、前記第１のＰＭＯＳトランジスタのサイズ以下とされ、
前記第１のインバータゲートを構成するＮＭＯＳトランジスタのサイズは、前記第１のＮＭＯＳトランジスタのサイズ以下とされ、
前記第１のパルス信号の活性化から、前記第３のパルス信号の活性化までの遅延時間を短縮してなる、ことを特徴とする請求項３記載のアドレスデコーダ回路。
前記複数の論理回路のうち最終段に配置される論理回路の場合、前記第４のパルス信号を出力しない構成としてなる請求項３記載のアドレスデコーダ回路。
アドレス信号の所定のビットフィールドをプリデコードし、プリデコード結果に基づき複数の選択信号のうちいずれか１つを活性化して出力するプリデコーダと、
前記プリデコーダから出力される複数の選択信号をそれぞれ入力する複数の論理回路を備え、
前記複数の論理回路には、第１のパルス信号と第２のパルス信号が共通に入力され、
前記第１のパルス信号がクロックパルスであり、
前記第２のパルス信号がリセットパルスであり、
前記各論理回路は、
前記第１のパルス信号と前記選択信号とを入力し、前記入力した２つの信号の否定論理積演算結果を出力する第１のＮＡＮＤゲートと、
前記第１のＮＡＮＤゲートの出力信号を反転して出力する第１のインバータゲートと、
前記第２のパルス信号を入力し、前記第１のインバータゲートの出力信号に応答して、前記第２のパルス信号の反転信号をラッチ出力するラッチ回路と、
前記ラッチ回路の出力信号を反転して出力する第２のインバータゲートと、
ドレインが前記第１のＮＡＮＤゲートの出力に接続され、ゲートが前記ラッチ回路の出力に接続され、ソースが電源電圧に接続される第１のＰＭＯＳトランジスタと、
ドレインが前記第１のインバータゲートの出力に接続され、ゲートが前記第２のインバータゲートの出力に接続され、ソースが接地電位に接続された第１のＮＭＯＳトランジスタと、
を備えている、ことを特徴とするアドレスデコーダ回路。
前記ラッチ回路は、前記第１のインバータゲートの出力信号を反転する第３のインバータゲートと、
前記第２のパルス信号を第１の入力に入力する第３のＮＡＮＤゲートと、
前記第３のインバータゲートの出力信号と、前記第３のＮＡＮＤゲートの出力信号を入力とする第４のＮＡＮＤゲートと、
を備え、前記第４のＮＡＮＤゲートの出力は、前記第３のＮＡＮＤゲートの第２の入力に接続されている、ことを特徴とする請求項６記載のアドレスデコーダ回路。
前記第１のパルス信号は、活性化すると電源電位となり一定時間後に接地電位とされ、
前記第２のパルス信号は、前記第１のパルス信号が接地電位になると共に活性化されて電源電位となり一定時間後に接地電位とされ、
前記プリデコーダから前記論理回路に入力される前記選択信号が活性化される場合には、前記第１のパルス信号が活性化される以前に、前記選択信号は電源電位になり、前記第１のパルス信号が活性化されて接地電位に遷移するまで、前記選択信号は電源電位を保ち、
前記選択信号が活性化されない場合には、前記第１のパルス信号が活性化される以前に、前記第１の選択信号は接地電位とされ、前記第１のパルス信号が活性化されて接地電位に遷移するまで、前記選択信号は接地電位に保たれる、ことを特徴とする請求項６又は７記載のアドレスデコーダ回路。
前記プリデコーダから前記論理回路に入力される前記選択信号が活性化される場合には、前記論理回路において、前記第１のパルス信号に同期して一定時間後に第３のパルス信号が、前記第１のインバータゲートから出力され、
前記第２のパルス信号に同期して一定時間後に第４のパルス信号が第２のインバータゲートから出力されることを特徴とする、請求項８記載のアドレスデコーダ回路。
前記第１のＮＡＮＤゲートを構成するＰＭＯＳトランジスタのサイズが、前記第１のＰＭＯＳトランジスタのサイズ以下とされ、
前記第１のインバータゲートを構成するＮＭＯＳトランジスタのサイズが、前記第１のＮＭＯＳトランジスタのサイズ以下とされ、前記第１のパルス信号の活性化から前記第３のパルス信号の活性化までの遅延時間を短縮してなる、ことを特徴とする請求項９記載のアドレスデコーダ回路。
前記複数の論理回路のうち最終段に配置される論理回路の場合、前記第４のパルス信号を出力しない構成としてなる請求項９記載のアドレスデコーダ回路。
請求項１乃至１１のいずれか一に記載のアドレスデコーダ回路を備えた半導体記憶装置。
アドレス信号の所定のビットフィールドをプリデコードし、プリデコード結果に基づき複数の選択信号のうちいずれか１つを活性化して出力するプリデコーダと、
前記プリデコーダから出力される複数の選択信号をそれぞれ入力する複数の論理回路を備え、
前記複数の論理回路には、第１のパルス信号と第２のパルス信号が共通に入力され、
前記第１のパルス信号がクロックパルスであり、
前記第２のパルス信号がリセットパルスであり、
前記各論理回路は、
第１及び第２の入力端子にそれぞれ入力される前記第１のパルス信号及び前記制御信号の否定論理積をとる第１の回路と、
前記第１の回路の出力信号を受け、前記第１の回路の前記出力信号を反転した信号を第１の出力端子から出力する第２の回路と、
前記第２の入力端子及び第３の入力端子にそれぞれ入力される前記制御信号及び前記第２のパルス信号の否定論理積をとる第３の回路と、
前記第３の回路の出力信号を受け、前記第３の回路の前記出力信号を反転した信号を第２の出力端子から出力する第４の回路と、
前記第１の回路の出力と第１の電源間に接続され、前記第３の回路の出力信号に基づきオン・オフ制御される第１のスイッチ素子と、
前記第２の回路の出力と第２の電源間に接続され、前記第４の回路の出力信号に基づきオン・オフ制御される第２のスイッチ素子と、
を備えている、ことを特徴とするアドレスデコーダ回路。
アドレス信号の所定のビットフィールドをプリデコードし、プリデコード結果に基づき複数の選択信号のうちいずれか１つを活性化して出力するプリデコーダと、
前記プリデコーダから出力される複数の選択信号をそれぞれ入力する複数の論理回路を備え、
前記複数の論理回路には、第１のパルス信号と第２のパルス信号が共通に入力され、
前記第１のパルス信号がクロックパルスであり、
前記第２のパルス信号がリセットパルスであり、
前記各論理回路は、
第１及び第２の入力端子にそれぞれ入力される前記第１のパルス信号及び前記制御信号の否定論理積をとる第１の回路と、
前記第１の回路の出力信号を受け、前記第１の回路の前記出力信号を反転した信号を第１の出力端子から出力する第２の回路と、
第３の入力端子に入力される前記第２のパルス信号を、前記第２の回路の出力に応答してラッチする第３の回路と、
前記第３の回路の出力信号を受け、前記第３の回路の前記出力信号を反転した信号を第２の出力端子から出力する第４の回路と、
前記第１の回路の出力と第１の電源間に接続され、前記第３の回路の出力信号に基づきオン・オフ制御される第１のスイッチ素子と、
前記第２の回路の出力と第２の電源間に接続され、前記第４の回路の出力信号に基づきオン・オフ制御される第２のスイッチ素子と、
を備えている、ことを特徴とするアドレスデコーダ回路。
前記プリデコーダ回路が、アドレス信号の所定のビット群（ｍビット）をプリデコードし、出力２＾ｍビット（ただし、＾は冪乗）のうちの１つのビットを活性化するプリデコーダと、
前記アドレス信号の別のビット群（ｎビット、ただし、ｎはｍと等しいか別の数）をプリデコードし、出力２＾ｎビットのうちの１つのビットを活性化する別の前記プリデコーダと、
を備え、
前記複数の論理回路が、
２＾ｍ個並置された第１群の前記論理回路と、
前記第１群の前記論理回路の各論理回路に対してその次段に２＾ｎ個並置される第２群の前記論理回路と、
を備え、
前記第１群の論理回路の各論理回路は、前記第１の入力端子と前記第３の入力端子とに前記第１のパルス信号と前記第２のパルス信号をそれぞれ入力し、前記第２の入力端子は、前記プリデコーダの出力の対応するビットに接続され、前記プリデコーダで対応するビット選択時に活性化される前記選択信号を入力し、
前記第２群の論理回路は、
それぞれの前記第１の入力端子に、前記第１群の前記論理回路のうち対応する論理回路の前記第１の出力端子から出力される第１のパルス信号を、共通に入力し、
それぞれの前記第３の入力端子に、前記第１群の前記論理回路のうち前記対応する論理回路の前記第２の出力端子から出力される第２のパルス信号を、共通に入力し、
それぞれの前記第２の入力端子は、前記別のプリデコーダの出力の対応するビットにそれぞれ接続され、前記別のプリデコーダで対応するビット選択時に活性化される前記選択信号を入力し、
それぞれの前記第１の出力端子と前記第２の出力端子から、第１のパルス信号と第２のパルス信号をそれぞれ出力し、
前記第２群の前記論理回路が最終段の場合、それぞれの前記第１の出力端子から第１のパルス信号を出力し、
前記各論理回路は、前記第２の入力端子に入力される前記選択信号をイネーブル信号とし、
前記イネーブル信号の活性化期間において、前記第１の入力端子に入力される前記第１のパルス信号が活性化され、前記第１のパルス信号の活性から非活性への遷移に同期して前記第３の入力端子に入力される前記第２のパルス信号が活性化される、ことを特徴とする請求項１３又は１４記載のアドレスデコーダ回路。