JP5189741B2 - 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ - Google Patents
多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ Download PDFInfo
- Publication number
- JP5189741B2 JP5189741B2 JP2006163490A JP2006163490A JP5189741B2 JP 5189741 B2 JP5189741 B2 JP 5189741B2 JP 2006163490 A JP2006163490 A JP 2006163490A JP 2006163490 A JP2006163490 A JP 2006163490A JP 5189741 B2 JP5189741 B2 JP 5189741B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- material layer
- pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 230000005669 field effect Effects 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims description 338
- 239000004065 semiconductor Substances 0.000 claims description 134
- 239000000463 material Substances 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 32
- 239000002070 nanowire Substances 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- KFSLWBXXFJQRDL-UHFFFAOYSA-N Peracetic acid Chemical compound CC(=O)OO KFSLWBXXFJQRDL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000009966 trimming Methods 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
20 第1物質層、
30 半導体層、
40 第1パッド層、
50 第1マスク層、
60 リセス領域、
62 第1開口部、
64 第1開口部、
70 埋め込み物質層、
72 層間絶縁層、
80、84 第2マスク層、
82 第2パッド層、
90 ゲート電極層、
92a ゲート絶縁層、
94 第1イオン注入領域、
94S ソースコンタクト、
94D ドレインコンタクト、
96 絶縁スペーサ、
98 第1イオン注入領域。
Claims (22)
- 半導体基板上に互いに対してエッチング選択性のある第1物質層及び半導体層を少なくとも1回以上順次に形成する段階と、
前記半導体層上で第1方向に延びた、所定の幅を有する第1マスク層パターンを形成する段階と、
前記第1マスク層パターンをエッチングマスクとして使用して、前記半導体層及び前記第1物質層をエッチングして、前記第1マスク層パターンの両側に前記第1物質層を露出されるリセス領域を形成する段階と、
前記第1マスク層パターンより狭い幅を有する少なくとも一つの縮小された第1マスク層パターンを形成する段階と、
前記半導体基板の全面に埋め込み物質層を形成した後、前記縮小された第1マスク層パターンの上面が露出されるように表面を平坦化する段階と、
前記第1方向に垂直な第2方向に延びた、前記縮小された第1マスク層パターンの上面を露出させる離隔された少なくとも一対の第2マスク層パターンを形成する段階と、
前記第2マスク層パターン及び前記埋め込み物質層をエッチングマスクとして使用して、前記縮小された第1マスク層パターン、前記半導体層、及び前記第1物質層をエッチングして、前記第1物質層が露出される第1開口部を形成する段階と、
前記第2マスク層パターンをエッチングマスクとして使用し、前記埋め込み物質層をエッチングして、前記第1物質層が露出される第2開口部を形成する段階と、
露出された前記第1物質層を除去して、前記半導体層の周囲を露出させる段階と、
露出された前記半導体層を取り囲むゲート絶縁層及びゲート電極層を形成する段階と、を含む多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 露出された前記半導体層を取り囲むゲート絶縁層及びゲート電極層を形成する段階の後に、
前記ゲート電極層をエッチングマスクとして使用して、前記第2マスク層パターン及び前記縮小された第1マスク層パターンを除去して、前記半導体層の上面を露出させる段階と、
前記ゲート電極層をイオン注入マスクとして使用して、不純物イオンを注入して前記ゲート電極層の両側に露出された前記半導体層に第1イオン注入領域を形成する段階と、
をさらに含むことを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記第1イオン注入領域を形成する段階の後、
前記ゲート電極層の両側壁に絶縁スペーサを形成した後に、不純物イオンを注入して第2イオン注入領域を形成する段階をさらに含むことを特徴とする請求項2に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記第2イオン注入領域を形成する段階の後に、
前記露出された半導体層の表面をシリサイド化する段階と、
前記結果物の全面に層間絶縁層を形成する段階と、
をさらに含むことを特徴とする請求項3に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記ゲート電極層をエッチングマスクとして使用して、前記第2マスクパターン及び前記縮小された第1マスクパターンを除去して、前記半導体層の上面を露出させる段階の後、前記第1イオン注入領域を形成する段階の前に、
前記埋め込み物質層を除去して前記第1物質層を露出させる段階と、
前記露出された第1物質層を除去する段階と、
をさらに含むことを特徴とする請求項2に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記第1イオン注入領域を形成する段階の後に、
前記埋め込み物質層を除去して前記第1物質層を露出させる段階と、
前記露出された第1物質層を除去する段階と、をさらに含むことを特徴とする請求項2に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記第1物質層は、SiGe層であり、前記半導体層は、Si層であることを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記第1物質層を除去する段階は、過酢酸を含むエッチング液を使用して行うことを特徴とする請求項7に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記SiGe層及び前記Si層は、エピタキシャル成長によって形成することを特徴とする請求項7に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記第1マスク層パターン及び前記第2マスク層パターンは、窒化ケイ素層を含むことを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記第1物質層及び半導体層を少なくとも1回順次に形成する段階の後に、
前記第1マスク層パターンと前記半導体層との間にパッド層を形成する段階をさらに含むことを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 前記第1マスク層は、窒化ケイ素層であり、前記縮小された第1マスク層パターンは、前記第1マスク層パターンをリン酸でトリミングして形成することを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記埋め込み物質層は、酸化物層であることを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 前記第1開口部の底は、前記半導体基板に至ることを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。
- 露出された前記第1物質層を除去して、前記半導体層の周囲を露出させる段階の後に、
露出された前記半導体層を水素雰囲気下でアニーリングして、前記半導体層を矩形または楕円形の断面形状を有し、前記断面の直径はnmサイズを有するナノワイヤー形状に形成する段階をさらに含むことを特徴とする請求項1に記載の多重チャンネルを有するMOS電界効果トランジスタの製造方法。 - 半導体基板と、
前記半導体基板上で対向する側壁を有し、離隔されている一対の第1物質層パターンと、
前記第1物質層パターン上に形成され、前記対向する第1物質層パターンの側壁間では、前記半導体基板及び前記半導体基板の上面と水平方向に互いに離隔された少なくとも二つのブリッジ部分を有する半導体層パターンであって、前記ブリッジ部分の半導体層は、チャンネル領域をなし、前記ブリッジ部分と連結される両側の半導体層は、それぞれソース領域及びドレイン領域をなす前記半導体層パターンと、
前記半導体層パターンの前記チャンネル領域の周囲を取り囲むゲート絶縁層と、
前記チャンネル領域を取り囲み、前記ゲート絶縁層上に形成されたゲート電極層と、
を備える多重チャンネルを有するMOS電界効果トランジスタ。 - 前記チャンネル領域は、矩形または楕円形の断面形状を有するナノワイヤー形状を有することを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
- 前記チャンネル領域は、前記半導体基板の上面に対して垂直な方向に複数形成されたことを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
- 前記第1物質層パターンは、半導体層から形成されており、前記ソース領域及びドレイン領域は、前記半導体層パターン及び前記第1物質層まで延びていることを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
- 前記第1物質層パターンは、SiGe層であり、前記半導体層パターンは、Si層であることを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
- 前記第1物質層は、絶縁物質層から形成されており、前記ソース領域及びドレイン領域は、前記半導体層パターン内にのみ形成されたことを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
- 前記半導体層パターンは、前記半導体基板からフローティングされていることを特徴とする請求項16に記載の多重チャンネルを有するMOS電界効果トランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050050492A KR100618900B1 (ko) | 2005-06-13 | 2005-06-13 | 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터 |
KR10-2005-0050492 | 2005-06-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006352125A JP2006352125A (ja) | 2006-12-28 |
JP5189741B2 true JP5189741B2 (ja) | 2013-04-24 |
Family
ID=37590110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163490A Active JP5189741B2 (ja) | 2005-06-13 | 2006-06-13 | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ |
Country Status (3)
Country | Link |
---|---|
US (2) | US7588977B2 (ja) |
JP (1) | JP5189741B2 (ja) |
KR (1) | KR100618900B1 (ja) |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100801063B1 (ko) * | 2006-10-02 | 2008-02-04 | 삼성전자주식회사 | 게이트 올 어라운드형 반도체 장치 및 그 제조 방법 |
US7821061B2 (en) * | 2007-03-29 | 2010-10-26 | Intel Corporation | Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications |
US7727830B2 (en) * | 2007-12-31 | 2010-06-01 | Intel Corporation | Fabrication of germanium nanowire transistors |
KR20090089108A (ko) * | 2008-02-18 | 2009-08-21 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 따라 제조된 반도체 장치 |
TW201017769A (en) * | 2008-10-17 | 2010-05-01 | Univ Nat Chiao Tung | Transistor structure with suspension type nano-channel and the manufacturing method thereof |
US7851790B2 (en) * | 2008-12-30 | 2010-12-14 | Intel Corporation | Isolated Germanium nanowire on Silicon fin |
US7893492B2 (en) * | 2009-02-17 | 2011-02-22 | International Business Machines Corporation | Nanowire mesh device and method of fabricating same |
US8546269B2 (en) * | 2009-04-03 | 2013-10-01 | International Business Machines Corporation | Top-down nanowire thinning processes |
US8084308B2 (en) * | 2009-05-21 | 2011-12-27 | International Business Machines Corporation | Single gate inverter nanowire mesh |
JP2011003797A (ja) * | 2009-06-19 | 2011-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4991814B2 (ja) * | 2009-09-16 | 2012-08-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP4922373B2 (ja) * | 2009-09-16 | 2012-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8384065B2 (en) * | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
US8143113B2 (en) | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
US8129247B2 (en) | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
US8173993B2 (en) * | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
US8722492B2 (en) * | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
US8399314B2 (en) * | 2010-03-25 | 2013-03-19 | International Business Machines Corporation | p-FET with a strained nanowire channel and embedded SiGe source and drain stressors |
US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
US8536563B2 (en) | 2010-09-17 | 2013-09-17 | International Business Machines Corporation | Nanowire field effect transistors |
US8753942B2 (en) | 2010-12-01 | 2014-06-17 | Intel Corporation | Silicon and silicon germanium nanowire structures |
US8563376B2 (en) | 2011-12-16 | 2013-10-22 | International Business Machines Corporation | Hybrid CMOS nanowire mesh device and bulk CMOS device |
US8709888B2 (en) | 2011-12-16 | 2014-04-29 | International Business Machines Corporation | Hybrid CMOS nanowire mesh device and PDSOI device |
US8722472B2 (en) | 2011-12-16 | 2014-05-13 | International Business Machines Corporation | Hybrid CMOS nanowire mesh device and FINFET device |
CN104011868B (zh) | 2011-12-19 | 2017-02-15 | 英特尔公司 | Ⅲ族‑n纳米线晶体管 |
US9012284B2 (en) | 2011-12-23 | 2015-04-21 | Intel Corporation | Nanowire transistor devices and forming techniques |
WO2013095651A1 (en) | 2011-12-23 | 2013-06-27 | Intel Corporation | Non-planar gate all-around device and method of fabrication thereof |
US9048260B2 (en) | 2011-12-31 | 2015-06-02 | Intel Corporation | Method of forming a semiconductor device with tall fins and using hard mask etch stops |
US8889564B2 (en) | 2012-08-31 | 2014-11-18 | International Business Machines Corporation | Suspended nanowire structure |
US8679902B1 (en) | 2012-09-27 | 2014-03-25 | International Business Machines Corporation | Stacked nanowire field effect transistor |
US9035277B2 (en) | 2013-08-01 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and fabricating the same |
US9224866B2 (en) * | 2013-08-27 | 2015-12-29 | Globalfoundries Inc. | Suspended body field effect transistor |
US9070770B2 (en) | 2013-08-27 | 2015-06-30 | International Business Machines Corporation | Low interfacial defect field effect transistor |
US9362397B2 (en) | 2013-09-24 | 2016-06-07 | Samsung Electronics Co., Ltd. | Semiconductor devices |
CN104517847B (zh) * | 2013-09-29 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 无结晶体管及其形成方法 |
WO2015050546A1 (en) * | 2013-10-03 | 2015-04-09 | Intel Corporation | Internal spacers for nanowire transistors and method of fabrication thereof |
US9484423B2 (en) | 2013-11-01 | 2016-11-01 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet III-V channel FETs |
US9570609B2 (en) | 2013-11-01 | 2017-02-14 | Samsung Electronics Co., Ltd. | Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same |
US9093302B2 (en) * | 2013-11-13 | 2015-07-28 | Globalfoundries Inc. | Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices |
US9966471B2 (en) * | 2014-06-27 | 2018-05-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked Gate-All-Around FinFET and method forming the same |
US9647098B2 (en) | 2014-07-21 | 2017-05-09 | Samsung Electronics Co., Ltd. | Thermionically-overdriven tunnel FETs and methods of fabricating the same |
US9306019B2 (en) * | 2014-08-12 | 2016-04-05 | GlobalFoundries, Inc. | Integrated circuits with nanowires and methods of manufacturing the same |
US9343529B2 (en) * | 2014-09-05 | 2016-05-17 | International Business Machines Corporation | Method of formation of germanium nanowires on bulk substrates |
US9362354B1 (en) | 2015-02-18 | 2016-06-07 | International Business Machines Corporation | Tuning gate lengths in semiconductor device structures |
US20160372600A1 (en) * | 2015-06-19 | 2016-12-22 | International Business Machines Corporation | Contact-first field-effect transistors |
US9627330B2 (en) | 2015-07-13 | 2017-04-18 | International Business Machines Corporation | Support for long channel length nanowire transistors |
KR102373620B1 (ko) | 2015-09-30 | 2022-03-11 | 삼성전자주식회사 | 반도체 장치 |
US10204985B2 (en) * | 2015-11-16 | 2019-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device structure |
US9431301B1 (en) * | 2015-12-10 | 2016-08-30 | International Business Machines Corporation | Nanowire field effect transistor (FET) and method for fabricating the same |
KR102409962B1 (ko) * | 2015-12-16 | 2022-06-16 | 삼성전자주식회사 | 반도체 장치 |
KR102663340B1 (ko) | 2018-01-30 | 2024-05-07 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 반도체 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
JPH118390A (ja) | 1997-06-18 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
DE10036897C1 (de) * | 2000-07-28 | 2002-01-03 | Infineon Technologies Ag | Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors |
US6635923B2 (en) * | 2001-05-24 | 2003-10-21 | International Business Machines Corporation | Damascene double-gate MOSFET with vertical channel regions |
US6689650B2 (en) * | 2001-09-27 | 2004-02-10 | International Business Machines Corporation | Fin field effect transistor with self-aligned gate |
JP3793808B2 (ja) * | 2002-05-02 | 2006-07-05 | 国立大学法人東京工業大学 | 電界効果トランジスタの製造方法 |
KR100481209B1 (ko) * | 2002-10-01 | 2005-04-08 | 삼성전자주식회사 | 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
US7078298B2 (en) * | 2003-05-20 | 2006-07-18 | Sharp Laboratories Of America, Inc. | Silicon-on-nothing fabrication process |
US6909151B2 (en) * | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
KR100544324B1 (ko) | 2003-07-09 | 2006-01-23 | 학교법인고려중앙학원 | 실린더 형태의 게이트를 갖는 나노 전자소자의 제조 방법및 나노 전자소자 |
EP1675169A1 (en) * | 2003-10-10 | 2006-06-28 | Tokyo Institute of Technology | Semiconductor substrate, semiconductor device and process for producing semiconductor substrate |
KR100515061B1 (ko) * | 2003-10-31 | 2005-09-14 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법 |
JP4442194B2 (ja) * | 2003-11-05 | 2010-03-31 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
-
2005
- 2005-06-13 KR KR1020050050492A patent/KR100618900B1/ko active IP Right Grant
-
2006
- 2006-06-13 US US11/452,066 patent/US7588977B2/en active Active
- 2006-06-13 JP JP2006163490A patent/JP5189741B2/ja active Active
-
2009
- 2009-08-10 US US12/538,222 patent/US7795687B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090294864A1 (en) | 2009-12-03 |
US7588977B2 (en) | 2009-09-15 |
KR100618900B1 (ko) | 2006-09-01 |
JP2006352125A (ja) | 2006-12-28 |
US7795687B2 (en) | 2010-09-14 |
US20070004124A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5189741B2 (ja) | 多重チャンネルを有するmos電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するmos電界効果トランジスタ | |
US7002207B2 (en) | Field effect transistors having multiple stacked channels | |
US8263444B2 (en) | Methods of forming semiconductor-on-insulating (SOI) field effect transistors with body contacts | |
US8129777B2 (en) | Semiconductor device having a multi-channel type MOS transistor | |
JP4745663B2 (ja) | ダブルゲートFin−FETデバイスを形成する方法 | |
KR100653536B1 (ko) | 반도체 소자의 핀 전계효과 트랜지스터 제조방법 | |
US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
KR100620446B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
US8119486B2 (en) | Methods of manufacturing semiconductor devices having a recessed-channel | |
JP2005064517A (ja) | 第1材料の薄い層の下に別の材料及び/又は空間の部分を形成する方法 | |
KR20020096654A (ko) | 이중 게이트 mosfet 및 그 제조방법 | |
WO2007054844A2 (en) | Vertical insulated gate field-effect transistor and method of manufacturing the same | |
JP2005322830A (ja) | 半導体装置の製造方法 | |
KR20070101435A (ko) | 반도체 소자 및 그 제조 방법 | |
JP4797495B2 (ja) | 半導体装置の製造方法 | |
KR20050066968A (ko) | 다중 게이트 모스 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5189741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |