JP4442194B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4442194B2 JP4442194B2 JP2003375470A JP2003375470A JP4442194B2 JP 4442194 B2 JP4442194 B2 JP 4442194B2 JP 2003375470 A JP2003375470 A JP 2003375470A JP 2003375470 A JP2003375470 A JP 2003375470A JP 4442194 B2 JP4442194 B2 JP 4442194B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating film
- manufacturing
- semiconductor device
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
本発明によれば、半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、前記半導体全面に犠牲酸化膜の形成と除去を行う犠牲酸化膜形成除去工程とを備える半導体装置の製造方法とすることにより、達成される。
本発明によれば、等方性エッチングがフッ硝酸系エッチング液を用いたエッチングである特許請求の範囲の請求項1記載の半導体装置の製造方法とすることが望ましい。
本発明によれば、前記アニール工程前であって前記保護膜除去工程後に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を備える特許請求の範囲の請求項1乃至4のいずれか一項に記載の半導体装置の製造方法とすることが好適である。
本発明によれば、前記アニール工程前であって前記保護膜除去工程と同時に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を行う特許請求の範囲の請求項1乃至4のいずれか一項に記載の半導体装置の製造方法とすることがより好ましい。
(実施例1)
本発明にかかるトレンチゲート型MOS構造を備える半導体装置の製造方法を説明するために、前述の図2の丸状点線で示したトレンチ部分の拡大図を図1に示す。前記図2(b)の丸状点線部の拡大図が図1(a)である。トレンチ13の形成は従来と同様に、シリコン半導体基板11の主表面上に酸化膜12を形成し、この酸化膜12に所要のトレンチ形成用のパターンをフォトエッチングした後、前記酸化膜12をマスクとして半導体基板11にRIE(Reactive Ion Etching)法等の異方性エッチングによりトレンチ13を形成する(図1(a)。ヘリウムガスと水素ガス4%の混合ガスを用いて常圧下で、温度950〜1100℃、時間60秒〜600秒の範囲から適宜いずれかの組み合わせの条件を選択して水素アニールを行うことにより、RIE法によるトレンチ内壁表面の凹凸状の粗面状態を平坦化し修復する(図1(b))。この水素アニールの好ましい温度時間条件は、たとえば、1050℃で、300秒としてよい。この水素アニールにより、前記結晶欠陥や凹凸の低減効果を得るには、Siマイグレーションが充分に行われる必要があり、そのためには温度は少なくとも950℃以上必要である。温度が1100℃より高温か、あるいは時間が600秒より長いと、トレンチの形状について、開口部が次第に狭くなる形状になってしまうので、好ましくない。前記水素アニールによるSiマイグレーションは水素を含まない不活性ガスだけの雰囲気でも進むことを見つけた。水素はSiマイグレーションに対しては抑制効果を有するので、水素ガスを雰囲気中に混合することにより、Siマイグレーションの進行状態を制御できる効果をもつことがわかった。その意味で、水素ガスを不活性ガスに混合することが好ましい。
(実施例2)
図3のトレンチ113部分の拡大断面図に示すように、前述の実施例1の図1(a)〜図1(c)と同様の工程により、図3(a)、(b)、(c)のようにトレンチ形成用酸化膜112除去まで進めて、トレンチ113形成後のトレンチ113内壁表面の平坦化を計り、その後、図3(d)のように、半導体基板111全体に犠牲酸化膜118を形成し、続いて除去することにより、トレンチ113開口端のコーナー114を丸めると、前述と同様にSiマイグレーションによる突起の形成がないので、実施例1と同様に、ゲート不良を少なくすることができる。
(実施例3)
図5のトレンチ213部分の拡大断面図に示すように、実施例1と同様にトレンチ213を形成し、水素アニール処理前であって、トレンチ213内壁に形成された保護膜を除去した後あるいは同時に、マスク用酸化膜212をトレンチ開口端後退量219で後退させる。その後は前記実施例1と同様に水素アニールを行い、トレンチ213内壁面を平坦化し、マスク用酸化膜212の除去と等方性エッチングを行うことにより、前記水素アニールの際に形成された突起217を完全に除去する。このようにすることにより、ゲート不良を減少させることができる。また、実施例1と同様に、等方性エッチングによるトレンチ213幅の広がり等の問題発生もない。前記後退量は50nmより少なくすることが、チップパターンの微細化の観点から好ましい。
12 マスク用酸化膜(絶縁膜)
13 トレンチ
14 トレンチコーナー(トレンチ開口端)
211 半導体基板
212 マスク用酸化膜(絶縁膜)
213 トレンチ
214 トレンチコーナー(トレンチ開口端)
217 突起
219 後退量
Claims (6)
- 半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に半導体基板全面に等方性エッチングを行う等方性エッチング工程とを備えることを特徴とする半導体装置の製造方法。
- 半導体基板に絶縁膜をマスクとしてトレンチを形成するトレンチ形成工程と、前記トレンチ形成工程後に、トレンチ内壁に形成された保護膜を除去する保護膜除去工程と、前記保護膜除去工程後に、不活性雰囲気中、水素雰囲気中あるいは不活性ガスと水素ガスとの混合雰囲気中のうち、いずれかの雰囲気中でアニールするアニール工程と、前記アニール工程後に、前記マスクとしての絶縁膜を除去する絶縁膜除去工程と、前記絶縁膜除去工程後に、前記半導体全面に犠牲酸化膜の形成と除去を行う犠牲酸化膜形成除去工程とを備えることを特徴とする半導体装置の製造方法。
- 等方性エッチングがCDE(Chemical Dry Etching)であることを特徴とする請求項1記載の半導体装置の製造方法。
- 等方性エッチングがフッ硝酸系エッチング液を用いたエッチングであることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記アニール工程前であって前記保護膜除去工程後に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を備えることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
- 前記前記アニール工程前であって前記保護膜除去工程と同時に、前記マスクとしての絶縁膜を前記トレンチ開口端から後退させる絶縁膜後退工程を行うことを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375470A JP4442194B2 (ja) | 2003-11-05 | 2003-11-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003375470A JP4442194B2 (ja) | 2003-11-05 | 2003-11-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142265A JP2005142265A (ja) | 2005-06-02 |
JP4442194B2 true JP4442194B2 (ja) | 2010-03-31 |
Family
ID=34686831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003375470A Expired - Fee Related JP4442194B2 (ja) | 2003-11-05 | 2003-11-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4442194B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100618900B1 (ko) * | 2005-06-13 | 2006-09-01 | 삼성전자주식회사 | 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터 |
JP2007194333A (ja) * | 2006-01-18 | 2007-08-02 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2007250855A (ja) * | 2006-03-16 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP4446202B2 (ja) | 2006-09-22 | 2010-04-07 | エルピーダメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2008305961A (ja) | 2007-06-07 | 2008-12-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5814663B2 (ja) * | 2011-07-13 | 2015-11-17 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法 |
JP7073876B2 (ja) | 2018-04-16 | 2022-05-24 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2003
- 2003-11-05 JP JP2003375470A patent/JP4442194B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142265A (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4421618B2 (ja) | フィン型電界効果トランジスタの製造方法 | |
JP4961668B2 (ja) | 半導体装置の製造方法 | |
CN107591362B (zh) | 半导体结构及其形成方法 | |
JP4221420B2 (ja) | 半導体装置の製造方法 | |
JP4442194B2 (ja) | 半導体装置の製造方法 | |
JP2006019661A (ja) | 半導体装置及びその製造方法 | |
JP4123961B2 (ja) | 半導体装置の製造方法 | |
JP4267659B2 (ja) | フィン型電界効果トランジスタの製造方法 | |
JP2007194333A (ja) | 半導体装置の製造方法 | |
US7368363B2 (en) | Method of manufacturing semiconductor device and method of treating semiconductor surface | |
JP3877672B2 (ja) | 半導体装置の製造方法 | |
US9748111B2 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
TWI322472B (en) | Method for fabricating semiconductor device with gate | |
JP3896881B2 (ja) | 半導体装置の製造方法 | |
JP2013505589A (ja) | トレンチdmosトランジスタの製造方法 | |
JP2005142549A (ja) | 半導体装置の製造方法 | |
KR100586009B1 (ko) | 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치 | |
US11545557B2 (en) | Semiconductor device and fabrication method thereof | |
US9685316B2 (en) | Semiconductor process | |
JP4826036B2 (ja) | 半導体装置の製造方法 | |
JP4764988B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
US20050106794A1 (en) | Method of manufacturing a semiconductor device | |
JP2005093562A (ja) | 半導体装置の製造方法 | |
KR20060101947A (ko) | 반도체 소자의 형성방법 | |
KR100724473B1 (ko) | 실리콘 산화막으로 격리된 소오스/드레인 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4442194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |