JP5188947B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP5188947B2 JP5188947B2 JP2008316629A JP2008316629A JP5188947B2 JP 5188947 B2 JP5188947 B2 JP 5188947B2 JP 2008316629 A JP2008316629 A JP 2008316629A JP 2008316629 A JP2008316629 A JP 2008316629A JP 5188947 B2 JP5188947 B2 JP 5188947B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- barrier metal
- copper
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は多層配線基板の製造方法に関し、更に詳細には複数の銅から成る配線パターンが絶縁層を介して多層に積層された多層配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board in which a plurality of wiring patterns made of copper are laminated in layers via an insulating layer.
配線基板の製造方法として、ダマシン法が知られている。かかるダマシン法を多層配線基板の製造に適用することが下記特許文献1に提案されている。この多層配線基板の製造方法を図11に示す。
図11に示す多層配線基板の製造方法では、複数の配線パターンが多層に積層された積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成している。
先ず、図11(a)に示す様に、複数の配線パターンが多層に積層された積層基板100の一面側に開口する複数のヴィア穴102,102・・を形成する。このヴィア穴102,102・・の底面には、所定層に形成されたパッドが露出する。かかるヴィア穴102,102・・の各内壁面を含む積層基板100の一面側全面に、めっきシード層104を形成する。このシード層104上には、レジスト樹脂層106,106・・によってパターニングが施されている。
次いで、図11(b)に示す様に、めっきシード層104を給電層とする電解めっきを施して、ヴィア穴102,102・・の各内壁面を含む積層基板100の一面側全面にめっき金属を析出して、ヴィア穴102,102・・を充填し且つレジスト樹脂層106,106・・を覆うめっき金属層108を形成する。
その後、図11(c)に示す様に、めっき金属層108を研磨して、レジスト樹脂層106,106・・の表面を露出し、配線パターン110,110とヴィア112,112・・・を形成する。
更に、図11(d)に示す様に、レジスト樹脂層106,106・・を剥離した後、露出しためっきシード層104をエッチングして除去することによって、積層基板100の一面側にヴィア112,112・・に接続された配線パターン110,110・・が形成された多層配線基板を得ることができる。
In the method for manufacturing a multilayer wiring board shown in FIG. 11, vias and wiring patterns are formed by a damascene method on one surface side of a multilayer board in which a plurality of wiring patterns are laminated in a multilayer manner.
First, as shown in FIG. 11A, a plurality of
Next, as shown in FIG. 11B, electrolytic plating using the
Thereafter, as shown in FIG. 11C, the
Further, as shown in FIG. 11D, after the
図11に示す多層配線基板の製造方法では、積層基板100の一面側にヴィア112及び配線パターン110をダマシン法によって形成できる。このため、積層基板100の一面側に微細な配線パターン110を形成できる。
しかし、図11に示す配線基板の製造方法では、積層基板100を形成した後、ダマシン法によってヴィア112,112・・及び配線パターン110,110・・を形成している。このため、積層基板100内に微細な配線パターン及びヴィアをダマシン法で形成できない。
そこで、本発明の課題は、複数の配線パターンを多層に積層した積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成する従来の多層配線基板の製造方法の課題を解消し、複数の配線パターンを多層に積層する際に、ヴィアと配線パターンとをダマシン法で形成できる多層配線基板の製造方法を提供する。
In the method for manufacturing a multilayer wiring board shown in FIG. 11, the via 112 and the
However, in the method for manufacturing a wiring board shown in FIG. 11, vias 112, 112,... And
Accordingly, an object of the present invention is to solve the problem of a conventional multilayer wiring board manufacturing method in which a via and a wiring pattern are formed by a damascene method on one surface side of a multilayer substrate in which a plurality of wiring patterns are laminated in multiple layers. Provided is a method for manufacturing a multilayer wiring board in which vias and wiring patterns can be formed by a damascene method when wiring patterns are stacked in multiple layers.
本発明者は、前記課題を解決すべく検討した結果、ダマシン法によってヴィアと配線パターンとを形成する際に、絶縁層の配線パターンを形成する形成面が平坦面に形成されていることが大切であることを知り、本発明に到達した。
すなわち、本発明は、ダマシン法によってヴィア及び配線パターンが形成される多層配線基板の製造方法であって、(a)少なくとも一面が平坦面に形成された支持板を用い、前記支持板の一面にバリアメタル層を形成する工程と、(b)前記バリアメタル層上に前記支持板の平坦面に倣って表面が平坦面の第1絶縁層を形成する工程と、(c)前記バリアメタル層の表面が底面に露出する第1ヴィア穴を前記第1絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第1ヴィア穴に銅を充填して第1ヴィアを形成する工程と、(d)前記第1絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第1絶縁層に形成された凹溝の内壁面と、前記第1ヴィアの表面とを含む前記第1絶縁層の全面を覆う第1めっきシード層を形成する工程と、(e)前記バリアメタル層を給電層とし、前記第1ヴィアを経由して前記第1めっきシード層に給電した電解銅めっきによって、前記(d)工程で形成された凹溝に銅を充填し、表面が平坦面の第1配線パターンを形成する工程と、(f)前記第1配線パターン上に、絶縁層を介して配線パターンを積層する工程と、(g)前記(f)工程後、前記第1絶縁層から前記支持板及び前記バリアメタル層を剥離する工程とを含むことを特徴とする多層配線基板の製造方法にある。
As a result of studying the above problems, the present inventor found that when forming the via and the wiring pattern by the damascene method, it is important that the formation surface on which the wiring pattern of the insulating layer is formed is a flat surface. As a result, the present invention has been reached.
That is, the present invention is a method for manufacturing a multilayer wiring board in which vias and wiring patterns are formed by a damascene method, wherein (a) a support plate having at least one surface formed on a flat surface is used, and one surface of the support plate is used. Forming a barrier metal layer; (b) forming a first insulating layer having a flat surface following the flat surface of the support plate on the barrier metal layer; and (c) forming the barrier metal layer. After the first via hole having the surface exposed at the bottom surface is formed in the first insulating layer, the first via hole is filled with copper by electrolytic copper plating using the barrier metal layer as a power feeding layer to form the first via. (D) an inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the first insulating layer, or an inner wall surface of a groove formed in the first insulating layer; Including one via surface Forming a first plating seed layer covering the entire surface of one insulating layer; and (e) electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the first plating seed layer via the first via. (D) filling the concave grooves formed in the step (d) with copper to form a first wiring pattern having a flat surface, and (f) an insulating layer on the first wiring pattern. A method of manufacturing a multilayer wiring board comprising: laminating a wiring pattern; and (g) separating the support plate and the barrier metal layer from the first insulating layer after the step (f). It is in.
かかる本発明において、前記(e)工程では、前記(d)工程で形成された凹溝を銅で充填しつつ、前記第1めっきシード層を覆う銅層を形成した後、前記銅層に研磨を施して、表面が平坦面の前記第1配線パターンを形成することによって、第1絶縁層上に微細な配線パターンを容易に形成できる。
また、前記(f)工程は、(f1)前記第1配線パターンの平坦面に倣って表面が平坦面の第2絶縁層を形成する工程と、(f2)前記第1ヴィア上に形成されたパッドの表面又は前記第1ヴィアの表面が底面に露出する第2ヴィア穴を前記第2絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第2ヴィア穴に銅を充填して第2ヴィアを形成する工程と、(f3)前記第2絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第2絶縁層に形成された凹溝の内壁面、及び前記第2ヴィアの表面を含む前記第2絶縁層の全面を覆う第2めっきシード層を形成する工程と、(f4)前記バリアメタル層を給電層とし、前記第1ヴィア及び前記第2ヴィアを経由して前記第2めっきシード層に給電した電解銅めっきによって、前記(f3)工程で形成された凹溝に銅を充填し、表面が平坦面の第2配線パターンを形成する工程とを含むことによって、第1絶縁層上に積層された第2絶縁層上にダマシン法により配線パターンを形成できる。
更に、前記(a)工程では、両面が平坦面に形成された支持板を用い、前記支持板の両面にバリアメタル層を形成し、前記支持板の両面側の各々に、前記(b)、(c)、(d)、(e)、(f)工程を行うことが好ましい。
In the present invention, in the step (e), the copper layer covering the first plating seed layer is formed while filling the concave groove formed in the step (d) with copper, and then polished on the copper layer. By forming the first wiring pattern having a flat surface , a fine wiring pattern can be easily formed on the first insulating layer.
The step (f) includes: (f1) forming a second insulating layer having a flat surface following the flat surface of the first wiring pattern; and (f2) formed on the first via. After forming a second via hole in the second insulating layer where the surface of the pad or the surface of the first via is exposed on the bottom surface, copper is deposited on the second via hole by electrolytic copper plating using the barrier metal layer as a power feeding layer. And forming a second via by filling (f3) an inner wall surface of a concave groove formed by a permanent resist layer patterned on the surface of the second insulating layer or formed on the second insulating layer Forming a second plating seed layer covering the entire inner surface of the second insulating layer including the inner wall surface of the groove and the surface of the second via; and (f4) using the barrier metal layer as a power feeding layer, Via the second via and the second via By electrolytic copper plating to power the seed layer can, by including the step of said (f3) copper was filled in the concave groove formed in step, the surface to form a second wiring pattern of the flat surface, the first insulating A wiring pattern can be formed on the second insulating layer stacked on the layer by a damascene method.
Further, in the step (a), a support plate having both surfaces formed flat is used, a barrier metal layer is formed on both sides of the support plate, and each of the both sides of the support plate is subjected to the steps (b), It is preferable to perform the steps (c), (d), (e), and (f) .
絶縁層の表面にダマシン法によって配線パターンを形成する際に、絶縁層の表面に凹部が形成されると、凹部内に形成された配線パターン同士がショートするおそれがある。
この点、本発明では、支持板の平坦な一面側に形成した第1絶縁層の平坦な表面に、ダマシン法によって配線パターンを形成している。このため、第1絶縁層の表面に形成した配線パターンは、隣接する配線パターンと確実に絶縁でき、得られた多層配線基板の信頼性を向上できる。
また、従来のダマシン法によって多層配線基板を製造する際には、ヴィア穴及び配線パターンを形成する配線パターン用凹溝を電解銅めっきによって銅で充填して成る銅層を研磨する。
ところで、通常、ヴィア穴は配線パターン用凹溝よりも深いため、ヴィア穴に銅を充填できる電解銅めっき時間は、配線パターン用凹溝に銅を充填できる電解銅めっき時間よりも長くなる。このため、配線パターン用凹溝上には、必要以上に厚い銅層が形成される。
この様に、必要以上に厚く形成された銅層を研磨して、配線パターンの表面を露出することは、研磨時間を長くして、多層配線基板の製造コストを高くする。
この点、本発明では、第1絶縁層に形成したヴィア穴を電解銅めっきによって銅で充填した後、第1絶縁層の表面にダマシン法によって配線パターンを形成する。このため、第1絶縁層の表面に形成した配線パターン用凹溝のみに、電解銅めっきによって充分な銅を充填できればよく、必要以上に厚い銅層を形成することは要しない。
従って、銅層の研磨時間を短縮でき、多層配線基板の製造コストの低減を図ることができる。
When forming a wiring pattern on the surface of the insulating layer by the damascene method, if a recess is formed on the surface of the insulating layer, the wiring patterns formed in the recess may be short-circuited.
In this regard, in the present invention, the wiring pattern is formed by the damascene method on the flat surface of the first insulating layer formed on the flat one surface side of the support plate. For this reason, the wiring pattern formed on the surface of the first insulating layer can be reliably insulated from the adjacent wiring pattern, and the reliability of the obtained multilayer wiring board can be improved.
Further, when a multilayer wiring board is manufactured by a conventional damascene method, a copper layer formed by filling a via hole and a wiring pattern concave groove for forming a wiring pattern with copper by electrolytic copper plating is polished.
By the way, since the via hole is usually deeper than the wiring pattern groove, the electrolytic copper plating time for filling the via hole with copper is longer than the electrolytic copper plating time for filling the wiring pattern groove with copper. For this reason, an unnecessarily thick copper layer is formed on the wiring pattern concave groove.
In this way, polishing the copper layer formed thicker than necessary to expose the surface of the wiring pattern increases the polishing time and increases the manufacturing cost of the multilayer wiring board.
In this regard, in the present invention, the via hole formed in the first insulating layer is filled with copper by electrolytic copper plating, and then a wiring pattern is formed on the surface of the first insulating layer by the damascene method. For this reason, it suffices that sufficient copper can be filled by electrolytic copper plating only into the wiring pattern grooves formed on the surface of the first insulating layer, and it is not necessary to form a copper layer that is thicker than necessary.
Therefore, the polishing time of the copper layer can be shortened, and the manufacturing cost of the multilayer wiring board can be reduced.
本発明に係る多層配線基板の製造方法の一例を図1〜図4に示す。図1〜図4に示す多層配線基板の製造方法では、先ず、図1(a)に示す様に、金属製の本体部10aの両面側にバリアメタル層10b,10bが形成された支持板10を用いる。このバリアメタル層10bは、銅のエッチング液によってエッチングされない金属、例えばニッケル、チタン、クロム、スズ等から成る。このバリアメタル層10b,10bが形成された支持板10の両面は平坦面に形成されている。
かかる支持板10の両面側には、絶縁樹脂から成る第1絶縁層12a,12aが形成されている。この第1絶縁層12a,12aの表面は、支持板10の平坦面に倣って平坦面に形成されている。かかる第1絶縁層12aは、エポキシ樹脂やポリイミド樹脂等の樹脂を塗布、或いはこれらの樹脂から成るフィルムを貼着することによって形成できる。
更に、第1絶縁層12a,12aの各々には、支持板10のバリアメタル層10bの表面が底面に露出するヴィア穴14,14・・が形成されている。かかるヴィア穴14,14・・は、レーザ等によって容易に形成できる。
かかるヴィア穴14,14・・の各々には、図1(b)に示す様に、バリアメタル層10b,10bを給電層とする電解銅めっきによって、銅を充填してヴィア16aを形成する。この電解銅めっきは、ヴィア16aの端面が第1絶縁層12aの表面と略一致したとき停止する。
An example of a method for manufacturing a multilayer wiring board according to the present invention is shown in FIGS. 1 to 4, first, as shown in FIG. 1A, a
First insulating layers 12 a and 12 a made of an insulating resin are formed on both sides of the
Furthermore, each of the first insulating layers 12a, 12a is formed with via
In each of the via holes 14, 14..., As shown in FIG. 1 (b), a via 16 a is formed by filling copper with electrolytic copper plating using the
次いで、第1絶縁層12a,12aの各表面にダマシン法によって配線パターンを形成する。
先ず、図1(c)に示す様に、ヴィア16a,16a・・の端面を含む第1絶縁層12a,12aの表面に、形成するパッド及び配線パターンに倣った凹溝22,22・・を永久レジスト層18,18・・によって形成するパターニングを施す。このパターニングは、ヴィア16a,16a・・の端面を含む第1絶縁層12a,12aの全表面を覆う感光性レジストから成るレジスト層を形成した後、レジスト層を所望のパターンにパターニングすることによって行うことができる。パターニング後に残存するレジスト層は永久レジスト層18である。
かかる永久レジスト層18,18・・を含むパターニング面の各々には、図1(d)に示す様に、めっきシード層としての薄金属層20を形成する。薄金属層20,20は、無電解銅めっき或いはスパッタ等によって形成できる。
Next, a wiring pattern is formed on each surface of the first insulating layers 12a and 12a by a damascene method.
First, as shown in FIG. 1 (c),
As shown in FIG. 1 (d), a
更に、バリアメタル層10b,10bを給電層とする電解銅めっきを、第1絶縁層12a,12aの各パターニング面に施す。かかる電解銅めっきでは、給電層のバリアメタル層10b、10bの各々からヴィア16aを経由してパターニング面の全面を覆う薄金属層20に給電し、図2(a)に示す様に、凹溝22,22・・を銅で充填しつつ、残存する永久レジスト層18,18・・を覆う銅層24を形成する。
その後、銅層24に研磨を施して、図2(b)に示す様に、永久レジスト層18,18・・を露出することよって、永久レジスト層18,18・・及び配線パターン26a,26a・・の各々は、第1絶縁層12a,12aの各平坦面に形成されているため、隣接する配線パターン26aとの間を永久レジスト層18によって確実に絶縁できる。また、ヴィア16aに接続するパッド26bと隣接する配線パターン26aとの間も、永久レジスト層18によって確実に絶縁できる。
尚、この研磨としては、機械的研磨、化学的機械的研磨(CMP)を採用できる。
Further, electrolytic copper plating using the barrier metal layers 10b and 10b as a power feeding layer is performed on the patterning surfaces of the first insulating layers 12a and 12a. In such electrolytic copper plating, power is supplied from each of the barrier metal layers 10b and 10b of the power supply layer to the
Thereafter, the
As this polishing, mechanical polishing or chemical mechanical polishing (CMP) can be employed.
この様に、ダマシン法によって形成した配線パターン26a及びパッド26bの表面は面一であり平坦面である。このため、図2(c)に示す様に、第1絶縁層12a,12a上に積層した第2絶縁層12b,12bの表面を容易に平坦面に形成できる。
かかる第2絶縁層12b,12bにも、図2(c)に示す様に、レーザ等によってパッド26b,26bが底面に露出するヴィア穴28,28・・を形成する。
更に、給電層のバリアメタル層10b,10bからヴィア16a及びパッド26bを経由して給電する電解銅めっきを施すことによって、図2(d)に示す様に、ヴィア穴28,28・・に銅を充填してヴィア16b,16b・・を形成する。この電解銅めっきは、ヴィア16bの端面が第1絶縁層12bの表面と略一致したとき停止する。形成されたヴィア16bは、ヴィア16aに接続されたパッド26bに立設されている。
As described above, the surfaces of the wiring pattern 26a and the pad 26b formed by the damascene method are flush and flat. For this reason, as shown in FIG.2 (c), the surface of the 2nd insulating layers 12b and 12b laminated | stacked on the 1st insulating layers 12a and 12a can be easily formed in a flat surface.
In the second insulating layers 12b and 12b, as shown in FIG. 2C, via
Further, by applying electrolytic copper plating for supplying power from the barrier metal layers 10b and 10b of the power supply layer via the via 16a and the pad 26b, as shown in FIG. 2D, the via holes 28, 28,. To form vias 16b, 16b. This electrolytic copper plating stops when the end face of the via 16b substantially coincides with the surface of the first insulating layer 12b . The formed via 16b is erected on a pad 26b connected to the via 16a.
次いで、第2絶縁層12b,12bの各表面にダマシン法によって配線パターンを形成する。
この場合も、先ず、図3(a)に示す様に、ヴィア16b,16b・・の端面を含む第2絶縁層12b,12bの表面に、形成するパッド及び配線パターンに倣った凹溝22,22・・を永久レジスト層18,18・・によって形成するパターニングを施す。
かかる永久レジスト層18,18・・を含むパターニング面の各々には、図3(b)に示す様に、めっきシード層としての薄金属層29を形成する。
更に、給電層のバリアメタル層10b,10bからヴィア16a、パッド26b、ヴィア16b及び薄金属層29を経由して給電する電解銅めっきを施して、凹溝22,22・・を銅で充填しつつ、図2(a)に示すような、永久レジスト層18,18・・を覆う銅層24を形成した後、銅層24に研磨を施す。
かかる研磨によって、図3(c)に示す様に、永久レジスト層18,18・・を露出することによって、第2絶縁層12b,12b上に形成された永久レジスト層18,18・・及び配線パターン30a,30a・・の各々は、第2絶縁層12b,12bの各平坦面に形成されている。このため、隣接する配線パターン30aとの間を永久レジスト層18によって確実に絶縁できる。また、ヴィア16bに接続するパッド30bと隣接する配線パターン30aとの間も、永久レジスト層18によって確実に絶縁できる。
Next, a wiring pattern is formed on each surface of the second insulating layers 12b and 12b by a damascene method.
Also in this case, first, as shown in FIG. 3 (a), on the surfaces of the second insulating layers 12b and 12b including the end faces of the vias 16b, 16b,. .. Are patterned by the permanent resist
As shown in FIG. 3B, a
Further, electrolytic copper plating for feeding power from the
3C, the permanent resist
この様に、第2絶縁層12b,12b上に形成された配線パターン30a,30a・・及びパッド30b,30b・・が露出する露出面は、図4(a)に示す様に、パッド30b,30b・・の各パッド面を除いてソルダレスト層32によって被覆して、支持板10の両面側に多層配線基板40,40を形成できる。
その後、図4(b)に示す様に、支持板10の本体部10aをエッチングによって除去し、二個の多層配線基板40,40に分離する。
更に、多層配線基板40,40の各々に付着しているバリアメタル層10bをエッチングによって除去することによって、図4(c)に示す多層配線基板40を得ることができる。
得られた多層配線基板40は、図4(c)に示す様に、支持板10のバリアメタル層10bに密着して形成された第1絶縁層12aのヴィア16a,16a・・の端面が露出した露出面は、多層配線基板40の他方の面よりも平坦面に形成でき、半導体素子50の搭載面とすることが好ましい。
また、多層配線基板40の他方の面である、第2絶縁層12bに形成したパッド30b,30b・・の各パッド面は、外部接続端子52の装着面とすることが好ましい。このパッド30b,30b・・は、ダマシン法によって形成しており、ファインなパッド30bを形成できる。このため、外部接続端子52の高密度化にも対応できる。
In this way, the exposed surfaces from which the wiring patterns 30a, 30a,... And the
Thereafter, as shown in FIG. 4B, the main body portion 10a of the
Furthermore, by removing the
In the obtained
In addition, the pad surfaces of the
図1〜図4に示す製造方法では、支持板10の両面側に二個の多層配線基板40,40を形成したが、図5に示す様に、支持板10の一面側に多層配線基板40を形成してもよい。
また、図1〜図4に示す製造方法では、第1絶縁層12a及び第2絶縁層12bの各々を貫通するヴィア16a,16bが積層されて形成されているが、図6(a)に示す様に、第1絶縁層12aのみを貫通するヴィア16a1を形成してもよい。このヴィア16a1は、他のヴィア16a,16aを形成すると同時に形成できる。
或いは、図6(b)に示す様に、第2絶縁層12bのみを貫通するヴィア16b1を形成できる。このヴィア16b1は、第1絶縁層12aを貫通するヴィア16aと配線パターン26aを介して電気的に接続されているものである。ヴィア16b1を形成するヴィア穴を電解銅めっきによって銅を充填する際に、給電層のバリアメタル層10b、ヴィア16a、配線パターン26aを介して、ヴィア穴の底面に露出するパッド26bに給電するためである。
In the manufacturing method shown in FIGS. 1 to 4, two
In addition, in the manufacturing method shown in FIGS. 1 to 4, vias 16 a and 16 b penetrating each of the first insulating layer 12 a and the second insulating layer 12 b are stacked, but are shown in FIG. Similarly, the via 16a1 penetrating only the first insulating layer 12a may be formed. The via 16a1 can be formed simultaneously with the formation of the other vias 16a and 16a.
Alternatively, as shown in FIG. 6B, a via 16b1 penetrating only the second insulating layer 12b can be formed. The via 16b1 is electrically connected to the via 16a penetrating the first insulating layer 12a via the wiring pattern 26a. When filling the via hole forming the via 16b1 with copper by electrolytic copper plating, power is supplied to the pad 26b exposed on the bottom surface of the via hole via the
図1〜図4に示す製造方法では、第1絶縁層12a及び第2絶縁層12bの各々に、ダマシン法によって配線パターンを形成しているが、第2絶縁層12b上に形成するヴィア及び配線パターンは、図7に示す様に、公知のアディティブ法やセミアディティブ法によって形成してもよい。
第1絶縁層12a上にダマシン法によって形成した配線パターン26a及びパッド26bの表面は面一であり平坦面である。このため、かかる第1絶縁層12a上に形成した第2絶縁層12b上に形成するヴィア及び配線パターンは、公知のアディティブ法やセミアディティブ法によって形成しても、第1絶線層12a及び第2絶縁層の各層上に形成するヴィア及び配線パターンを公知のアディティブ法やセミアディティブ法によって形成した場合に比較して、平坦面に形成できるからである。
また、図1〜図7に示す製造方法では、第1絶縁層12a上に配線パターン26a,26a・・を形成していたが、図8に示す様に、第1絶縁層12aに配線パターン26a,26a・・を形成してもよい。
In the manufacturing method shown in FIGS. 1 to 4, the wiring pattern is formed on each of the first insulating layer 12 a and the second insulating layer 12 b by the damascene method. However, the via and the wiring formed on the second insulating layer 12 b are used. The pattern may be formed by a known additive method or semi-additive method, as shown in FIG.
The surfaces of the wiring pattern 26a and the pad 26b formed on the first insulating layer 12a by the damascene method are flush and flat. Therefore, vias and wiring patterns formed on the second insulating layer 12b formed on the first insulating layer 12a may be formed by a known additive method or semi-additive method, This is because the vias and wiring patterns formed on each of the two insulating layers can be formed on a flat surface as compared with the case where they are formed by a known additive method or semi-additive method.
1 to 7, the wiring patterns 26a, 26a,... Are formed on the first insulating layer 12a. However, as shown in FIG. 8, the wiring pattern 26a is formed on the first insulating layer 12a. , 26a... May be formed.
図8に示す製造方法では、図1(b)に示す様に、ヴィア16a,16a・・を形成した後、図8(a)に示す様に、第1絶縁層12a,12aにレーザによって配線パターン用の凹溝54,54・・を形成する。
かかる凹溝54,54・・の内壁面を含む第1絶縁層12a,12aの全表面に、無電解銅めっき或いはスパッタ等によってめっきシード層としての薄金属層56を形成した後、バリアメタル層10b,10bを給電層とする電解銅めっきを、薄金属層56,56によって覆われた第1絶縁層12a,12aの全面に亘って施す。かかる電解銅めっきでは、給電層のバリアメタル層10b、10bの各々からヴィア16aを経由して第1絶縁層12a,12aの全面を覆う薄金属層56,56に給電し、図8(c)に示す様に、凹溝54,54・・を銅で充填しつつ、薄金属層56,56を覆う銅層58,58を形成する。
次いで、銅層58,58に研磨を施して、図8(d)に示す様に、第1絶縁層12a,12aの表面を露出することよって、配線パターン26a,26a・・の各々は、隣接する配線パターン26aとの間を第1絶縁層12aによって確実に絶縁できる。また、ヴィア16aと隣接する配線パターン26aとの間も、第1絶縁層12aによって確実に絶縁できる。
その後、図8(a)〜図8(d)に示す方法によって、或いは図2(c)〜図3(c)に示す方法によって、第1絶縁層12a,12a上に形成した第2絶縁層12b,12b上に配線パターン30a,30a・・を形成してもよい。
尚、この研磨としては、機械的研磨、化学的機械的研磨(CMP)を採用できる。
In the manufacturing method shown in FIG. 8, after the vias 16a, 16a,... Are formed as shown in FIG. 1B, wiring is performed on the first insulating layers 12a, 12a by laser as shown in FIG.
A
Next, the copper layers 58, 58 are polished to expose the surfaces of the first insulating layers 12a, 12a, as shown in FIG. 8D, so that each of the wiring patterns 26a, 26a,. The wiring pattern 26a to be insulated can be reliably insulated by the first insulating layer 12a. Further, the first insulating layer 12a can reliably insulate between the via 16a and the adjacent wiring pattern 26a.
Thereafter, the second insulating layer formed on the first insulating layers 12a and 12a by the method shown in FIGS. 8A to 8D or the method shown in FIGS. 2C to 3C. Wiring patterns 30a, 30a,... May be formed on 12b, 12b.
As this polishing, mechanical polishing or chemical mechanical polishing (CMP) can be employed.
ところで、図1〜図8に示す製造方法では、平坦面にダマシン法によって配線パターンやパッド形成している。
これに対し、例えば、図9(a)に示す如く、平坦な一面側を覆うバリアメタル層81上にパッド82,82が形成され、絶縁層80の表面とパッド82,82との間に段差が形成されている基板80を用いた場合、基板80の一面側に形成した絶縁層上にダマシン法によって配線パターンやパッド形成することは困難である。
つまり、図9(b)に示す様に、基板80の一面側に形成したパッド82,82を被覆する樹脂製の絶縁層84を絶縁層80の一面側に形成したとき、凹部86が形成される。パッド82,82上に形成される絶縁層84の厚さと、絶縁層80の表面上に形成される絶縁層84の厚さが異なり、絶縁層84の樹脂が硬化等する際に、絶縁層80の表面上に形成された絶縁層84の収縮が大きくなるためである。
この様に、凹部86が形成された絶縁層84に形成した、底面にバリアメタル層81の表面が露出するヴィア穴に、バリアメタル層81を給電層とする電解銅めっきによって銅を充填して、図9(c)に示す様に、ヴィア88,88・・を形成する。
更に、ヴィア88,88・・の表面を含む絶縁層84の表面に、図9(d)に示す様に、永久レジスト層90,90・・によってパターニングを施した後、永久レジスト層90,90・・の表面を含む絶縁層84の一面側全面にめっき用シード層92を形成する。
By the way, in the manufacturing method shown in FIGS. 1-8, the wiring pattern and the pad are formed by the damascene method on the flat surface.
On the other hand, for example, as shown in FIG. 9A, pads 82 and 82 are formed on a
That is, as shown in FIG. 9B, when the
In this way, copper is filled in the via hole formed in the insulating
Further, the surface of the insulating
次いで、図10(a)に示す様に、給電層のバリアメタル層、ヴィア88及びめっきシード用シード層92を経由して給電する電解銅めっきによって、絶縁層84のパターニング面の全面を覆う銅層94を形成する。
かかる銅層94に研磨を施して、図10(b)に示す様に、レジスト層90,90・・の表面を露出し、隣接する配線パターン等と絶縁されたパッド96,96・・を形成したとき、絶縁層84の凹部86内に形成されたレジスト層90a,90a・・の表面を露出することができない。
このため、凹部86内でレジスト層90a,90a・・によってパターニングされた配線パターン98a,98a・・は、隣接する配線パターンと絶縁されずショートすることになる。
この点、図1〜図8に示す配線基板では、平坦面にダマシン法によって配線パターンやパッド形成しているため、隣接する配線パターンとの間を永久レジスト層又は第1絶縁層によって確実に絶縁でき、且つヴィアに接続するパッドと隣接する配線パターンとの間も、永久レジスト層又は第1絶縁層によって確実に絶縁できる。
Next, as shown in FIG. 10A, the copper covering the entire patterned surface of the insulating
The
Therefore, the wiring patterns 98a, 98a,... Patterned by the resist layers 90a , 90a, ... In the
In this respect, in the wiring substrate shown in FIGS. 1 to 8, since the wiring pattern and the pad are formed on the flat surface by the damascene method, it is reliably insulated from the adjacent wiring pattern by the permanent resist layer or the first insulating layer. In addition, the pad connected to the via and the adjacent wiring pattern can be reliably insulated by the permanent resist layer or the first insulating layer.
10 支持板
10a 本体部
10b バリアメタル層
12a 第1絶縁層
12b 第2絶縁層
14,28 ヴィア穴
16a,16b ヴィア
16a1,16b1 ヴィア
20,29,56 薄金属層
22,54 凹溝
24,58 銅層
26a,30a 配線パターン
26b,30b パッド
32 ソルダレスト層
40 多層配線基板
50 半導体素子
52 外部接続端子
DESCRIPTION OF
Claims (4)
(a)少なくとも一面が平坦面に形成された支持板を用い、前記支持板の一面にバリアメタル層を形成する工程と、
(b)前記バリアメタル層上に前記支持板の平坦面に倣って表面が平坦面の第1絶縁層を形成する工程と、
(c)前記バリアメタル層の表面が底面に露出する第1ヴィア穴を前記第1絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第1ヴィア穴に銅を充填して第1ヴィアを形成する工程と、
(d)前記第1絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第1絶縁層に形成された凹溝の内壁面と、前記第1ヴィアの表面とを含む前記第1絶縁層の全面を覆う第1めっきシード層を形成する工程と、
(e)前記バリアメタル層を給電層とし、前記第1ヴィアを経由して前記第1めっきシード層に給電した電解銅めっきによって、前記(d)工程で形成された凹溝に銅を充填し、表面が平坦面の第1配線パターンを形成する工程と、
(f)前記第1配線パターン上に、絶縁層を介して配線パターンを積層する工程と、
(g)前記(f)工程後、前記第1絶縁層から前記支持板及び前記バリアメタル層を剥離する工程と
を含むことを特徴とする多層配線基板の製造方法。 A method of manufacturing a multilayer wiring board in which vias and wiring patterns are formed by a damascene method,
(A) using a support plate having at least one surface formed on a flat surface, and forming a barrier metal layer on one surface of the support plate;
(B) forming a first insulating layer having a flat surface following the flat surface of the support plate on the barrier metal layer;
(C) After forming a first via hole in the first insulating layer where the surface of the barrier metal layer is exposed on the bottom surface, copper is added to the first via hole by electrolytic copper plating using the barrier metal layer as a power feeding layer. Filling to form a first via;
(D) an inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the first insulating layer, or an inner wall surface of a groove formed in the first insulating layer, and the surface of the first via Forming a first plating seed layer covering the entire surface of the first insulating layer including:
(E) Filling the concave grooves formed in the step (d) with copper by electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the first plating seed layer via the first via. Forming a first wiring pattern having a flat surface;
(F) a step of laminating a wiring pattern on the first wiring pattern via an insulating layer;
(G) after the step (f), peeling the support plate and the barrier metal layer from the first insulating layer;
A method for producing a multilayer wiring board, comprising:
(f1)前記第1配線パターンの平坦面に倣って表面が平坦面の第2絶縁層を形成する工程と、
(f2)前記第1ヴィア上に形成されたパッドの表面又は前記第1ヴィアの表面が底面に露出する第2ヴィア穴を前記第2絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第2ヴィア穴に銅を充填して第2ヴィアを形成する工程と、
(f3)前記第2絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第2絶縁層に形成された凹溝の内壁面、及び前記第2ヴィアの表面を含む前記第2絶縁層の全面を覆う第2めっきシード層を形成する工程と、
(f4)前記バリアメタル層を給電層とし、前記第1ヴィア及び前記第2ヴィアを経由して前記第2めっきシード層に給電した電解銅めっきによって、前記(f3)工程で形成された凹溝に銅を充填し、表面が平坦面の第2配線パターンを形成する工程と
を含む請求項1又は請求項2記載の多層配線基板の製造方法。 The step (f)
(F1) forming a second insulating layer having a flat surface following the flat surface of the first wiring pattern;
(F2) After the surface of the pad formed on the first via or the second via hole in which the surface of the first via is exposed on the bottom surface is formed in the second insulating layer, the barrier metal layer is used as a power feeding layer. Filling the second via hole with copper by electrolytic copper plating to form a second via;
(F3) An inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the second insulating layer or an inner wall surface of a groove formed in the second insulating layer, and the surface of the second via Forming a second plating seed layer covering the entire surface of the second insulating layer including:
(F4) A groove formed in the step (f3) by electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the second plating seed layer via the first via and the second via. Filling the substrate with copper and forming a second wiring pattern having a flat surface.
The manufacturing method of the multilayer wiring board of Claim 1 or Claim 2 containing this .
前記支持板の両面側の各々に、前記(b)、(c)、(d)、(e)、(f)工程を行う請求項1〜3のいずれか一項記載の多層配線基板の製造方法。 In the step (a), using a support plate formed on both sides of a flat surface, a barrier metal layer is formed on both sides of the support plate,
The manufacturing of the multilayer wiring board according to any one of claims 1 to 3, wherein the steps (b), (c), (d), (e), and (f) are performed on each of both surfaces of the support plate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010141164A JP2010141164A (en) | 2010-06-24 |
JP2010141164A5 JP2010141164A5 (en) | 2011-12-15 |
JP5188947B2 true JP5188947B2 (en) | 2013-04-24 |
Family
ID=42351028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316629A Active JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5188947B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101416042B1 (en) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | PCB and method of manufacturing the same |
CN103826390A (en) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | Thick copper printed circuit board and manufacturing method thereof |
TWI559465B (en) * | 2015-08-14 | 2016-11-21 | 恆勁科技股份有限公司 | Package substrate and its fabrication method |
US11508665B2 (en) | 2020-06-23 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packages with thick RDLs and thin RDLs stacked alternatingly |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238970A (en) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | Multilayered printed board and manufacture thereof |
JP2002111174A (en) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | Method for manufacturing wiring circuit board |
US6815709B2 (en) * | 2001-05-23 | 2004-11-09 | International Business Machines Corporation | Structure having flush circuitry features and method of making |
JP4912716B2 (en) * | 2006-03-29 | 2012-04-11 | 新光電気工業株式会社 | Wiring substrate manufacturing method and semiconductor device manufacturing method |
JP2007335539A (en) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | Method of manufacturing double sided wiring board |
JP4635033B2 (en) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | Wiring board manufacturing method and electronic component mounting structure manufacturing method |
-
2008
- 2008-12-12 JP JP2008316629A patent/JP5188947B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010141164A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
KR20060048664A (en) | Method for fabricating an electronic component embedded substrate | |
JP2009283739A (en) | Wiring substrate and production method thereof | |
JPH0779078A (en) | Multilayer wiring board and manufacture thereof | |
TWI487438B (en) | The printed circuit board and the method for manufacturing the same | |
WO2018110437A1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
KR100832650B1 (en) | Multi layer printed circuit board and fabricating method of the same | |
JP5188947B2 (en) | Manufacturing method of multilayer wiring board | |
JP2006196768A (en) | Method of manufacturing wiring board | |
JP2010141164A5 (en) | ||
JP2007194476A (en) | Method for manufacturing multilayer wiring board | |
JP2006339350A (en) | Printed wiring board and its manufacturing method | |
JP2007208229A (en) | Manufacturing method of multilayer wiring board | |
JP7266469B2 (en) | Wiring board manufacturing method and laminated structure | |
JP2009289869A5 (en) | ||
KR100945080B1 (en) | Method For Manufacturing Printed Circuit Board | |
JP5419583B2 (en) | Wiring board manufacturing method | |
JP2003264368A (en) | Multilayered electric wiring circuit board and its manufacturing method | |
JP2008124124A (en) | Core board manufacturing method, and wiring board manufacturing method | |
TWI505759B (en) | Printed circuit board and method for manufacturing the same | |
JP4580752B2 (en) | Manufacturing method of semiconductor device | |
JP2006339349A (en) | Printed wiring board and method of manufacturing same | |
KR100813441B1 (en) | Method of fabricating a printed circuit board having a fine line spacing pitch | |
JP2010262954A (en) | Method for manufacturing wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5188947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |