JP2010141164A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010141164A5 JP2010141164A5 JP2008316629A JP2008316629A JP2010141164A5 JP 2010141164 A5 JP2010141164 A5 JP 2010141164A5 JP 2008316629 A JP2008316629 A JP 2008316629A JP 2008316629 A JP2008316629 A JP 2008316629A JP 2010141164 A5 JP2010141164 A5 JP 2010141164A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- barrier metal
- copper
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 38
- 229910052802 copper Inorganic materials 0.000 claims description 38
- 239000010949 copper Substances 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 238000007747 plating Methods 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Description
本発明者は、前記課題を解決すべく検討した結果、ダマシン法によってヴィアと配線パターンとを形成する際に、絶縁層の配線パターンを形成する形成面が平坦面に形成されていることが大切であることを知り、本発明に到達した。
すなわち、本発明は、ダマシン法によってヴィア及び配線パターンが形成される多層配線基板の製造方法であって、（ａ）少なくとも一面が平坦面に形成された支持板を用い、前記支持板の一面にバリアメタル層を形成する工程と、（ｂ）前記バリアメタル層上に前記支持板の平坦面に倣って表面が平坦面の第１絶縁層を形成する工程と、（ｃ）前記バリアメタル層の表面が底面に露出する第１ヴィア穴を前記第１絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第１ヴィア穴に銅を充填して第１ヴィアを形成する工程と、（ｄ）前記第１絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第１絶縁層に形成された凹溝の内壁面と、前記第１ヴィアの表面とを含む前記第１絶縁層の全面を覆う第１めっきシード層を形成する工程と、（ｅ）前記バリアメタル層を給電層とし、前記第１ヴィアを経由して前記第１めっきシード層に給電した電解銅めっきによって、前記（ｄ）工程で形成された凹溝に銅を充填し、表面が平坦面の第１配線パターンを形成する工程と、（ｆ）前記第１配線パターン上に、絶縁層を介して配線パターンを積層する工程と、（ｇ）前記（ｆ）工程後、前記第１絶縁層から前記支持板及び前記バリアメタル層を剥離する工程とを含むことを特徴とする多層配線基板の製造方法にある。
As a result of studying the above problems, the present inventor found that when forming the via and the wiring pattern by the damascene method, it is important that the formation surface for forming the wiring pattern of the insulating layer is a flat surface. As a result, the present invention has been reached.
That is, the present invention is a method of manufacturing a multilayer wiring board in which vias and wiring patterns are formed by a damascene method, and (a) using a support plate having at least one surface formed on a flat surface, Forming a barrier metal layer; (b) forming a first insulating layer having a flat surface following the flat surface of the support plate on the barrier metal layer; and (c) forming the barrier metal layer. After the first via hole having the surface exposed at the bottom surface is formed in the first insulating layer, the first via hole is filled with copper by electrolytic copper plating using the barrier metal layer as a power feeding layer to form the first via. (D) an inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the first insulating layer, or an inner wall surface of a groove formed in the first insulating layer; Including one via surface Forming a first plating seed layer covering the entire surface of one insulating layer; and (e) electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the first plating seed layer via the first via. (D) filling the concave grooves formed in the step (d) with copper to form a first wiring pattern having a flat surface, and (f) an insulating layer on the first wiring pattern. A method of manufacturing a multilayer wiring board comprising: laminating a wiring pattern; and (g) separating the support plate and the barrier metal layer from the first insulating layer after the step (f). It is in.
かかる本発明において、前記（ｅ）工程では、前記（ｄ）工程で形成された凹溝を銅で充填しつつ、前記第１めっきシード層を覆う銅層を形成した後、前記銅層に研磨を施して、表面が平坦面の前記第１配線パターンを形成することによって、第１絶縁層上に微細な配線パターンを容易に形成できる。
また、前記（ｆ）工程は、（ｆ１）前記第１配線パターンの平坦面に倣って表面が平坦面の第２絶縁層を形成する工程と、（ｆ２）前記第１ヴィア上に形成されたパッドの表面又は前記第１ヴィアの表面が底面に露出する第２ヴィア穴を前記第２絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第２ヴィア穴に銅を充填して第２ヴィアを形成する工程と、（ｆ３）前記第２絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第２絶縁層に形成された凹溝の内壁面、及び前記第２ヴィアの表面を含む前記第２絶縁層の全面を覆う第２めっきシード層を形成する工程と、（ｆ４）前記バリアメタル層を給電層とし、前記第１ヴィア及び前記第２ヴィアを経由して前記第２めっきシード層に給電した電解銅めっきによって、前記（ｆ３）工程で形成された凹溝に銅を充填し、表面が平坦面の第２配線パターンを形成する工程とを含むことによって、第１絶縁層上に積層された第２絶縁層上にダマシン法により配線パターンを形成できる。
更に、前記（ａ）工程では、両面が平坦面に形成された支持板を用い、前記支持板の両面にバリアメタル層を形成し、前記支持板の両面側の各々に、前記（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）工程を行うことが好ましい。
In the present invention, in the step (e), the copper layer covering the first plating seed layer is formed while filling the concave groove formed in the step (d) with copper, and then polished on the copper layer. By forming the first wiring pattern having a flat surface , a fine wiring pattern can be easily formed on the first insulating layer.
The step (f) includes: (f1) forming a second insulating layer having a flat surface following the flat surface of the first wiring pattern; and (f2) formed on the first via. After forming a second via hole in the second insulating layer where the surface of the pad or the surface of the first via is exposed on the bottom surface, copper is deposited on the second via hole by electrolytic copper plating using the barrier metal layer as a power feeding layer. And forming a second via by filling (f3) an inner wall surface of a concave groove formed by a permanent resist layer patterned on the surface of the second insulating layer or formed on the second insulating layer Forming a second plating seed layer covering the entire inner surface of the second insulating layer including the inner wall surface of the groove and the surface of the second via; and (f4) using the barrier metal layer as a power feeding layer, Via the second via and the second via By electrolytic copper plating to power the seed layer can, by including the step of said (f3) copper was filled in the concave groove formed in step, the surface to form a second wiring pattern of the flat surface, the first insulating A wiring pattern can be formed on the second insulating layer stacked on the layer by a damascene method.
Further, in the step (a), a support plate having both surfaces formed flat is used, a barrier metal layer is formed on both sides of the support plate, and each of the both sides of the support plate is subjected to the steps (b), It is preferable to perform the steps (c), (d), (e), and (f) .
次いで、第１絶縁層１２ａ，１２ａの各表面にダマシン法によって配線パターンを形成する。
先ず、図１（ｃ）に示す様に、ヴィア１６ａ，１６ａ・・の端面を含む第１絶縁層１２ａ，１２ａの表面に、形成するパッド及び配線パターンに倣った凹溝２２，２２・・を永久レジスト層１８，１８・・によって形成するパターニングを施す。このパターニングは、ヴィア１６ａ，１６ａ・・の端面を含む第１絶縁層１２ａ，１２ａの全表面を覆う感光性レジストから成るレジスト層を形成した後、レジスト層を所望のパターンにパターニングすることによって行うことができる。パターニング後に残存するレジスト層は永久レジスト層１８である。
かかる永久レジスト層１８，１８・・を含むパターニング面の各々には、図１（ｄ）に示す様に、めっきシード層としての薄金属層２０を形成する。薄金属層２０，２０は、無電解銅めっき或いはスパッタ等によって形成できる。
Next, a wiring pattern is formed on each surface of the first insulating layers 12a and 12a by a damascene method.
First, as shown in FIG. 1 (c), grooves 22 are formed on the surfaces of the first insulating layers 12a, 12a including the end surfaces of the vias 16a, 16a,. Patterning formed by the permanent resist layers 18, 18,. This patterning is performed by forming a resist layer made of a photosensitive resist covering the entire surface of the first insulating layers 12a, 12a including the end surfaces of the vias 16a, 16a,... And then patterning the resist layer into a desired pattern. be able to. The resist layer remaining after patterning is a permanent resist layer 18.
As shown in FIG. 1 (d), a thin metal layer 20 as a plating seed layer is formed on each of the patterning surfaces including the permanent resist layers 18, 18,. The thin metal layers 20 and 20 can be formed by electroless copper plating or sputtering.
更に、バリアメタル層１０ｂ，１０ｂを給電層とする電解銅めっきを、第１絶縁層１２ａ，１２ａの各パターニング面に施す。かかる電解銅めっきでは、給電層のバリアメタル層１０ｂ、１０ｂの各々からヴィア１６ａを経由してパターニング面の全面を覆う薄金属層２０に給電し、図２（ａ）に示す様に、凹溝２２，２２・・を銅で充填しつつ、残存する永久レジスト層１８，１８・・を覆う銅層２４を形成する。
その後、銅層２４に研磨を施して、図２（ｂ）に示す様に、永久レジスト層１８，１８・・を露出することよって、永久レジスト層１８，１８・・及び配線パターン２６ａ，２６ａ・・の各々は、第１絶縁層１２ａ，１２ａの各平坦面に形成されているため、隣接する配線パターン２６ａとの間を永久レジスト層１８によって確実に絶縁できる。また、ヴィア１６ａに接続するパッド２６ｂと隣接する配線パターン２６ａとの間も、永久レジスト層１８によって確実に絶縁できる。
尚、この研磨としては、機械的研磨、化学的機械的研磨（ＣＭＰ）を採用できる。
Further, electrolytic copper plating using the barrier metal layers 10b and 10b as a power feeding layer is performed on the patterning surfaces of the first insulating layers 12a and 12a. In such electrolytic copper plating, power is supplied from each of the barrier metal layers 10b and 10b of the power supply layer to the thin metal layer 20 covering the entire surface of the patterning surface via the vias 16a, and as shown in FIG. Are filled with copper, and a copper layer 24 is formed to cover the remaining permanent resist layers 18, 18.
Thereafter, the copper layer 24 is polished to expose the permanent resist layers 18, 18,... And the wiring patterns 26a, 26a,. Are formed on the flat surfaces of the first insulating layers 12a and 12a, so that the permanent resist layer 18 can reliably insulate the adjacent wiring patterns 26a. Further, the permanent resist layer 18 can reliably insulate between the pad 26b connected to the via 16a and the adjacent wiring pattern 26a.
As this polishing, mechanical polishing or chemical mechanical polishing (CMP) can be employed.
この様に、ダマシン法によって形成した配線パターン２６ａ及びパッド２６ｂの表面は面一であり平坦面である。このため、図２（ｃ）に示す様に、第１絶縁層１２ａ，１２ａ上に積層した第２絶縁層１２ｂ，１２ｂの表面を容易に平坦面に形成できる。
かかる第２絶縁層１２ｂ，１２ｂにも、図２（ｃ）に示す様に、レーザ等によってパッド２６ｂ，２６ｂが底面に露出するヴィア穴２８，２８・・を形成する。
更に、給電層のバリアメタル層１０ｂ，１０ｂからヴィア１６ａ及びパッド２６ｂを経由して給電する電解銅めっきを施すことによって、図２（ｄ）に示す様に、ヴィア穴２８，２８・・に銅を充填してヴィア１６ｂ，１６ｂ・・を形成する。この電解銅めっきは、ヴィア１６ｂの端面が第１絶縁層１２ｂの表面と略一致したとき停止する。形成されたヴィア１６ｂは、ヴィア１６ａに接続されたパッド２６ｂに立設されている。
As described above, the surfaces of the wiring pattern 26a and the pad 26b formed by the damascene method are flush and flat. For this reason, as shown in FIG.2 (c), the surface of the 2nd insulating layers 12b and 12b laminated | stacked on the 1st insulating layers 12a and 12a can be easily formed in a flat surface.
In the second insulating layers 12b and 12b, as shown in FIG. 2C, via holes 28, 28,... In which the pads 26b and 26b are exposed on the bottom surface are formed by a laser or the like.
Further, by applying electrolytic copper plating for supplying power from the barrier metal layers 10b and 10b of the power supply layer via the via 16a and the pad 26b, as shown in FIG. 2D, the via holes 28, 28,. To form vias 16b, 16b. This electrolytic copper plating stops when the end face of the via 16b substantially coincides with the surface of the first insulating layer 12b . The formed via 16b is erected on a pad 26b connected to the via 16a.
次いで、第２絶縁層１２ｂ，１２ｂの各表面にダマシン法によって配線パターンを形成する。
この場合も、先ず、図３（ａ）に示す様に、ヴィア１６ｂ，１６ｂ・・の端面を含む第２絶縁層１２ｂ，１２ｂの表面に、形成するパッド及び配線パターンに倣った凹溝２２，２２・・を永久レジスト層１８，１８・・によって形成するパターニングを施す。
かかる永久レジスト層１８，１８・・を含むパターニング面の各々には、図３（ｂ）に示す様に、めっきシード層としての薄金属層２９を形成する。
更に、給電層のバリアメタル層１０ｂ，１０ｂからヴィア１６ａ、パッド２６ｂ、ヴィア１６ｂ及び薄金属層２９を経由して給電する電解銅めっきを施して、凹溝２２，２２・・を銅で充填しつつ、図２（ａ）に示すような、永久レジスト層１８，１８・・を覆う銅層２４を形成した後、銅層２４に研磨を施す。
かかる研磨によって、図３（ｃ）に示す様に、永久レジスト層１８，１８・・を露出することによって、第２絶縁層１２ｂ，１２ｂ上に形成された永久レジスト層１８，１８・・及び配線パターン３０ａ，３０ａ・・の各々は、第２絶縁層１２ｂ，１２ｂの各平坦面に形成されている。このため、隣接する配線パターン３０ａとの間を永久レジスト層１８によって確実に絶縁できる。また、ヴィア１６ｂに接続するパッド３０ｂと隣接する配線パターン３０ａとの間も、永久レジスト層１８によって確実に絶縁できる。
Next, a wiring pattern is formed on each surface of the second insulating layers 12b and 12b by a damascene method.
Also in this case, first, as shown in FIG. 3 (a), on the surfaces of the second insulating layers 12b and 12b including the end faces of the vias 16b, 16b,. .. Are patterned by the permanent resist layers 18, 18.
As shown in FIG. 3B, a thin metal layer 29 as a plating seed layer is formed on each of the patterning surfaces including the permanent resist layers 18, 18,.
Further, electrolytic copper plating for feeding power from the barrier metal layers 10b, 10b of the power feeding layer via the via 16a, the pad 26b, the via 16b and the thin metal layer 29 is performed, and the concave grooves 22, 22,. 2A, a copper layer 24 covering the permanent resist layers 18, 18,... Is formed, and then the copper layer 24 is polished.
3C, the permanent resist layers 18, 18... Formed on the second insulating layers 12b, 12b and the wiring are exposed by exposing the permanent resist layers 18, 18. Each of the patterns 30a, 30a,... Is formed on each flat surface of the second insulating layers 12b, 12b. Therefore, the permanent resist layer 18 can reliably insulate the adjacent wiring pattern 30a. Further, the permanent resist layer 18 can also reliably insulate between the pad 30b connected to the via 16b and the adjacent wiring pattern 30a.
ところで、図１〜図８に示す製造方法では、平坦面にダマシン法によって配線パターンやパッド形成している。
これに対し、例えば、図９（ａ）に示す如く、平坦な一面側を覆うバリアメタル層８１上にパッド８２，８２が形成され、絶縁層８０の表面とパッド８２，８２との間に段差が形成されている基板８０を用いた場合、基板８０の一面側に形成した絶縁層上にダマシン法によって配線パターンやパッド形成することは困難である。
つまり、図９（ｂ）に示す様に、基板８０の一面側に形成したパッド８２，８２を被覆する樹脂製の絶縁層８４を絶縁層８０の一面側に形成したとき、凹部８６が形成される。パッド８２，８２上に形成される絶縁層８４の厚さと、絶縁層８０の表面上に形成される絶縁層８４の厚さが異なり、絶縁層８４の樹脂が硬化等する際に、絶縁層８０の表面上に形成された絶縁層８４の収縮が大きくなるためである。
この様に、凹部８６が形成された絶縁層８４に形成した、底面にバリアメタル層８１の表面が露出するヴィア穴に、バリアメタル層８１を給電層とする電解銅めっきによって銅を充填して、図９（ｃ）に示す様に、ヴィア８８，８８・・を形成する。
更に、ヴィア８８，８８・・の表面を含む絶縁層８４の表面に、図９（ｄ）に示す様に、永久レジスト層９０，９０・・によってパターニングを施した後、永久レジスト層９０，９０・・の表面を含む絶縁層８４の一面側全面にめっき用シード層９２を形成する。
By the way, in the manufacturing method shown in FIGS. 1-8, the wiring pattern and the pad are formed by the damascene method on the flat surface.
On the other hand, for example, as shown in FIG. 9A, pads 82 and 82 are formed on a barrier metal layer 81 that covers one flat surface, and a step is formed between the surface of the insulating layer 80 and the pads 82 and 82. When the substrate 80 on which is formed is used, it is difficult to form a wiring pattern or a pad on the insulating layer formed on one surface side of the substrate 80 by the damascene method.
That is, as shown in FIG. 9B, when the resin insulating layer 84 covering the pads 82 and 82 formed on the one surface side of the substrate 80 is formed on the one surface side of the insulating layer 80, the recess 86 is formed. The The thickness of the insulating layer 84 formed on the pads 82 and 82 is different from the thickness of the insulating layer 84 formed on the surface of the insulating layer 80. When the resin of the insulating layer 84 is cured, the insulating layer 80 This is because the shrinkage of the insulating layer 84 formed on the surface of the film increases.
In this way, copper is filled in the via hole formed in the insulating layer 84 having the recess 86 where the surface of the barrier metal layer 81 is exposed on the bottom surface by electrolytic copper plating using the barrier metal layer 81 as a power feeding layer. As shown in FIG. 9C, vias 88, 88,... Are formed.
Further, the surface of the insulating layer 84 including the surfaces of the vias 88, 88,... Is patterned with permanent resist layers 90, 90,. A plating seed layer 92 is formed on the entire surface of the insulating layer 84 including the surface.
次いで、図１０（ａ）に示す様に、給電層のバリアメタル層、ヴィア８８及びめっきシード用シード層９２を経由して給電する電解銅めっきによって、絶縁層８４のパターニング面の全面を覆う銅層９４を形成する。
かかる銅層９４に研磨を施して、図１０（ｂ）に示す様に、レジスト層９０，９０・・の表面を露出し、隣接する配線パターン等と絶縁されたパッド９６，９６・・を形成したとき、絶縁層８４の凹部８６内に形成されたレジスト層９０ａ，９０ａ・・の表面を露出することができない。
このため、凹部８６内でレジスト層９０ａ，９０ａ・・によってパターニングされた配線パターン９８ａ，９８ａ・・は、隣接する配線パターンと絶縁されずショートすることになる。
この点、図１〜図８に示す配線基板では、平坦面にダマシン法によって配線パターンやパッド形成しているため、隣接する配線パターンとの間を永久レジスト層又は第１絶縁層によって確実に絶縁でき、且つヴィアに接続するパッドと隣接する配線パターンとの間も、永久レジスト層又は第１絶縁層によって確実に絶縁できる。
Next, as shown in FIG. 10A, the copper covering the entire patterned surface of the insulating layer 84 by electrolytic copper plating that feeds power through the barrier metal layer of the power feeding layer, the via 88 and the seed layer 92 for plating seed. Layer 94 is formed.
The copper layer 94 is polished to expose the surfaces of the resist layers 90, 90,..., And pads 96, 96,. When this is done, the surfaces of the resist layers 90a, 90a,... Formed in the recesses 86 of the insulating layer 84 cannot be exposed.
Therefore, the wiring patterns 98a, 98a,... Patterned by the resist layers 90a , 90a, ... In the recess 86 are short-circuited without being insulated from the adjacent wiring patterns.
In this respect, in the wiring substrate shown in FIGS. 1 to 8, since the wiring pattern and the pad are formed on the flat surface by the damascene method, it is reliably insulated from the adjacent wiring pattern by the permanent resist layer or the first insulating layer. In addition, the pad connected to the via and the adjacent wiring pattern can be reliably insulated by the permanent resist layer or the first insulating layer.
Claims (4)
（ａ）少なくとも一面が平坦面に形成された支持板を用い、前記支持板の一面にバリアメタル層を形成する工程と、
（ｂ）前記バリアメタル層上に前記支持板の平坦面に倣って表面が平坦面の第１絶縁層を形成する工程と、
（ｃ）前記バリアメタル層の表面が底面に露出する第１ヴィア穴を前記第１絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第１ヴィア穴に銅を充填して第１ヴィアを形成する工程と、
（ｄ）前記第１絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第１絶縁層に形成された凹溝の内壁面と、前記第１ヴィアの表面とを含む前記第１絶縁層の全面を覆う第１めっきシード層を形成する工程と、
（ｅ）前記バリアメタル層を給電層とし、前記第１ヴィアを経由して前記第１めっきシード層に給電した電解銅めっきによって、前記（ｄ）工程で形成された凹溝に銅を充填し、表面が平坦面の第１配線パターンを形成する工程と、
（ｆ）前記第１配線パターン上に、絶縁層を介して配線パターンを積層する工程と、
（ｇ）前記（ｆ）工程後、前記第１絶縁層から前記支持板及び前記バリアメタル層を剥離する工程と
を含むことを特徴とする多層配線基板の製造方法。 A method of manufacturing a multilayer wiring board in which vias and wiring patterns are formed by a damascene method,
(A) using a support plate having at least one surface formed on a flat surface, and forming a barrier metal layer on one surface of the support plate;
(B) forming a first insulating layer having a flat surface following the flat surface of the support plate on the barrier metal layer;
(C) After forming a first via hole in the first insulating layer where the surface of the barrier metal layer is exposed on the bottom surface, copper is added to the first via hole by electrolytic copper plating using the barrier metal layer as a power feeding layer. Filling to form a first via;
(D) an inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the first insulating layer, or an inner wall surface of a groove formed in the first insulating layer, and the surface of the first via Forming a first plating seed layer covering the entire surface of the first insulating layer including:
(E) Filling the concave grooves formed in the step (d) with copper by electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the first plating seed layer via the first via. Forming a first wiring pattern having a flat surface;
(F) a step of laminating a wiring pattern on the first wiring pattern via an insulating layer;
(G) after the step (f), peeling the support plate and the barrier metal layer from the first insulating layer;
A method for producing a multilayer wiring board, comprising:
（ｆ１）前記第１配線パターンの平坦面に倣って表面が平坦面の第２絶縁層を形成する工程と、
（ｆ２）前記第１ヴィア上に形成されたパッドの表面又は前記第１ヴィアの表面が底面に露出する第２ヴィア穴を前記第２絶縁層に形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記第２ヴィア穴に銅を充填して第２ヴィアを形成する工程と、
（ｆ３）前記第２絶縁層の表面上でパターニングされた永久レジスト層で形成された凹溝の内壁面又は前記第２絶縁層に形成された凹溝の内壁面、及び前記第２ヴィアの表面を含む前記第２絶縁層の全面を覆う第２めっきシード層を形成する工程と、
（ｆ４）前記バリアメタル層を給電層とし、前記第１ヴィア及び前記第２ヴィアを経由して前記第２めっきシード層に給電した電解銅めっきによって、前記（ｆ３）工程で形成された凹溝に銅を充填し、表面が平坦面の第２配線パターンを形成する工程と
を含む請求項１又は請求項２記載の多層配線基板の製造方法。 The step (f)
(F1) forming a second insulating layer having a flat surface following the flat surface of the first wiring pattern;
(F2) After the surface of the pad formed on the first via or the second via hole in which the surface of the first via is exposed on the bottom surface is formed in the second insulating layer, the barrier metal layer is used as a power feeding layer. Filling the second via hole with copper by electrolytic copper plating to form a second via;
(F3) An inner wall surface of a groove formed of a permanent resist layer patterned on the surface of the second insulating layer or an inner wall surface of a groove formed in the second insulating layer, and the surface of the second via Forming a second plating seed layer covering the entire surface of the second insulating layer including:
(F4) A groove formed in the step (f3) by electrolytic copper plating using the barrier metal layer as a power supply layer and supplying power to the second plating seed layer via the first via and the second via. Filling the substrate with copper and forming a second wiring pattern having a flat surface.
The manufacturing method of the multilayer wiring board of Claim 1 or Claim 2 containing this .
前記支持板の両面側の各々に、前記（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）工程を行う請求項１〜３のいずれか一項記載の多層配線基板の製造方法。 In the step (a), using a support plate formed on both sides of a flat surface, a barrier metal layer is formed on both sides of the support plate,
The manufacturing of the multilayer wiring board according to any one of claims 1 to 3, wherein the steps (b), (c), (d), (e), and (f) are performed on each of both surfaces of the support plate. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010141164A JP2010141164A (en) | 2010-06-24 |
| JP2010141164A5 true JP2010141164A5 (en) | 2011-12-15 |
| JP5188947B2 JP5188947B2 (en) | 2013-04-24 |
Family
ID=42351028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008316629A Active JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5188947B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101416042B1 (en) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | PCB and method of manufacturing the same |
| CN103826390A (en) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | Thick copper printed circuit board and manufacturing method thereof |
| TWI559465B (en) * | 2015-08-14 | 2016-11-21 | 恆勁科技股份有限公司 | Package substrate and its fabrication method |
| US11508665B2 (en) | 2020-06-23 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packages with thick RDLs and thin RDLs stacked alternatingly |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238970A (en) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | Multilayered printed board and manufacture thereof |
| JP2002111174A (en) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | Method for manufacturing wiring circuit board |
| US6815709B2 (en) * | 2001-05-23 | 2004-11-09 | International Business Machines Corporation | Structure having flush circuitry features and method of making |
| JP4912716B2 (en) * | 2006-03-29 | 2012-04-11 | 新光電気工業株式会社 | Wiring substrate manufacturing method and semiconductor device manufacturing method |
| JP2007335539A (en) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | Method of manufacturing double sided wiring board |
| JP4635033B2 (en) * | 2007-08-21 | 2011-02-16 | 新光電気工業株式会社 | Wiring board manufacturing method and electronic component mounting structure manufacturing method |
-
2008
- 2008-12-12 JP JP2008316629A patent/JP5188947B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6336254B2 (en) | Method for manufacturing multilayer printed circuit board | |
| JP5360494B2 (en) | Multilayer wiring substrate, method for manufacturing multilayer wiring substrate, and via fill method | |
| JP2004335989A (en) | Build-up printed circuit board with stack type via hole, and its manufacturing method | |
| TW200410621A (en) | Flexible rigid printed circuit board and method of fabricating the board | |
| TW200524502A (en) | Method of providing printed circuit board with conductive holes and board resulting therefrom | |
| US6426011B1 (en) | Method of making a printed circuit board | |
| JP2011134890A5 (en) | ||
| JP2007081409A (en) | Printed circuit board having fine pattern and method for manufacturing the same | |
| JP2010206224A (en) | Printed circuit board and method of manufacturing same | |
| JP2014027250A (en) | Multilayer type coreless substrate and method of manufacturing the same | |
| JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
| JP2010141164A5 (en) | ||
| JP5188947B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2008311612A (en) | Multilayer printed circuit board, and method of manufacturing the same | |
| TW201247055A (en) | Multi-layer printed circuit board and manufacturing method thereof | |
| JP2014022715A (en) | Coreless substrate and method of manufacturing the same | |
| US8197702B2 (en) | Manufacturing method of printed circuit board | |
| JP2006128309A (en) | Capacitor device and its manufacturing method | |
| JP2007194476A (en) | Method for manufacturing multilayer wiring board | |
| JP2000323841A (en) | Multilayer circuit board and manufacture thereof | |
| JP2009289869A5 (en) | ||
| KR100945080B1 (en) | Method For Manufacturing Printed Circuit Board | |
| JP2006013030A5 (en) | ||
| JP2010262954A (en) | Method for manufacturing wiring board | |
| TWI505759B (en) | Printed circuit board and method for manufacturing the same |