JP2010262954A - Method for manufacturing wiring board - Google Patents

Method for manufacturing wiring board Download PDF

Info

Publication number
JP2010262954A
JP2010262954A JP2009110239A JP2009110239A JP2010262954A JP 2010262954 A JP2010262954 A JP 2010262954A JP 2009110239 A JP2009110239 A JP 2009110239A JP 2009110239 A JP2009110239 A JP 2009110239A JP 2010262954 A JP2010262954 A JP 2010262954A
Authority
JP
Japan
Prior art keywords
insulating layer
groove
via hole
layer
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009110239A
Other languages
Japanese (ja)
Inventor
Masaharu Yasuda
正治 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2009110239A priority Critical patent/JP2010262954A/en
Publication of JP2010262954A publication Critical patent/JP2010262954A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a highly reliable wiring board of high density wiring, which includes a wiring conductor where a via hole and a groove, which are installed in an insulating layer, are filed with plated metallic layers with a simple structure and a simple method. <P>SOLUTION: An upper insulating layer 3 formed of an insulating layer of one layer is laminated on a lower insulating layer 1 where a lower wiring conductor 2 is formed. The via hole 4 where the wiring conductor 2 is set to be a base is formed in the insulating layer 3 by laser beam machining. The groove 6 for forming upper wiring conductor is formed on the surface of the insulating layer 3 by laser beam machining or wet blasting. The plated metallic layer 7 is bonded onto the insulating layer 3 so that the via hole 4 and the groove 6 may be filled with the layer 7. The plated metallic layer 7 is removed from the insulating layer 3 so that the plated metallic layer may be left in the via hole 4 and the groove 6 as it is while they are filled with the layer 7. The upper wiring conductor 8 formed of the plated metallic layer is formed in the via hole 4 and the groove 6. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、配線基板の製造方法に関するものである。   The present invention relates to a method for manufacturing a wiring board.

従来、半導体素子等の電子部品を搭載するために用いられる高密度多層配線基板として、厚みが0.2〜2.0mm程度のガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板の前記両面にそれぞれの厚みが10〜100μm程度の樹脂から成る絶縁層とめっき導体層から成る配線導体とを交互に積層して成るビルドアップ配線基板が知られている。このようなビルドアップ配線基板は、例えば次に述べる方法により製作される。   Conventionally, a core substrate having wiring conductors made of copper foil on both surfaces of a glass-resin plate having a thickness of about 0.2 to 2.0 mm as a high-density multilayer wiring substrate used for mounting electronic components such as semiconductor elements There is known a build-up wiring board in which insulating layers made of a resin having a thickness of about 10 to 100 μm and wiring conductors made of a plating conductor layer are alternately laminated on both surfaces. Such a build-up wiring board is manufactured, for example, by the method described below.

まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁シートを準備する。次にこの絶縁シートの両面に銅箔を貼着するとともに絶縁シート中の熱硬化性樹脂を熱硬化させて両面銅張り板を得る。次にこの両面銅張り板にその上下面を貫通するスルーホールを穿孔するとともに前記スルーホール内壁にめっき導体層を被着させて上下面の銅箔をスルーホール内のめっき導体層で電気的に接続する。次にスルーホール内を樹脂で充填した後、上下面の銅箔を所定パターンにエッチングすることにより、ガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板を得る。   First, an insulating sheet in which a glass cloth is impregnated with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin is prepared. Next, copper foil is stuck on both sides of the insulating sheet, and the thermosetting resin in the insulating sheet is thermoset to obtain a double-sided copper-clad plate. Next, a through-hole penetrating the upper and lower surfaces of the double-sided copper-clad plate is drilled, and a plated conductor layer is deposited on the inner wall of the through-hole to electrically connect the upper and lower copper foils with the plated conductor layer in the through-hole. Connecting. Next, after filling the through hole with resin, the upper and lower copper foils are etched into a predetermined pattern to obtain a core substrate having wiring conductors made of copper foil on both surfaces of the glass-resin plate.

次に、このコア基板の上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に無機絶縁性フィラーを分散させた樹脂フィルムを貼着するとともに樹脂フィルム中の熱硬化性樹脂を熱硬化させて絶縁層を形成する。次に前記絶縁層にレーザ加工によりビアホールを穿孔するとともにビアホール内を含む絶縁層の表面にセミアディティブ法によりめっき導体層から成る配線導体を上下面同時に形成する。そしてさらに、次層の絶縁層や配線導体の形成を複数回繰り返すことによりガラス−樹脂板の両面に銅箔から成る配線導体を有するコア基板の両面に樹脂から成る絶縁層とめっき導体層から成る配線導体とを交互に積層して成るビルドアップ配線基板が製作される。   Next, a resin film in which an inorganic insulating filler is dispersed in a thermosetting resin such as epoxy resin or bismaleimide triazine resin is attached to the upper and lower surfaces of the core substrate, and the thermosetting resin in the resin film is thermoset. To form an insulating layer. Next, via holes are drilled in the insulating layer by laser processing, and wiring conductors made of plated conductor layers are simultaneously formed on the surface of the insulating layer including the inside of the via holes by a semi-additive method. Further, by forming the insulating layer and the wiring conductor of the next layer a plurality of times, the insulating substrate made of resin and the plated conductor layer are formed on both surfaces of the core substrate having the wiring conductor made of copper foil on both surfaces of the glass-resin plate. A build-up wiring board formed by alternately laminating wiring conductors is manufactured.

しかしながら、このようなビルドアップ配線基板は、各絶縁層の表面から突出した状態で配線導体を形成するため、配線導体の幅及び配線間距離が微細になればなるほど配線導体と絶縁層との密着面積が減少するため絶縁層に対する配線導体の密着が弱くなる問題があった。その問題を解決するために考えられたのは、ビアホールが形成された絶縁層の表面に配線導体形成用の溝を形成するとともに前記ビアホールおび溝を充填するめっき金属層を絶縁層の表面に被着させ、しかる後、前記めっき金属層を、前記ビアホールおよび溝内にめっき金属層が充填されたまま残るようにして絶縁層上から除去することによって、ビアホールおよび溝内に残っためっき金属層により配線導体を形成する方法である。この方法によれば、溝内に充填されためっき金属層から成る配線導体はその側面も絶縁層と密着することとなるため、絶縁層に対する密着が強固となる。   However, since such a build-up wiring board forms the wiring conductor in a state of protruding from the surface of each insulating layer, the closer the wiring conductor width and the distance between the wirings, the closer the wiring conductor and the insulating layer are. Since the area is reduced, there is a problem that the adhesion of the wiring conductor to the insulating layer is weakened. In order to solve the problem, a wiring conductor forming groove is formed on the surface of the insulating layer in which the via hole is formed, and a plated metal layer filling the via hole and the groove is covered on the surface of the insulating layer. After that, by removing the plating metal layer from the insulating layer so that the plating metal layer remains filled in the via hole and groove, the plating metal layer remaining in the via hole and groove is removed. This is a method of forming a wiring conductor. According to this method, since the side surface of the wiring conductor made of the plated metal layer filled in the groove is also in close contact with the insulating layer, the close contact with the insulating layer is strengthened.

このような方法において、絶縁層にビアホールおよび配線導体形成用の溝を形成するには、例えば、ビアホールおよび溝を形成する絶縁層を2層構成とし、第1層目の絶縁層にフォトプロセスやレーザ加工、ドライエッチング等によりビアホールを形成し、しかる後、その上に第2層目の絶縁層を積層し、この第2層目の絶縁層に部分的にエッチングを施して第1層目の絶縁層を底面とする溝を形成する方法が採用されている。この場合、ビアホールおよび溝の形成に2層の絶縁層を必要とするため配線基板の構造が複雑となるとともに製法が煩雑となる。これに対してビアホールおよび溝を形成する絶縁層を1層で構成し、ビアホールと溝とを別々のフォトリソグラフィーおよびエッチングを用いて行なう方法が提案されている。この方法によれば、ビアホールおよび溝を形成する絶縁層は1層で構成されるため配線基板の構造が複雑となることはない。しかしながら、ビアホールを形成するためのマスクと溝を形成するためのマスクを別々に形成および剥離する必要があり、しかも溝を形成するためのエッチングはエッチング時間をコントロールすることによるハーフエッチングとなるため、そのコントロールがシビアとなり製法としては煩雑である。   In such a method, in order to form a via hole and a groove for forming a wiring conductor in the insulating layer, for example, the insulating layer for forming the via hole and the groove has a two-layer structure, and a photo process or the like is performed on the first insulating layer. A via hole is formed by laser processing, dry etching or the like, and then a second insulating layer is stacked thereon, and the second insulating layer is partially etched to form a first layer. A method of forming a groove having an insulating layer as a bottom surface is employed. In this case, since two insulating layers are required for forming the via hole and the groove, the structure of the wiring board becomes complicated and the manufacturing method becomes complicated. On the other hand, a method has been proposed in which an insulating layer for forming a via hole and a groove is composed of a single layer, and the via hole and the groove are formed using separate photolithography and etching. According to this method, since the insulating layer for forming the via hole and the groove is composed of one layer, the structure of the wiring board is not complicated. However, the mask for forming the via hole and the mask for forming the groove need to be separately formed and peeled, and the etching for forming the groove is half etching by controlling the etching time. The control becomes severe and the manufacturing method is complicated.

特開2002−246744号公報JP 2002-246744 A 特開2003−183127号公報JP 2003-183127 A

本発明はかかる従来の問題点に鑑み案出されたものであり、その課題は、絶縁層に設けたビアホール内および溝内にめっき金属層を充填して成る配線導体を有する信頼性の高い高密度配線の配線基板を簡単な構造および簡便な方法により製造する方法を提供することにある。   The present invention has been devised in view of such conventional problems, and its problem is to provide a highly reliable and highly reliable wiring conductor having a plated metal layer filled in a via hole and a groove provided in an insulating layer. An object of the present invention is to provide a method of manufacturing a wiring board of density wiring with a simple structure and a simple method.

本発明の配線基板の製造方法は、表面に下層の配線導体が形成された下層の絶縁層上に1層の絶縁層から成る上層の絶縁層を積層する工程と、前記上層の絶縁層に前記下層の配線導体を底面とするビアホールをレーザ加工により形成する工程と、前記上層の絶縁層の表面に上層の配線導体形成用の溝をレーザ加工またはウェットブラスト加工により形成する工程と、前記ビアホールおよび前記溝を充填するようにして前記上層の絶縁層上にめっき金属層を被着させる工程と、前記めっき金属層を前記ビアホール内および前記溝内に前記めっき金属層が充填されたまま残るように前記上層の絶縁層上から除去し、前記ビアホール内および前記溝内に前記めっき金属層から成る上層の配線導体を形成する工程とを有することを特徴とするものである。
また本発明の配線基板の製造方法は、表面に下層の配線導体が形成された下層の絶縁層上に1層の絶縁層から成る上層の絶縁層を積層する工程と、前記上層の絶縁層の表面に上層の配線導体形成用の溝をレーザ加工またはウェットブラスト加工により形成する工程と、前記上層の絶縁層に前記下層の配線導体を底面とするビアホールをレーザ加工により形成する工程と、前記ビアホールおよび前記溝を充填するようにして前記上層の絶縁層上にめっき金属層を被着させる工程と、前記めっき金属層を前記ビアホール内および前記溝内に前記めっき金属層が充填されたまま残るように前記上層の絶縁層上から除去し、前記ビアホール内および前記溝内に前記めっき金属層から成る上層の配線導体を形成する工程とを有することを特徴とするものである。
The method for manufacturing a wiring board according to the present invention includes a step of laminating an upper insulating layer made of one insulating layer on a lower insulating layer having a lower wiring conductor formed on the surface, and A step of forming a via hole having a lower wiring conductor as a bottom by laser processing; a step of forming a groove for forming an upper wiring conductor on the surface of the upper insulating layer by laser processing or wet blasting; and the via hole and Depositing a plating metal layer on the upper insulating layer so as to fill the groove, and leaving the plating metal layer filled in the via hole and in the groove with the plating metal layer filled Removing from the upper insulating layer, and forming an upper wiring conductor made of the plated metal layer in the via hole and in the groove. .
The method for manufacturing a wiring board according to the present invention includes a step of laminating an upper insulating layer composed of one insulating layer on a lower insulating layer having a lower wiring conductor formed on the surface, and the upper insulating layer. Forming a groove for forming an upper wiring conductor on the surface by laser processing or wet blasting; forming a via hole having the lower wiring conductor as a bottom surface in the upper insulating layer by laser processing; and the via hole And a step of depositing a plating metal layer on the upper insulating layer so as to fill the groove, and leaving the plating metal layer filled with the plating metal layer in the via hole and in the groove And removing the upper insulating layer from the upper insulating layer to form an upper wiring conductor made of the plated metal layer in the via hole and in the groove. A.

本発明の配線基板の製造方法によれば、ビアホールおよび溝を形成する絶縁層は1層の絶縁層から成ることから、配線基板の構造を簡単な構造とすることができる。また、絶縁層に形成されるビアホールはレーザ加工により形成されるのでビアホールの形成にマスクを必要とせず、溝を形成するためのマスクのみを形成および除去すればいいので製法として簡便なものとなる。また、溝を形成する際にレーザ加工またはウェットブラスト加工を採用することでエッチングにより溝を形成する場合と比較してシビアなコントロールを必要とせず、所定幅および深さの溝を正確に形成することができる。さらに、ビアホールを形成後にウェットブラスト加工により溝を形成する場合、ビアホール内および溝内をウェットブラストにより一様に粗化してビアホール内および溝内にめっき金属層を強固に被着させることができる。   According to the method for manufacturing a wiring board of the present invention, since the insulating layer for forming the via hole and the groove is formed of one insulating layer, the structure of the wiring board can be simplified. In addition, since the via hole formed in the insulating layer is formed by laser processing, a mask is not required for forming the via hole, and only the mask for forming the groove may be formed and removed. . In addition, by adopting laser processing or wet blast processing when forming the groove, the groove having a predetermined width and depth is accurately formed without requiring severe control as compared with the case of forming the groove by etching. be able to. Further, when the groove is formed by wet blasting after forming the via hole, the inside of the via hole and the groove can be uniformly roughened by wet blasting so that the plated metal layer can be firmly attached in the via hole and in the groove.

(a)〜(d)は、本発明の配線基板の製造方法における実施形態の一例を説明するための工程毎の概略断面図である。(A)-(d) is a schematic sectional drawing for every process for demonstrating an example of embodiment in the manufacturing method of the wiring board of this invention. (e)〜(g)は、本発明の配線基板の製造方法における実施形態の一例を説明するための工程毎の概略断面図である。(E)-(g) is a schematic sectional drawing for every process for demonstrating an example of embodiment in the manufacturing method of the wiring board of this invention. (b)〜(d)は、本発明の製造方法における実施形態の他の例を説明するための工程毎の概略断面図である。(B)-(d) is a schematic sectional drawing for every process for demonstrating the other example of embodiment in the manufacturing method of this invention. (e)〜(f)は、本発明の製造方法における実施形態の更に他の例を説明するための工程毎の概略断面図である。(E)-(f) is a schematic sectional drawing for every process for demonstrating the further another example of embodiment in the manufacturing method of this invention.

次に、本発明の配線基板の製造方法における実施形態の一例を添付の図を基に説明する。まず、図1(a)に示すように、下層の絶縁層となるコア基板1の表面に下層の配線導体2を形成するとともに、その上に上層の絶縁層3を積層する。コア基板1は、例えば両面銅張り積層板を使用し、サブトラクティブ法あるいはセミアディティブ法により配線導体2を形成する。絶縁層3は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂の未硬化物に無機絶縁性フィラーを分散させた厚みが10〜100μm程度の樹脂フィルムあるいはガラスクロスに未硬化の熱硬化性樹脂を含浸させたプリプレグ等を使用する。   Next, an example of an embodiment of the method for manufacturing a wiring board according to the present invention will be described with reference to the accompanying drawings. First, as shown in FIG. 1A, a lower wiring conductor 2 is formed on the surface of a core substrate 1 serving as a lower insulating layer, and an upper insulating layer 3 is laminated thereon. For example, a double-sided copper-clad laminate is used as the core substrate 1 and the wiring conductor 2 is formed by a subtractive method or a semi-additive method. The insulating layer 3 is an uncured thermosetting resin film or glass cloth having a thickness of about 10 to 100 μm in which an inorganic insulating filler is dispersed in an uncured material of a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. A prepreg impregnated with a conductive resin is used.

次に、図1(b)に示すように、絶縁層3に配線導体2の一部を底面とするビアホール4をレーザ加工により形成する。レーザ加工は、ビアホール4の直径に対応する直径のレーザビームのパルスを絶縁層3における各ビアホール4の形成位置に対して少なくとも1パルスずつガルバノミラーでスキャンして照射することにより形成する。この場合、絶縁層3における各ビアホール4の形成位置にレーザビームをガルバノミラーでスキャンして照射することからビアホールの形成にマスクを必要としない。レーザとしては、炭酸ガスレーザやYAGレーザが使用される。   Next, as shown in FIG. 1B, a via hole 4 having a part of the wiring conductor 2 as a bottom surface is formed in the insulating layer 3 by laser processing. The laser processing is performed by irradiating a pulse of a laser beam having a diameter corresponding to the diameter of the via hole 4 by scanning with a galvano mirror at least one pulse at the formation position of each via hole 4 in the insulating layer 3. In this case, since a laser beam is scanned with a galvano mirror to irradiate the formation position of each via hole 4 in the insulating layer 3, no mask is required for the formation of the via hole. As the laser, a carbon dioxide laser or a YAG laser is used.

次に、図1(c)に示すように、ビアホールが形成された絶縁層3の上に、後述する配線導体形成用の溝6の位置に対応する開口部を有するマスク5を形成する。このマスク5は、感光性の樹脂フィルムを絶縁層3上に貼着するとともに、その樹脂フィルムにフォトリソグラフィー技術を採用して露光・現像処理を施すことにより形成される。或いは、絶縁層3の上にクロム等の金属層を被着させるとともに、この金属層をフォトリソグラフィー技術により所定のパターンにエッチング加工することにより形成される。   Next, as shown in FIG. 1C, a mask 5 having an opening corresponding to the position of a wiring conductor forming groove 6 to be described later is formed on the insulating layer 3 in which the via hole is formed. The mask 5 is formed by sticking a photosensitive resin film on the insulating layer 3 and subjecting the resin film to exposure / development processing using a photolithography technique. Alternatively, it is formed by depositing a metal layer such as chromium on the insulating layer 3 and etching the metal layer into a predetermined pattern by a photolithography technique.

次に、図1(d)に示すように、マスク5の開口部から露出する絶縁層3にエキシマレーザによるレーザ加工またはアルミナ砥粒によるウェットブラスト加工を採用することにより配線導体形成用の溝6を形成する。この場合、エッチングと比較してシビアなコントロールを必要とすることなく、所定幅および深さの溝6を正確に形成することができる。さらに、ウェットブラスト加工により溝6を形成する場合、ビアホール4内および溝6内をウェットブラストにより一様に粗化することができ、ビアホール4内および溝6内に後述するめっき金属層7を被着させる場合に、該めっき金属層7をビアホール4内および溝6内に強固に被着させることができる。なお、溝6を形成するレーザ加工にエキシマレーザに代えてYAGレーザを採用する場合は必ずしもマスク5を必要としないが、ベタパターンやパッド等の面積の広いパターンを含む溝6を形成する場合には、溝6形成の加工時間が短いエキシマレーザを用いることが好ましい。   Next, as shown in FIG. 1D, the insulating layer 3 exposed from the opening of the mask 5 is subjected to laser processing using an excimer laser or wet blast processing using alumina abrasive grains to thereby form the wiring conductor forming groove 6. Form. In this case, the groove 6 having a predetermined width and depth can be accurately formed without requiring severe control as compared with etching. Further, when the groove 6 is formed by wet blasting, the inside of the via hole 4 and the inside of the groove 6 can be uniformly roughened by wet blasting, and a plated metal layer 7 described later is covered in the via hole 4 and the groove 6. In the case of deposition, the plated metal layer 7 can be firmly adhered in the via hole 4 and the groove 6. In the case of employing a YAG laser instead of an excimer laser for laser processing for forming the groove 6, the mask 5 is not necessarily required, but when forming the groove 6 including a solid pattern or a pattern having a large area such as a pad. It is preferable to use an excimer laser with a short processing time for forming the groove 6.

次に、図2(e)に示すように、絶縁層3上のマスク5を除去する。マスク5の除去は、マスク5が樹脂フィルムから形成された場合であれば、市販のレジスト剥離液を用いてマスク5を剥離することにより除去すればよい。またマスク5が金属層から形成された場合であれば、エッチングにより除去すればよい。   Next, as shown in FIG. 2E, the mask 5 on the insulating layer 3 is removed. If the mask 5 is formed from a resin film, the mask 5 may be removed by peeling the mask 5 using a commercially available resist stripping solution. If the mask 5 is formed from a metal layer, it may be removed by etching.

次に、図2(f)に示すように、ビアホール4内と溝6内を充填するようにして絶縁層3の表面にめっき金属層7を被着する。めっき金属層7は、例えば無電解銅めっきおよび電解銅めっきにより形成される。具体的には、先ず、ビアホール4内と溝6内を含む絶縁層3の表面を必要に応じて粗化し、次にその表面にパラジウム触媒を付与した後、無電解銅めっきを0.1〜2.0μm程度の厚みに被着させ、次に前記無電解銅めっきの表面に電解銅めっきを絶縁層3の表面から5〜30μm程度の厚みになるように被着させることにより形成される。   Next, as shown in FIG. 2F, a plated metal layer 7 is deposited on the surface of the insulating layer 3 so as to fill the via hole 4 and the groove 6. The plated metal layer 7 is formed by, for example, electroless copper plating and electrolytic copper plating. Specifically, first, the surface of the insulating layer 3 including the inside of the via hole 4 and the inside of the groove 6 is roughened as necessary, and then a palladium catalyst is applied to the surface. It is formed by depositing to a thickness of about 2.0 μm and then depositing electrolytic copper plating on the surface of the electroless copper plating so as to have a thickness of about 5 to 30 μm from the surface of the insulating layer 3.

次に、図2(g)に示すように、めっき金属層7をビアホール4内および溝6内にめっき金属層7が充填されたまま残るように絶縁層3の表面から除去し、それによりビアホール4内および溝6内にめっき金属層7から成る上層の配線導体8を形成する。絶縁層3の表面からのめっき金属層7の除去は、例えば、機械的研磨と化学的エッチングとを組み合わせて行なえばよく、具体的には絶縁層3の表面から数μmくらいまでは機械的研磨を行なってめっき金属層7の厚みを薄くするとともにめっき金属層7の表面を平坦とした後、絶縁層3表面にめっき金属層が残らない程度に化学的エッチングを行なえばよい。このとき、ビアホール4内および溝6内のめっき金属層7の表面が絶縁層3の表面から0.5〜2μm程度凹む程度までエッチングすれば、絶縁層3の表面に残留するめっき金属層3の残渣を完全に除去することができ、それにより配線導体8間の電気的なリークあるいはマイグレーションの問題の発生を低減させることができる。   Next, as shown in FIG. 2G, the plated metal layer 7 is removed from the surface of the insulating layer 3 so that the plated metal layer 7 remains filled in the via hole 4 and the groove 6, thereby forming the via hole. An upper wiring conductor 8 made of a plated metal layer 7 is formed in 4 and in the groove 6. The plating metal layer 7 may be removed from the surface of the insulating layer 3 by, for example, a combination of mechanical polishing and chemical etching. Specifically, the mechanical polishing is performed up to several μm from the surface of the insulating layer 3. The thickness of the plated metal layer 7 is reduced and the surface of the plated metal layer 7 is flattened, and then chemical etching is performed to such an extent that the plated metal layer does not remain on the surface of the insulating layer 3. At this time, if etching is performed until the surface of the plated metal layer 7 in the via hole 4 and the groove 6 is recessed by about 0.5 to 2 μm from the surface of the insulating layer 3, the plating metal layer 3 remaining on the surface of the insulating layer 3 is removed. Residues can be completely removed, thereby reducing the occurrence of electrical leakage or migration problems between the wiring conductors 8.

かくして本発明の配線基板の製造方法によれば、絶縁層に設けたビアホール内および溝内にめっき金属層を充填して成る配線導体を有する信頼性の高い高密度配線の配線基板を簡単な構造および簡便な方法により効率よく製造することができる。なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更が可能であることは言うまでもない。例えば、上述の実施形態の一例では、絶縁層3にビアホール4を設けた後に絶縁層3の表面に溝6を設けたが、図1(a)で説明した工程の後、図3(b)に示すように、絶縁層3の上にマスク5を形成し、次に図3(c)に示すように、絶縁層3にレーザ加工またはウェットブラスト加工により配線導体形成用の溝6を形成した後、図3(d)に示すように、レーザ加工によりビアホール4を形成し、しかる後、図2(e)〜図2(f)で説明した工程を行なっても良い。また、上述の実施形態の一例では、絶縁層3に溝6を形成した後、マスク5を除去し、しかる後、絶縁層3の表面にめっき金属層7を被着させたが、図1(d)で説明した工程の後、図4(e)に示すように、マスク5を残したままの状態で、ビアホール4内と溝6内を充填するようにしてめっき金属層7を被着させ、次に図4(f)に示すように、めっき金属層7およびマスク5を機械的に研磨除去し、しかる後、化学的エッチングしてもよい。この場合、マスク5を除去する手間が省けるとともに、絶縁層3の表面に無電解銅めっきのための無電解銅めっきのためのパラジウム触媒が残らないので、配線導体8間の電気的な絶縁信頼性を極めて高いものとすることができる。   Thus, according to the method for manufacturing a wiring board of the present invention, a highly reliable high-density wiring board having a wiring conductor formed by filling a plated metal layer in via holes and grooves provided in an insulating layer has a simple structure. And it can manufacture efficiently by a simple method. It should be noted that the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made without departing from the gist of the present invention. For example, in the example of the above-described embodiment, the groove 6 is provided on the surface of the insulating layer 3 after the via hole 4 is provided in the insulating layer 3. However, after the step described with reference to FIG. As shown in FIG. 3, a mask 5 is formed on the insulating layer 3, and then, as shown in FIG. 3C, a groove 6 for forming a wiring conductor is formed in the insulating layer 3 by laser processing or wet blast processing. Thereafter, as shown in FIG. 3D, the via hole 4 may be formed by laser processing, and then the steps described in FIGS. 2E to 2F may be performed. In the example of the embodiment described above, the groove 6 is formed in the insulating layer 3, the mask 5 is removed, and then the plated metal layer 7 is deposited on the surface of the insulating layer 3. After the process described in d), as shown in FIG. 4E, the plated metal layer 7 is deposited so as to fill the via hole 4 and the groove 6 with the mask 5 remaining. Next, as shown in FIG. 4F, the plated metal layer 7 and the mask 5 may be mechanically polished and removed, and then chemically etched. In this case, the labor for removing the mask 5 can be saved and the palladium catalyst for the electroless copper plating for the electroless copper plating does not remain on the surface of the insulating layer 3, so that the electrical insulation reliability between the wiring conductors 8 can be achieved. The property can be made extremely high.

1 コア基板(下層の絶縁層)
2 下層の配線導体層
3 上層の絶縁層
4 ビアホール
5 マスク
6 溝
7 めっき金属層
8 上層の配線導体
1 Core substrate (lower insulating layer)
2 Lower wiring conductor layer 3 Upper insulating layer 4 Via hole 5 Mask 6 Groove 7 Plating metal layer 8 Upper wiring conductor

Claims (2)

表面に下層の配線導体が形成された下層の絶縁層上に1層の絶縁層から成る上層の絶縁層を積層する工程と、前記上層の絶縁層に前記下層の配線導体を底面とするビアホールをレーザ加工により形成する工程と、前記上層の絶縁層の表面に上層の配線導体形成用の溝をレーザ加工またはウェットブラスト加工により形成する工程と、前記ビアホールおよび前記溝を充填するようにして前記上層の絶縁層上にめっき金属層を被着させる工程と、前記めっき金属層を前記ビアホール内および前記溝内に前記めっき金属層が充填されたまま残るように前記上層の絶縁層上から除去し、前記ビアホール内および前記溝内に前記めっき金属層から成る上層の配線導体を形成する工程とを有することを特徴とする配線基板の製造方法。   A step of laminating an upper insulating layer composed of one insulating layer on a lower insulating layer having a lower wiring conductor formed on the surface; and a via hole having the lower wiring conductor as a bottom surface in the upper insulating layer. A step of forming by laser processing, a step of forming a groove for forming an upper wiring conductor on the surface of the upper insulating layer by laser processing or wet blasting, and the upper layer so as to fill the via hole and the groove. A step of depositing a plating metal layer on the insulating layer, and removing the plating metal layer from the upper insulating layer so that the plating metal layer remains filled in the via hole and the groove, Forming an upper wiring conductor made of the plated metal layer in the via hole and in the groove. 表面に下層の配線導体が形成された下層の絶縁層上に1層の絶縁層から成る上層の絶縁層を積層する工程と、前記上層の絶縁層の表面に上層の配線導体形成用の溝をレーザ加工またはウェットブラスト加工により形成する工程と、前記上層の絶縁層に前記下層の配線導体を底面とするビアホールをレーザ加工により形成する工程と、前記ビアホールおよび前記溝を充填するようにして前記上層の絶縁層上にめっき金属層を被着させる工程と、前記めっき金属層を前記ビアホール内および前記溝内に前記めっき金属層が充填されたまま残るように前記上層の絶縁層上から除去し、前記ビアホール内および前記溝内に前記めっき金属層から成る上層の配線導体を形成する工程とを有することを特徴とする配線基板の製造方法。   A step of laminating an upper insulating layer composed of one insulating layer on a lower insulating layer having a lower wiring conductor formed on the surface; and a groove for forming an upper wiring conductor on the surface of the upper insulating layer. A step of forming by laser processing or wet blasting; a step of forming a via hole in the upper insulating layer by using the lower wiring conductor as a bottom surface; and the upper layer so as to fill the via hole and the groove. A step of depositing a plating metal layer on the insulating layer, and removing the plating metal layer from the upper insulating layer so that the plating metal layer remains filled in the via hole and the groove, Forming an upper wiring conductor made of the plated metal layer in the via hole and in the groove.
JP2009110239A 2009-04-30 2009-04-30 Method for manufacturing wiring board Pending JP2010262954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110239A JP2010262954A (en) 2009-04-30 2009-04-30 Method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110239A JP2010262954A (en) 2009-04-30 2009-04-30 Method for manufacturing wiring board

Publications (1)

Publication Number Publication Date
JP2010262954A true JP2010262954A (en) 2010-11-18

Family

ID=43360837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110239A Pending JP2010262954A (en) 2009-04-30 2009-04-30 Method for manufacturing wiring board

Country Status (1)

Country Link
JP (1) JP2010262954A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014050871A1 (en) * 2012-09-27 2016-08-22 積水化学工業株式会社 Multilayer substrate manufacturing method, multilayer insulating film, and multilayer substrate
CN110691460A (en) * 2018-07-04 2020-01-14 三星电机株式会社 Printed circuit board and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349357A (en) * 2003-05-21 2004-12-09 Matsushita Electric Works Ltd Method for manufacturing multilayer printed wiring board
JP2008147242A (en) * 2006-12-06 2008-06-26 Hitachi Via Mechanics Ltd Laser-beam machining method of printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349357A (en) * 2003-05-21 2004-12-09 Matsushita Electric Works Ltd Method for manufacturing multilayer printed wiring board
JP2008147242A (en) * 2006-12-06 2008-06-26 Hitachi Via Mechanics Ltd Laser-beam machining method of printed circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014050871A1 (en) * 2012-09-27 2016-08-22 積水化学工業株式会社 Multilayer substrate manufacturing method, multilayer insulating film, and multilayer substrate
US9888580B2 (en) 2012-09-27 2018-02-06 Sekisui Chemical Co., Ltd. Method for manufacturing multilayer substrate, multilayer insulation film, and multilayer substrate
CN110691460A (en) * 2018-07-04 2020-01-14 三星电机株式会社 Printed circuit board and method for manufacturing the same
KR20200004596A (en) * 2018-07-04 2020-01-14 삼성전기주식회사 Printed Circuit Board and manufacturing method for the same
JP2020010009A (en) * 2018-07-04 2020-01-16 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit board and method of manufacturing the same
JP7222461B2 (en) 2018-07-04 2023-02-15 サムソン エレクトロ-メカニックス カンパニーリミテッド. Printed circuit board and manufacturing method thereof
KR102571588B1 (en) * 2018-07-04 2023-08-29 삼성전기주식회사 Printed Circuit Board and manufacturing method for the same
CN110691460B (en) * 2018-07-04 2024-07-23 三星电机株式会社 Printed circuit board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100990546B1 (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
KR100701353B1 (en) Multi-layer printed circuit board and manufacturing method thereof
JP2011134890A (en) Multilayer wiring board, method of manufacturing multilayer wiring board, and via fill method
JP2009260204A (en) Printed circuit board and method of manufacturing the same
JP2015170770A (en) Printed wiring board
JP2009099619A (en) Core substrate and its manufacturing method
JP5908003B2 (en) Printed circuit board and printed circuit board manufacturing method
TWI500366B (en) Multilayer printed wiring board and manufacturing method thereof
JP2007288022A (en) Multilayer printed wiring board and its manufacturing method
KR100965341B1 (en) Method of Fabricating Printed Circuit Board
JP2013168691A (en) Printed circuit board and method for filling via hole thereof
JP2008311612A (en) Multilayer printed circuit board, and method of manufacturing the same
JP2015170769A (en) Printed wiring board and manufacturing method of the same
TWI487451B (en) Manufacturing method of multilayer printed wiring board
KR100752017B1 (en) Manufacturing Method of Printed Circuit Board
JP7234049B2 (en) printed wiring board
JP2010141164A (en) Method of manufacturing multilayer wiring board
JP2010262954A (en) Method for manufacturing wiring board
JP2004087697A (en) Method for manufacturing wiring board
JP2010129997A (en) Printed-circuit board with embedded pattern, and its manufacturing method
JP5608262B2 (en) Printed circuit board and printed circuit board manufacturing method
KR100813441B1 (en) Method of fabricating a printed circuit board having a fine line spacing pitch
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
JP4480693B2 (en) Wiring board and manufacturing method thereof
JP2020080352A (en) Printed wiring board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130110

A131 Notification of reasons for refusal

Effective date: 20130205

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20130402

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20130829

Free format text: JAPANESE INTERMEDIATE CODE: A02