JP2010141164A - Method of manufacturing multilayer wiring board - Google Patents
Method of manufacturing multilayer wiring board Download PDFInfo
- Publication number
- JP2010141164A JP2010141164A JP2008316629A JP2008316629A JP2010141164A JP 2010141164 A JP2010141164 A JP 2010141164A JP 2008316629 A JP2008316629 A JP 2008316629A JP 2008316629 A JP2008316629 A JP 2008316629A JP 2010141164 A JP2010141164 A JP 2010141164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- barrier metal
- copper
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は多層配線基板の製造方法に関し、更に詳細には複数の銅から成る配線パターンが絶縁層を介して多層に積層された多層配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly, to a method for manufacturing a multilayer wiring board in which a plurality of copper wiring patterns are laminated in layers via an insulating layer.
配線基板の製造方法として、ダマシン法が知られている。かかるダマシン法を多層配線基板の製造に適用することが下記特許文献１に提案されている。この多層配線基板の製造方法を図１１に示す。
図１１に示す多層配線基板の製造方法では、複数の配線パターンが多層に積層された積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成している。
先ず、図１１（ａ）に示す様に、複数の配線パターンが多層に積層された積層基板１００の一面側に開口する複数のヴィア穴１０２，１０２・・を形成する。このヴィア穴１０２，１０２・・の底面には、所定層に形成されたパッドが露出する。かかるヴィア穴１０２，１０２・・の各内壁面を含む積層基板１００の一面側全面に、めっきシード層１０４を形成する。このシード層１０４上には、レジスト樹脂層１０６，１０６・・によってパターニングが施されている。
次いで、図１１（ｂ）に示す様に、めっきシード層１０４を給電層とする電解めっきを施して、ヴィア穴１０２，１０２・・の各内壁面を含む積層基板１００の一面側全面にめっき金属を析出して、ヴィア穴１０２，１０２・・を充填し且つレジスト樹脂層１０６，１０６・・を覆うめっき金属層１０８を形成する。
その後、図１１（ｃ）に示す様に、めっき金属層１０８を研磨して、レジスト樹脂層１０６，１０６・・の表面を露出し、配線パターン１１０，１１０とヴィア１１２，１１２・・・を形成する。
更に、図１１（ｄ）に示す様に、レジスト樹脂層１０６，１０６・・を剥離した後、露出しためっきシード層１０４をエッチングして除去することによって、積層基板１００の一面側にヴィア１１２，１１２・・に接続された配線パターン１１０，１１０・・が形成された多層配線基板を得ることができる。
In the method for manufacturing a multilayer wiring board shown in FIG. 11, vias and wiring patterns are formed by a damascene method on one surface side of a multilayer board in which a plurality of wiring patterns are laminated in a multilayer manner.
First, as shown in FIG. 11A, a plurality of
Next, as shown in FIG. 11B, electrolytic plating using the
Thereafter, as shown in FIG. 11C, the
Further, as shown in FIG. 11D, after the
図１１に示す多層配線基板の製造方法では、積層基板１００の一面側にヴィア１１２及び配線パターン１１０をダマシン法によって形成できる。このため、積層基板１００の一面側に微細な配線パターン１１０を形成できる。
しかし、図１１に示す配線基板の製造方法では、積層基板１００を形成した後、ダマシン法によってヴィア１１２，１１２・・及び配線パターン１１０，１１０・・を形成している。このため、積層基板１００内に微細な配線パターン及びヴィアをダマシン法で形成できない。
そこで、本発明の課題は、複数の配線パターンを多層に積層した積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成する従来の多層配線基板の製造方法の課題を解消し、複数の配線パターンを多層に積層する際に、ヴィアと配線パターンとをダマシン法で形成できる多層配線基板の製造方法を提供する。
In the method for manufacturing a multilayer wiring board shown in FIG. 11, the via 112 and the
However, in the method for manufacturing a wiring board shown in FIG. 11, vias 112, 112,... And
Accordingly, an object of the present invention is to solve the problem of a conventional multilayer wiring board manufacturing method in which a via and a wiring pattern are formed by a damascene method on one surface side of a multilayer substrate in which a plurality of wiring patterns are laminated in multiple layers. Provided is a method for manufacturing a multilayer wiring board in which vias and wiring patterns can be formed by a damascene method when wiring patterns are stacked in multiple layers.
本発明者は、前記課題を解決すべく検討した結果、ダマシン法によってヴィアと配線パターンとを形成する際に、絶縁層の配線パターンを形成する形成面が平坦面に形成されていることが大切であることを知り、本発明に到達した。
すなわち、本発明は、複数の銅から成る配線パターンが絶縁層を介して多層に積層された多層配線基板を製造する際に、少なくとも平坦な一面側が銅のエッチング液でエッチングされない金属から成るバリアメタル層によって形成されている支持板を用い、前記支持板のバリアメタル層上に形成した表面が平坦な第１絶縁層に、前記バリアメタル層の表面が底面に露出するヴィア穴を形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記ヴィア穴に銅を充填してヴィアを形成し、次いで、前記第１絶縁層に、隣接する配線パターンと第１絶縁層又は永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成した後、前記永久レジスト層又は第１絶縁層の表面及び配線パターンが露出した平坦面上に、所望数の配線パターンを絶縁層を介して積層し、前記支持板及びバリアメタル層を剥離することを特徴とする多層配線基板の製造方法にある。
As a result of studying the above problems, the present inventor found that when forming the via and the wiring pattern by the damascene method, it is important that the formation surface on which the wiring pattern of the insulating layer is formed is a flat surface. As a result, the present invention has been reached.
That is, according to the present invention, when manufacturing a multilayer wiring board in which a plurality of wiring patterns made of copper are laminated in multiple layers via an insulating layer, at least a flat one side is a barrier metal made of a metal that is not etched by a copper etchant. After forming a via hole in which the surface of the barrier metal layer is exposed to the bottom surface in the first insulating layer having a flat surface formed on the barrier metal layer of the support plate using the support plate formed by the layer, The via hole is filled with copper by electrolytic copper plating using the barrier metal layer as a power feeding layer to form a via, and then the first insulating layer is formed by an adjacent wiring pattern and a first insulating layer or a permanent resist layer. After forming a plurality of insulated wiring patterns by a damascene method, the surface of the permanent resist layer or the first insulating layer and the flat surface on which the wiring patterns are exposed , In a method for manufacturing a multilayer wiring board, characterized in that laminated through an insulating layer of the desired number of wiring patterns, peeling the supporting plate and the barrier metal layer.
かかる本発明において、第１絶縁層に配線パターンを形成する際に、ヴィアの表面を含む第１絶縁層の全面を覆う永久レジスト層に、前記ヴィアの表面及び配線パターンを形成する部分が凹溝の底面に露出するようにパターニングを施し、次いで、給電層のバリアメタル層から前記ヴィアを経由して前記パターニングを施したパターニング面の全面を覆う薄金属層に給電する電解銅めっきを施して、前記凹溝を銅で充填しつつ、残存する永久レジスト層を覆う銅層を形成した後、前記銅層に研磨を施して形成した平坦面に、残存する永久レジスト層の表面を露出することによって、第１絶縁層上に微細な配線パターンを容易に形成できる。
また、第１絶縁層上の永久レジスト層の表面が露出した平坦面上に、第２絶縁層を介して配線パターンを積層する際に、前記平坦面に形成した第２絶縁層に、前記第１絶縁層を貫通するヴィアに接続されたパッドの表面が露出するヴィア穴を形成した後、給電層のバリアメタル層からヴィア及び前記パッドを経由して給電する電解銅めっきを施し、前記ヴィア穴に銅を充填してヴィアを形成した後、前記第２絶縁層に、隣接する配線パターンと永久レジスト層によって絶縁された複数の配線パターンをダマシン法で形成することによって、第１絶縁層上に積層された第２絶縁層上にダマシン法により配線パターンを形成できる。
更に、支持板として、両面側にバリアメタル層が形成されている支持板を用い、前記支持板の両面側の各々に、複数の銅から成る配線パターンを絶縁層を介して多層に積層することが好ましい。
In the present invention, when the wiring pattern is formed on the first insulating layer, the surface of the via and the portion on which the wiring pattern is formed are recessed in the permanent resist layer covering the entire surface of the first insulating layer including the surface of the via. Patterning so as to be exposed on the bottom surface, and then applying electrolytic copper plating that feeds power from the barrier metal layer of the power feeding layer to the thin metal layer covering the entire surface of the patterned surface that has been patterned through the via, By forming a copper layer covering the remaining permanent resist layer while filling the concave groove with copper, and then exposing the surface of the remaining permanent resist layer to a flat surface formed by polishing the copper layer A fine wiring pattern can be easily formed on the first insulating layer.
In addition, when the wiring pattern is laminated on the flat surface where the surface of the permanent resist layer on the first insulating layer is exposed via the second insulating layer, the second insulating layer formed on the flat surface is provided with the second insulating layer. 1 After forming a via hole in which the surface of a pad connected to a via penetrating the insulating layer is exposed, electrolytic copper plating is performed to feed power from the barrier metal layer of the power feeding layer via the via and the pad, and the via hole is formed. After forming vias by filling copper into the second insulating layer, a plurality of wiring patterns insulated by an adjacent wiring pattern and a permanent resist layer are formed on the first insulating layer by the damascene method. A wiring pattern can be formed on the stacked second insulating layer by a damascene method.
Furthermore, a support plate having barrier metal layers formed on both sides is used as the support plate, and a plurality of copper wiring patterns are laminated in multiple layers on both sides of the support plate via an insulating layer. Is preferred.
絶縁層の表面にダマシン法によって配線パターンを形成する際に、絶縁層の表面に凹部が形成されると、凹部内に形成された配線パターン同士がショートするおそれがある。
この点、本発明では、支持板の平坦な一面側に形成した第１絶縁層の平坦な表面に、ダマシン法によって配線パターンを形成している。このため、第１絶縁層の表面に形成した配線パターンは、隣接する配線パターンと確実に絶縁でき、得られた多層配線基板の信頼性を向上できる。
また、従来のダマシン法によって多層配線基板を製造する際には、ヴィア穴及び配線パターンを形成する配線パターン用凹溝を電解銅めっきによって銅で充填して成る銅層を研磨する。
ところで、通常、ヴィア穴は配線パターン用凹溝よりも深いため、ヴィア穴に銅を充填できる電解銅めっき時間は、配線パターン用凹溝に銅を充填できる電解銅めっき時間よりも長くなる。このため、配線パターン用凹溝上には、必要以上に厚い銅層が形成される。
この様に、必要以上に厚く形成された銅層を研磨して、配線パターンの表面を露出することは、研磨時間を長くして、多層配線基板の製造コストを高くする。
この点、本発明では、第１絶縁層に形成したヴィア穴を電解銅めっきによって銅で充填した後、第１絶縁層の表面にダマシン法によって配線パターンを形成する。このため、第１絶縁層の表面に形成した配線パターン用凹溝のみに、電解銅めっきによって充分な銅を充填できればよく、必要以上に厚い銅層を形成することは要しない。
従って、銅層の研磨時間を短縮でき、多層配線基板の製造コストの低減を図ることができる。
When forming a wiring pattern on the surface of the insulating layer by the damascene method, if a recess is formed on the surface of the insulating layer, the wiring patterns formed in the recess may be short-circuited.
In this regard, in the present invention, the wiring pattern is formed by the damascene method on the flat surface of the first insulating layer formed on the flat one surface side of the support plate. For this reason, the wiring pattern formed on the surface of the first insulating layer can be reliably insulated from the adjacent wiring pattern, and the reliability of the obtained multilayer wiring board can be improved.
Further, when a multilayer wiring board is manufactured by a conventional damascene method, a copper layer formed by filling a via hole and a wiring pattern concave groove for forming a wiring pattern with copper by electrolytic copper plating is polished.
By the way, since the via hole is usually deeper than the wiring pattern groove, the electrolytic copper plating time for filling the via hole with copper is longer than the electrolytic copper plating time for filling the wiring pattern groove with copper. For this reason, an unnecessarily thick copper layer is formed on the wiring pattern concave groove.
In this way, polishing the copper layer formed thicker than necessary to expose the surface of the wiring pattern increases the polishing time and increases the manufacturing cost of the multilayer wiring board.
In this regard, in the present invention, the via hole formed in the first insulating layer is filled with copper by electrolytic copper plating, and then a wiring pattern is formed on the surface of the first insulating layer by the damascene method. For this reason, it suffices that sufficient copper can be filled by electrolytic copper plating only into the wiring pattern grooves formed on the surface of the first insulating layer, and it is not necessary to form a copper layer that is thicker than necessary.
Therefore, the polishing time of the copper layer can be shortened, and the manufacturing cost of the multilayer wiring board can be reduced.
本発明に係る多層配線基板の製造方法の一例を図１〜図４に示す。図１〜図４に示す多層配線基板の製造方法では、先ず、図１（ａ）に示す様に、金属製の本体部１０ａの両面側にバリアメタル層１０ｂ，１０ｂが形成された支持板１０を用いる。このバリアメタル層１０ｂは、銅のエッチング液によってエッチングされない金属、例えばニッケル、チタン、クロム、スズ等から成る。このバリアメタル層１０ｂ，１０ｂが形成された支持板１０の両面は平坦面に形成されている。
かかる支持板１０の両面側には、絶縁樹脂から成る第１絶縁層１２ａ，１２ａが形成されている。この第１絶縁層１２ａ，１２ａの表面は、支持板１０の平坦面に倣って平坦面に形成されている。かかる第１絶縁層１２ａは、エポキシ樹脂やポリイミド樹脂等の樹脂を塗布、或いはこれらの樹脂から成るフィルムを貼着することによって形成できる。
更に、第１絶縁層１２ａ，１２ａの各々には、支持板１０のバリアメタル層１０ｂの表面が底面に露出するヴィア穴１４，１４・・が形成されている。かかるヴィア穴１４，１４・・は、レーザ等によって容易に形成できる。
かかるヴィア穴１４，１４・・の各々には、図１（ｂ）に示す様に、バリアメタル層１０ｂ，１０ｂを給電層とする電解銅めっきによって、銅を充填してヴィア１６ａを形成する。この電解銅めっきは、ヴィア１６ａの端面が第１絶縁層１２ａの表面と略一致したとき停止する。
An example of a method for manufacturing a multilayer wiring board according to the present invention is shown in FIGS. 1 to 4, first, as shown in FIG. 1A, a
First insulating layers 12 a and 12 a made of an insulating resin are formed on both sides of the
Furthermore, each of the first insulating layers 12a, 12a is formed with via
In each of the via holes 14, 14..., As shown in FIG. 1 (b), a via 16 a is formed by filling copper with electrolytic copper plating using the barrier metal layers 10 b and 10 b as a power feeding layer. This electrolytic copper plating stops when the end face of the via 16a substantially coincides with the surface of the first insulating layer 12a.
次いで、第１絶縁層１２ａ，１２ａの各表面にダマシン法によって配線パターンを形成する。
先ず、図１（ｃ）に示す様に、ヴィア１６ａ，１６ａ・・の端面を含む第１絶縁層１２ａ，１２ａの表面に、形成するパッド及び配線パターンに倣った凹溝２２，２２・・を永久レジスト層１８，１８・・によって形成するパターンニングを施す。このパターニングは、ヴィア１６ａ，１６ａ・・の端面を含む第１絶縁層１２ａ，１２ａの全表面を覆う感光性レジトから成るレジスト層を形成した後、レジスト層を所望のパターンにパターンニングすることによって行うことができる。パターニング後に残存するレジスト層は永久レジスト層１８である。
かかる永久レジスト層１８，１８・・を含むパターンニング面の各々には、図１（ｄ）に示す様に、めっきシード層としての薄金属層２０を形成する。薄金属層２０，２０は、無電解銅めっき或いはスパッタ等によって形成できる。
Next, a wiring pattern is formed on each surface of the first insulating layers 12a and 12a by a damascene method.
First, as shown in FIG. 1 (c),
As shown in FIG. 1 (d), a
更に、バリアメタル層１０ｂ，１０ｂを給電層とする電解銅めっきを、第１絶縁層１２ａ，１２ａの各パターンニング面に施す。かかる電解銅めっきでは、給電層のバリアメタル層１０ｂ、１０ｂの各々からヴィア１６ａを経由してパターニング面の全面を覆う薄金属層２０に給電し、図２（ａ）に示す様に、凹溝２２，２２・・を銅で充填しつつ、残存する永久レジスト層１８，１８・・を覆う銅層２４を形成する。
その後、銅層２４に研磨を施して、図２（ｂ）に示す様に、永久レジスト層１８，１８・・を露出することよって、永久レジスト層１８，１８・・及び配線パターン２６ａ，２６ａ・・の各々は、第１絶縁層１２ａ，１２ａの各平坦面に形成されているため、隣接する配線パターン２６ａとの間を永久レジスト層１８によって確実に絶縁できる。また、ヴィア１６ａに接続するパッド２６ｂと隣接する配線パターン２６ａとの間も、永久レジスト層１８によって確実に絶縁できる。
尚、この研磨としては、機械的研磨、化学的機械的研磨（ＣＭＰ）を採用できる。
Further, electrolytic copper plating using the barrier metal layers 10b and 10b as a power feeding layer is performed on the patterning surfaces of the first insulating layers 12a and 12a. In such electrolytic copper plating, power is supplied from each of the barrier metal layers 10b and 10b of the power supply layer to the
Thereafter, the
As this polishing, mechanical polishing or chemical mechanical polishing (CMP) can be employed.
この様に、ダマシン法によって形成した配線パターン２６ａ及びパッド２６ｂの表面は面一であり平坦面である。このため、図２（ｃ）に示す様に、第１絶縁層１２ａ，１２ａ上に積層した第２絶縁層１２ｂ，１２ｂの表面を容易に平坦面に形成できる。
かかる第２絶縁層１２ｂ，１２ｂにも、図２（ｃ）に示す様に、レーザ等によってパッド２６ｂ，２６ｂが底面に露出するヴィア穴２８，２８・・を形成する。
更に、給電層のバリアメタル層１０ｂ，１０ｂからヴィア１６ａ及びパッド２６ｂを経由して給電する電解銅めっきを施すことによって、図２（ｄ）に示す様に、ヴィア穴２８，２８・・に銅を充填してヴィア１６ｂ，１６ｂ・・を形成する。この電解銅めっきは、ヴィア１６ａの端面が第１絶縁層１２ａの表面と略一致したとき停止する。形成されたヴィア１６ｂは、ヴィア１６ａに接続されたパッド２６ｂに立設されている。
As described above, the surfaces of the wiring pattern 26a and the
In the second insulating layers 12b and 12b, as shown in FIG. 2C, via
Further, by applying electrolytic copper plating for supplying power from the barrier metal layers 10b and 10b of the power supply layer via the via 16a and the
次いで、第２絶縁層１２ｂ，１２ｂの各表面にダマシン法によって配線パターンを形成する。
この場合も、先ず、図３（ａ）に示す様に、ヴィア１６ｂ，１６ｂ・・の端面を含む第２絶縁層１２ｂ，１２ｂの表面に、形成するパッド及び配線パターンに倣った凹溝２２，２２・・を永久レジスト層１８，１８・・によって形成するパターンニングを施す。
かかる永久レジスト層１８，１８・・を含むパターンニング面の各々には、図３（ｂ）に示す様に、めっきシード層としての薄金属層２９を形成する。
更に、給電層のバリアメタル層１０ｂ，１０ｂからヴィア１６ａ、パッド２６ｂ、ヴィア１６ｂ及び薄金属層２９を経由して給電する電解銅めっきを施して、凹溝２２，２２・・を銅で充填しつつ、図２（ａ）に示すような、永久レジスト層１８，１８・・を覆う銅層２４を形成した後、銅層２４に研磨を施す。
かかる研磨によって、図３（ｃ）に示す様に、永久レジスト層１８，１８・・を露出することによって、第２絶縁層１２ｂ，１２ｂ上に形成された永久レジスト層１８，１８・・及び配線パターン３０ａ，３０ａ・・の各々は、第２絶縁層１２ｂ，１２ｂの各平坦面に形成されている。このため、隣接する配線パターン３０ａとの間を永久レジスト層１８によって確実に絶縁できる。また、ヴィア１６ｂに接続するパッド３０ｂと隣接する配線パターン３０ａとの間も、永久レジスト層１８によって確実に絶縁できる。
Next, a wiring pattern is formed on each surface of the second insulating layers 12b and 12b by a damascene method.
Also in this case, first, as shown in FIG. 3 (a), on the surfaces of the second insulating layers 12b and 12b including the end faces of the vias 16b, 16b,. .. Are patterned by the permanent resist
As shown in FIG. 3B, a
Further, electrolytic copper plating for feeding power from the barrier metal layers 10b, 10b of the power feeding layer via the via 16a, the
3C, the permanent resist
この様に、第２絶縁層１２ｂ，１２ｂ上に形成された配線パターン３０ａ，３０ａ・・及びパッド３０ｂ，３０ｂ・・が露出する露出面は、図４（ａ）に示す様に、パッド３０ｂ，３０ｂ・・の各パッド面を除いてソルダレスト層３２によって被覆して、支持板１０の両面側に多層配線基板４０，４０を形成できる。
その後、図４（ｂ）に示す様に、支持板１０の本体部１０ａをエッチングによって除去し、二個の多層配線基板４０，４０に分離する。
更に、多層配線基板４０，４０の各々に付着しているバリアメタル層１０ｂをエッチングによって除去することによって、図４（ｃ）に示す多層配線基板４０を得ることができる。
得られた多層配線基板４０は、図４（ｃ）に示す様に、支持板１０のバリアメタル層１０ｂに密着して形成された第１絶縁層１２ａのヴィア１６ａ，１６ａ・・の端面が露出した露出面は、多層配線基板４０の他方の面よりも平坦面に形成でき、半導体素子５０の搭載面とすることが好ましい。
また、多層配線基板４０の他方の面である、第２絶縁層１２ｂに形成したパッド３０ｂ，３０ｂ・・の各パッド面は、外部接続端子５２の装着面とすることが好ましい。このパッド３０ｂ，３０ｂ・・は、ダマシン法によって形成しており、ファインなパッド３０ｂを形成できる。このため、外部接続端子５２の高密度化にも対応できる。
In this way, the exposed surfaces from which the wiring patterns 30a, 30a,... And the
Thereafter, as shown in FIG. 4B, the main body portion 10a of the
Furthermore, by removing the barrier metal layer 10b adhering to each of the
In the obtained
Further, it is preferable that each pad surface of the
図１〜図４に示す製造方法では、支持板１０の両面側に二個の多層配線基板４０，４０を形成したが、図５に示す様に、支持板１０の一面側に多層配線基板４０を形成してもよい。
また、図１〜図４に示す製造方法では、第１絶縁層１２ａ及び第２絶縁層１２ｂの各々を貫通するヴィア１６ａ，１６ｂが積層されて形成されているが、図６（ａ）に示す様に、第１絶縁層１２ａのみを貫通するヴィア１６a1を形成してもよい。このヴィア１６a1は、他のヴィア１６ａ，１６ａを形成すると同時に形成できる。
或いは、図６（ｂ）に示す様に、第２絶縁層１２ｂのみを貫通するヴィア１６b1を形成できる。このヴィア１６b1は、第１絶縁層１２ａを貫通するヴィア１６ａと配線パターン２６ａを介して電気的に接続されているものである。ヴィア１６b1を形成するヴィア穴を電解銅めっきによって銅を充填する際に、給電層のバリアメタル層１０ｂ、ヴィア１６ａ、配線パターン２６ａを介して、ヴィア穴の底面に露出するパッド２６ｂに給電するためである。
In the manufacturing method shown in FIGS. 1 to 4, two
In addition, in the manufacturing method shown in FIGS. 1 to 4, vias 16 a and 16 b penetrating each of the first insulating layer 12 a and the second insulating layer 12 b are stacked, but are shown in FIG. Similarly, the via 16a1 penetrating only the first insulating layer 12a may be formed. The via 16a1 can be formed simultaneously with the formation of the other vias 16a and 16a.
Alternatively, as shown in FIG. 6B, a via 16b1 penetrating only the second insulating layer 12b can be formed. The via 16b1 is electrically connected to the via 16a penetrating the first insulating layer 12a via the wiring pattern 26a. When filling the via hole forming the via 16b1 with copper by electrolytic copper plating, power is supplied to the
図１〜図４に示す製造方法では、第１絶縁層１２ａ及び第２絶縁層１２ｂの各々に、ダマシン法によって配線パターンを形成しているが、第２絶縁層１２ｂ上に形成するヴィア及び配線パターンは、図７に示す様に、公知のアディティブ法やセミアディティブ法によって形成してもよい。
第１絶縁層１２ａ上にダマシン法によって形成した配線パターン２６ａ及びパッド２６ｂの表面は面一であり平坦面である。このため、かかる第１絶縁層１２ａ上に形成した第２絶縁層１２ｂ上に形成するヴィア及び配線パターンは、公知のアディティブ法やセミアディティブ法によって形成しても、第１絶線層１２ａ及び第２絶縁層の各層上に形成するヴィア及び配線パターンを公知のアディティブ法やセミアディティブ法によって形成した場合に比較して、平坦面に形成できるからである。
また、図１〜図７に示す製造方法では、第１絶縁層１２ａ上に配線パターン２６ａ，２６ａ・・を形成していたが、図８に示す様に、第１絶縁層１２ａに配線パターン２６ａ，２６ａ・・を形成してもよい。
In the manufacturing method shown in FIGS. 1 to 4, the wiring pattern is formed on each of the first insulating layer 12 a and the second insulating layer 12 b by the damascene method. However, the via and the wiring formed on the second insulating layer 12 b are used. The pattern may be formed by a known additive method or semi-additive method, as shown in FIG.
The surfaces of the wiring pattern 26a and the
1 to 7, the wiring patterns 26a, 26a,... Are formed on the first insulating layer 12a. However, as shown in FIG. 8, the wiring pattern 26a is formed on the first insulating layer 12a. , 26a... May be formed.
図８に示す製造方法では、図１（ｂ）に示す様に、ヴィア１６ａ，１６ａ・・を形成した後、図８（ａ）に示す様に、第１絶縁層１２ａ，１２ａにレーザによって配線パターン用の凹溝５４，５４・・を形成する。
かかる凹溝５４，５４・・の内壁面を含む第１絶縁層１２ａ，１２ａの全表面に、無電解銅めっき或いはスパッタ等によってめっきシード層としての薄金属層５６を形成した後、バリアメタル層１０ｂ，１０ｂを給電層とする電解銅めっきを、薄金属層５６，５６によって覆われた第１絶縁層１２ａ，１２ａの全面に亘って施す。かかる電解銅めっきでは、給電層のバリアメタル層１０ｂ、１０ｂの各々からヴィア１６ａを経由して第１絶縁層１２ａ，１２ａの全面を覆う薄金属層５６，５６に給電し、図８（ｃ）に示す様に、凹溝５４，５４・・を銅で充填しつつ、薄金属層５６，５６を覆う銅層５８，５８を形成する。
次いで、銅層５８，５８に研磨を施して、図８（ｄ）に示す様に、第１絶縁層１２ａ，１２ａの表面を露出することよって、配線パターン２６ａ，２６ａ・・の各々は、隣接する配線パターン２６ａとの間を第１絶縁層１２ａによって確実に絶縁できる。また、ヴィア１６ａと隣接する配線パターン２６ａとの間も、第１絶縁層１２ａによって確実に絶縁できる。
その後、図８（ａ）〜図８（ｄ）に示す方法によって、或いは図２（ｃ）〜図３（ｃ）に示す方法によって、第１絶縁層１２ａ，１２ａ上に形成した第２絶縁層１２ｂ，１２ｂ上に配線パターン３０ａ，３０ａ・・を形成してもよい。
尚、この研磨としては、機械的研磨、化学的機械的研磨（ＣＭＰ）を採用できる。
In the manufacturing method shown in FIG. 8, after the vias 16a, 16a,... Are formed as shown in FIG. 1B, wiring is performed on the first insulating layers 12a, 12a by laser as shown in FIG.
A
Next, the copper layers 58, 58 are polished to expose the surfaces of the first insulating layers 12a, 12a, as shown in FIG. 8D, so that each of the wiring patterns 26a, 26a,. The wiring pattern 26a to be insulated can be reliably insulated by the first insulating layer 12a. Further, the first insulating layer 12a can reliably insulate between the via 16a and the adjacent wiring pattern 26a.
Thereafter, the second insulating layer formed on the first insulating layers 12a and 12a by the method shown in FIGS. 8A to 8D or the method shown in FIGS. 2C to 3C. Wiring patterns 30a, 30a,... May be formed on 12b, 12b.
As this polishing, mechanical polishing or chemical mechanical polishing (CMP) can be employed.
ところで、図１〜図８に示す製造方法では、平坦面にダマシン法によって配線パターンやパッド形成している。
これに対し、例えば、図９（ａ）に示す如く、平坦な一面側を覆うバリアメタル層８１上にパッド８２，２８が形成され、絶縁層８０の表面とパッド８２，８２との間に段差が形成されている基板８０を用いた場合、基板８０の一面側に形成した絶縁層上にダマシン法によって配線パターンやパッド形成することは困難である。
つまり、図９（ｂ）に示す様に、基板８０の一面側に形成したパッド８２，８２を被覆する樹脂製の絶縁層８４を絶縁層８０の一面側に形成したとき、凹部８６が形成される。パッド８２，８２上に形成される絶縁層８４の厚さと、絶縁層８０の表面上に形成される絶縁層８４の厚さが異なり、絶縁層８４の樹脂が硬化等する際に、絶縁層８０の表面上に形成された絶縁層８４の収縮が大きくなるためである。
この様に、凹部８６が形成された絶縁層８４に形成した、底面にバリアメタル層８１の表面が露出するヴィア穴に、バリアメタル層８１を給電層とする電解銅めっきによって銅を充填して、図９（ｃ）に示す様に、ヴィア８８，８８・・を形成する。
更に、ヴィア８８，８８・・の表面を含む絶縁層８４の表面に、図９（ｄ）に示す様に、永久レジスト層９０，９０・・によってパターニングを施した後、永久レジスト層９０，９０・・の表面を含む絶縁層８４の一面側全面にめっき用シード層９２を形成する。
By the way, in the manufacturing method shown in FIGS. 1-8, the wiring pattern and the pad are formed by the damascene method on the flat surface.
On the other hand, for example, as shown in FIG. 9A,
That is, as shown in FIG. 9B, when the
In this way, copper is filled into the via hole formed in the insulating
Further, the surface of the insulating
次いで、図１０（ａ）に示す様に、給電層のバリアメタル層、ヴィア８８及びめっきシード用シード層９２を経由して給電する電解銅めっきによって、絶縁層８４のパターニング面の全面を覆う銅層９４を形成する。
かかる銅層９４に研磨を施して、図１０（ｂ）に示す様に、レジスト層９０，９０・・の表面を露出し、隣接する配線パターン等と絶縁されたパッド９６，９６・・を形成したとき、絶縁層８４の凹部８６内に形成されたレジスト層９０ａ，９０ａ・・の表面を露出することができない。
このため、凹部８６内でレジスト層９２ａ，９２ａ・・によってパターニングされた配線パターン９８ａ，９８ａ・・は、隣接する配線パターンと絶縁されずショートすることになる。
この点、図１〜図８に示す配線基板では、平坦面にダマシン法によって配線パターンやパッド形成しているため、隣接する配線パターンとの間を永久レジスト層又は第１絶縁層によって確実に絶縁でき、且つヴィアに接続するパッドと隣接する配線パターンとの間も、永久レジスト層又は第１絶縁層によって確実に絶縁できる。
Next, as shown in FIG. 10A, the copper covering the entire patterned surface of the insulating
The copper layer 94 is polished to expose the surfaces of the resist
Therefore, the wiring patterns 98a, 98a,... Patterned by the resist layers 92a, 92a,... In the
In this respect, in the wiring substrate shown in FIGS. 1 to 8, since the wiring pattern and the pad are formed on the flat surface by the damascene method, it is reliably insulated from the adjacent wiring pattern by the permanent resist layer or the first insulating layer. In addition, the pad connected to the via and the adjacent wiring pattern can be reliably insulated by the permanent resist layer or the first insulating layer.
１０ 支持板
１０ａ 本体部
１０ｂ バリアメタル層
１２ａ 第１絶縁層
１２ｂ 第２絶縁層
１４，２８ ヴィア穴
１６ａ，１６ｂ ヴィア
１６ａ１,１６ｂ１ ヴィア
２０，２９，５６ 薄金属層
２２，５４ 凹溝
２４，５８ 銅層
２６ａ,３０ａ 配線パターン
２６ｂ，３０ｂ パッド
３２ ソルダレスト層
４０ 多層配線基板
５０ 半導体素子
５２ 外部接続端子
DESCRIPTION OF
Claims (4)
少なくとも平坦な一面側が銅のエッチング液でエッチングされない金属から成るバリアメタル層によって形成されている支持板を用い、前記支持板のバリアメタル層上に形成した表面が平坦な第１絶縁層に、前記バリアメタル層の表面が底面に露出するヴィア穴を形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記ヴィア穴に銅を充填してヴィアを形成し、
次いで、前記第１絶縁層に、隣接する配線パターンと第１絶縁層又は永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成した後、
前記永久レジスト層又は第１絶縁層の表面及び配線パターンが露出した平坦面上に、所望数の配線パターンを絶縁層を介して積層し、前記支持板及びバリアメタル層を剥離することを特徴とする多層配線基板の製造方法。 When manufacturing a multilayer wiring board in which wiring patterns made of a plurality of copper are laminated in multiple layers via an insulating layer,
Using a support plate formed of a barrier metal layer made of a metal that is not etched with a copper etchant on at least one flat surface side, the first insulating layer having a flat surface formed on the barrier metal layer of the support plate, After forming a via hole in which the surface of the barrier metal layer is exposed on the bottom surface, the via hole is filled with copper by electrolytic copper plating using the barrier metal layer as a power feeding layer to form a via,
Next, after forming a plurality of wiring patterns insulated by the first insulating layer or the permanent resist layer on the first insulating layer by a damascene method,
A desired number of wiring patterns are laminated via an insulating layer on the surface of the permanent resist layer or the first insulating layer and a flat surface where the wiring pattern is exposed, and the support plate and the barrier metal layer are peeled off. A method for manufacturing a multilayer wiring board.
次いで、給電層のバリアメタル層から前記ヴィアを経由して前記パターニングを施したパターニング面の全面を覆う薄金属層に給電する電解銅めっきを施して、前記凹溝を銅で充填しつつ、残存する永久レジスト層を覆う銅層を形成した後、
前記銅層に研磨を施して形成した平坦面に、残存する永久レジスト層の表面を露出する請求項１記載の多層配線基板の製造方法。 When forming the wiring pattern on the first insulating layer, the surface of the via and the portion where the wiring pattern is formed are exposed on the bottom surface of the groove in the permanent resist layer covering the entire surface of the first insulating layer including the surface of the via. Patterning
Next, electrolytic copper plating is performed to supply power from the barrier metal layer of the power supply layer to the thin metal layer covering the entire surface of the patterning surface subjected to the patterning via the via, and the concave groove is filled with copper while remaining. After forming a copper layer covering the permanent resist layer to
2. The method of manufacturing a multilayer wiring board according to claim 1, wherein the surface of the remaining permanent resist layer is exposed on a flat surface formed by polishing the copper layer.
前記平坦面に形成した第２絶縁層に、前記第１絶縁層を貫通するヴィアに接続されたパッドの表面が露出するヴィア穴を形成した後、給電層のバリアメタル層からヴィア及び前記パッドを経由して給電する電解銅めっきを施し、前記ヴィア穴に銅を充填してヴィアを形成した後、
前記第２絶縁層に、隣接する配線パターンと永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成する請求項１又は請求項２記載の多層配線基板の製造方法。 When laminating the wiring pattern via the second insulating layer on the flat surface where the surface of the permanent resist layer on the first insulating layer is exposed,
After forming a via hole in the second insulating layer formed on the flat surface through which the surface of the pad connected to the via penetrating the first insulating layer is exposed, the via and the pad are removed from the barrier metal layer of the power feeding layer. After applying electrolytic copper plating to feed power via, filling the via hole with copper to form a via,
3. The method for manufacturing a multilayer wiring board according to claim 1, wherein a plurality of wiring patterns insulated by an adjacent wiring pattern and a permanent resist layer are formed on the second insulating layer by a damascene method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008316629A JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010141164A true JP2010141164A (en) | 2010-06-24 |
| JP2010141164A5 JP2010141164A5 (en) | 2011-12-15 |
| JP5188947B2 JP5188947B2 (en) | 2013-04-24 |
Family
ID=42351028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008316629A Active JP5188947B2 (en) | 2008-12-12 | 2008-12-12 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5188947B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103826390A (en) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | Thick copper printed circuit board and manufacturing method thereof |
| KR101416042B1 (en) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | PCB and method of manufacturing the same |
| JP2017038055A (en) * | 2015-08-14 | 2017-02-16 | 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | Package substrate and manufacturing method therefor |
| KR20210158287A (en) * | 2020-06-23 | 2021-12-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Packages with thick rdls and thin rdls stacked alternatingly |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238970A (en) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | Multilayered printed board and manufacture thereof |
| JP2002111174A (en) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | Method for manufacturing wiring circuit board |
| JP2003031925A (en) * | 2001-05-23 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | Structure with flush circuit feature and manufacturing method therefor |
| JP2007266443A (en) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | Manufacturing method of wiring substrate and manufacturing method of semiconductor device |
| JP2007300147A (en) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | Method of manufacturing wiring substrate and electronic component mounting structure |
| JP2007335539A (en) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | Method of manufacturing double sided wiring board |
-
2008
- 2008-12-12 JP JP2008316629A patent/JP5188947B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238970A (en) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | Multilayered printed board and manufacture thereof |
| JP2002111174A (en) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | Method for manufacturing wiring circuit board |
| JP2003031925A (en) * | 2001-05-23 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | Structure with flush circuit feature and manufacturing method therefor |
| JP2007266443A (en) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | Manufacturing method of wiring substrate and manufacturing method of semiconductor device |
| JP2007335539A (en) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | Method of manufacturing double sided wiring board |
| JP2007300147A (en) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | Method of manufacturing wiring substrate and electronic component mounting structure |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101416042B1 (en) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | PCB and method of manufacturing the same |
| CN103826390A (en) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | Thick copper printed circuit board and manufacturing method thereof |
| JP2017038055A (en) * | 2015-08-14 | 2017-02-16 | 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | Package substrate and manufacturing method therefor |
| KR20210158287A (en) * | 2020-06-23 | 2021-12-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Packages with thick rdls and thin rdls stacked alternatingly |
| US11508665B2 (en) | 2020-06-23 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packages with thick RDLs and thin RDLs stacked alternatingly |
| KR102470488B1 (en) * | 2020-06-23 | 2022-11-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Packages with thick rdls and thin rdls stacked alternatingly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5188947B2 (en) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| JP2003031925A (en) | Structure with flush circuit feature and manufacturing method therefor | |
| JP2008283140A (en) | Method of manufacturing wiring board, and wiring board | |
| JP2009283739A (en) | Wiring substrate and production method thereof | |
| JPH0779078A (en) | Multilayer wiring board and manufacture thereof | |
| WO2018110437A1 (en) | Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate | |
| JP2009260204A (en) | Printed circuit board and method of manufacturing the same | |
| JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
| JP2006339186A (en) | Wiring board and its manufacturing method | |
| JP5188947B2 (en) | Manufacturing method of multilayer wiring board | |
| JP2006041029A (en) | Wiring substrate, manufacturing method thereof, and electronic device | |
| JP2010141164A5 (en) | ||
| KR100726238B1 (en) | Manufacturing method of multi-layer printed circuit board | |
| JP2005191100A (en) | Semiconductor board and its manufacturing method | |
| JP2000323841A (en) | Multilayer circuit board and manufacture thereof | |
| JP2009289869A5 (en) | ||
| KR100945080B1 (en) | Method For Manufacturing Printed Circuit Board | |
| JP2003264368A (en) | Multilayered electric wiring circuit board and its manufacturing method | |
| JP2008124124A (en) | Core board manufacturing method, and wiring board manufacturing method | |
| TWI505759B (en) | Printed circuit board and method for manufacturing the same | |
| JP2010262954A (en) | Method for manufacturing wiring board | |
| JP4580752B2 (en) | Manufacturing method of semiconductor device | |
| KR100813441B1 (en) | Method of fabricating a printed circuit board having a fine line spacing pitch | |
| JP2018037476A (en) | Method for manufacturing printed wiring board and printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5188947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |