KR20200004596A - Printed Circuit Board and manufacturing method for the same - Google Patents

Printed Circuit Board and manufacturing method for the same Download PDF

Info

Publication number
KR20200004596A
KR20200004596A KR1020180077666A KR20180077666A KR20200004596A KR 20200004596 A KR20200004596 A KR 20200004596A KR 1020180077666 A KR1020180077666 A KR 1020180077666A KR 20180077666 A KR20180077666 A KR 20180077666A KR 20200004596 A KR20200004596 A KR 20200004596A
Authority
KR
South Korea
Prior art keywords
pad
metal
insulating layer
printed circuit
circuit board
Prior art date
Application number
KR1020180077666A
Other languages
Korean (ko)
Other versions
KR102571588B1 (en
Inventor
전희준
강덕만
정혜원
김선아
황미선
나병덕
심재성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180077666A priority Critical patent/KR102571588B1/en
Priority to CN201811138441.2A priority patent/CN110691460B/en
Priority to JP2018187648A priority patent/JP7222461B2/en
Priority to TW107139980A priority patent/TWI806920B/en
Publication of KR20200004596A publication Critical patent/KR20200004596A/en
Application granted granted Critical
Publication of KR102571588B1 publication Critical patent/KR102571588B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transmitters (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Disclosed are a printed circuit board and a manufacturing method thereof. The printed circuit board according to an embodiment of the present invention comprises: an insulating layer having a via hole formed therein; a first pad formed in the insulating layer and disposed on one side of the via hole; and a via filled in the via hole and connected to the first pad, wherein the via are metallic and at least one of a side surface of the via and a surface being in contact with the first pad is made of a metal matrix composite.

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and manufacturing method for the same}Printed Circuit Board and manufacturing method for the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

모바일 기기 및 노트북 등과 같은 전자기기의 소형화 및 박막화에 따라, 소형 및 박형 인쇄회로기판에 대한 요구가 증가하고 있다. BACKGROUND With the miniaturization and thinning of electronic devices such as mobile devices and notebook computers, the demand for small and thin printed circuit boards is increasing.

박형 인쇄회로기판 내의 층간을 연결하는 마이크로 비아를 형성하기 위하여, 마이크로 비아홀에 대한 효율적인 가공 기술이 요구되고 있다. 더불어, 마이크로 비아홀에 채워지는 배선 물질에 대해서도, 우수한 전기적 및 기계적 특성이 요구되고 있다.In order to form micro vias that connect the layers in a thin printed circuit board, an efficient processing technique for micro via holes is required. In addition, excellent electrical and mechanical properties are also required for wiring materials filled in the micro via holes.

일본 공개특허 제2002-359446호Japanese Patent Laid-Open No. 2002-359446

본 발명의 일 측면에 따르면, 비아홀이 형성된 절연층, 절연층에 형성되고 비아홀의 일측에 배치된 제1 패드 및 비아홀에 채워지며 제1 패드에 연결되는 비아를 포함하고, 비아는 금속 재질이고 비아의 측면 및 제1 패드와 접하는 면 중 적어도 어느 하나에는 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역이 형성된 인쇄회로기판이 제공된다.According to an aspect of the invention, the via layer includes an insulating layer having a via hole, a first pad formed in the insulating layer and disposed on one side of the via hole, and a via filled in the via hole and connected to the first pad, the via is made of metal and the via At least one of a side of the substrate and a surface in contact with the first pad is provided with a printed circuit board having a composite region formed of a metal matrix composite.

본 발명의 다른 측면에 따르면, 일면에 제1 패드가 형성된 절연층을 준비하는 단계, 샌드 블라스트(Sand blast) 가공으로 절연층을 선택적으로 제거하여 제1 패드가 노출되는 비아홀을 형성하는 단계, 비아홀을 금속 재질로 채워서 비아를 형성하는 단계를 포함하고, 비아의 측면 및 제1 패드와 접하는 면 중 적어도 어느 하나에, 샌드 블라스트 가공에 사용되는 연마재 입자와 비아의 금속 재질을 결합시켜서 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역을 형성하는 인쇄회로기판 제조방법이 제공된다.According to another aspect of the invention, preparing an insulating layer having a first pad formed on one surface, selectively removing the insulating layer by sand blast (sand blast) process to form a via hole to expose the first pad, via holes Forming a via by filling the metal with the metal; and combining the metal material of the via with the abrasive particles used in the sand blasting process and at least one of the side of the via and the surface contacting the first pad. A printed circuit board manufacturing method for forming a composite material region consisting of a metal matrix composite is provided.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 복합재료 영역을 예시한 도면.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 순서를 예시한 도면.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면.1 is a view showing a printed circuit board according to an embodiment of the present invention.
2 and 3 illustrate a composite material region of a printed circuit board according to an embodiment of the present invention.
4 is a diagram illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
5 to 8 illustrate a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.An embodiment of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. In the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals, and Duplicate explanations will be omitted.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.In addition, terms such as first and second used below are merely identification symbols for distinguishing the same or corresponding components, and the same or corresponding components are limited by terms such as the first and second components. no.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, the coupling does not only mean the case where the physical contact is directly between the components in the contact relationship between the components, other components are interposed between the components, the components in the other components Use it as a comprehensive concept until each contact.

인쇄회로기판Printed circuit board

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다.1 is a view showing a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 절연층(10), 제1 패드(20) 및 비아(30)를 포함하고, 비아(30)에 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역이 형성된다.Referring to FIG. 1, a printed circuit board according to an embodiment of the present invention includes an insulating layer 10, a first pad 20, and a via 30, and a metal-based composite material ( A composite region consisting of a metal matrix composite is formed.

절연층(10)은 절연 재료가 적층되어 형성되며, 절연층(10)에는 패드를 포함하는 회로패턴이 형성될 수 있다. 회로패턴의 층간 연결을 위하여, 절연층(10)에는 비아(30)가 채워지는 비아홀(12)이 형성될 수 있다.The insulating layer 10 may be formed by stacking insulating materials, and a circuit pattern including pads may be formed on the insulating layer 10. For the interlayer connection of the circuit pattern, the via layer 12 may be formed in the insulating layer 10 to fill the via 30.

도 1을 참조하면, 절연층(10)을 상하로 관통하는 비아홀(12)이 형성되고, 절연층(10)의 양면에 각각 배치된 제1 패드(20) 및 제2 패드(40)가 비아(30)를 통하여 연결될 수 있다. Referring to FIG. 1, via holes 12 penetrating the insulating layer 10 up and down are formed, and the first pad 20 and the second pad 40 disposed on both surfaces of the insulating layer 10 are vias. 30 may be connected via.

절연층(10)은 열경화성 수지, 감광성 수지 등의 알려진 다양한 절연 재료를 포함하여 이루어질 수 있다. 강도, 열팽창율 등의 기계적 특성 및 전기적 특성을 향상시키 위해, 절연층(10)은 섬유재(11b), 필러(11a) 등의 다양한 보강재를 포함할 수 있다. The insulating layer 10 may include various known insulating materials such as thermosetting resins and photosensitive resins. In order to improve mechanical and electrical properties such as strength, thermal expansion rate, and the like, the insulating layer 10 may include various reinforcing materials such as the fiber material 11b and the filler 11a.

또한, 절연층(10)은 다른 절연층(5) 상에 또는 여러 절연층이 있는 빌드업 층의 일부로서 형성될 수 있다.The insulating layer 10 may also be formed on the other insulating layer 5 or as part of a buildup layer with several insulating layers.

제1 패드(20)는 회로패턴의 일부로 절연층(10)에 형성되고 비아홀(12)의 일측에 배치되어 비아(30)와 연결된다. 제1 패드(20)는 도금 등의 알려진 다양한 회로패턴의 형성방법에 의해 형성될 수 있다.The first pad 20 is formed in the insulating layer 10 as part of the circuit pattern and is disposed at one side of the via hole 12 to be connected to the via 30. The first pad 20 may be formed by a method of forming various known circuit patterns such as plating.

도 1을 참조하면, 제1 패드(20)는 절연층(10)의 일면에 매립된 형태로 형성될 수 있다. 한편, 제1 패드(20)는 절연층(10)에 매립되지 않고, 절연층(10)의 일면 상에 형성될 수 있으면 그 배치 및 형태가 한정되지 않는다.Referring to FIG. 1, the first pad 20 may be formed to be embedded in one surface of the insulating layer 10. On the other hand, the first pad 20 is not embedded in the insulating layer 10, the arrangement and shape is not limited as long as it can be formed on one surface of the insulating layer 10.

비아(30)는 절연층(10)의 비아홀(12)에 채워지고 제1 패드(20)와 연결된다. 비아(30)는 일측에 제1 패드(20)와 타측의 제2 패드(40)를 연결하여, 절연층(10)의 일면과 타면의 층간 연결을 형성한다.The via 30 is filled in the via hole 12 of the insulating layer 10 and connected to the first pad 20. The via 30 connects the first pad 20 and the second pad 40 on the other side to form an interlayer connection between one surface and the other surface of the insulating layer 10.

본 실시예의 비아(30)는 금속 재질이고, 비아(30)의 외면 일부에 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역이 형성된다. 금속기지 복합재료는 금속계 합금을 기지로 하고 다양한 강화재 등을 분산시킨 소재로서, 개개의 구성 재료보다 우수한 특성을 얻을 수 있다.The via 30 of the present embodiment is made of metal, and a composite region made of a metal matrix composite is formed on a part of the outer surface of the via 30. The metal base composite material is a material obtained by dispersing various reinforcing materials and the like based on a metal-based alloy, and can obtain characteristics superior to individual constituent materials.

도 1을 참조하면, 비아(30)의 측면, 비아(30)와 제1 패드(20)와 접하는 면 또는 이 둘 모두에 금속기지 복합재료로 이루어지는 복합재료 영역이 형성될 수 있다. 이 때, 절연층(10)의 타면에 형성된 제2 패드(40)와 비아(30)가 만나는 면은 복합재료 영역이 형성되지 않을 수 있다. 즉, 도 1을 기준으로, 비아(30)의 측면 및 하면에는 복합재료 영역이 형성되고, 비아(30)의 상면에는 복합재료 영역이 없이 비아(30)를 이루는 금속과 제2 패드(40)가 연결될 수 있다.Referring to FIG. 1, a composite material region made of a metal based composite material may be formed on a side surface of the via 30, a surface contacting the via 30 and the first pad 20, or both. In this case, a composite region may not be formed on a surface where the second pad 40 and the via 30 formed on the other surface of the insulating layer 10 meet each other. That is, based on FIG. 1, the composite region is formed on the side and the bottom of the via 30, and the metal and the second pad 40 forming the via 30 without the composite region on the upper surface of the via 30. Can be connected.

도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 복합재료 영역을 예시한 도면이다. 도 2는 탄화규소가 0.1 중량% 비율로 포함된 복합재료 영역을 나타내고, 도 3은 탄화규소가 3 중량% 비율로 포함된 복합재료 영역을 나타낸다.2 and 3 illustrate a composite material region of a printed circuit board according to an exemplary embodiment of the present invention. FIG. 2 shows a composite region in which silicon carbide is contained in a 0.1% by weight ratio, and FIG. 3 shows a composite region in which silicon carbide is included in a 3% by weight ratio.

도 2 및 도 3을 참조하면, 비아(30)의 외면을 이루는 금속 사이에 복수의 입자(1)가 분산되어 금속기지 복합재료가 형성되고 이 부분이 복합재료 영역이 될 수 있다. 비아(30)의 측면 및 제1 패드(20)와 접하는 면 중 적어도 어느 하나에서, 복수의 금속 입자(1)가 금속 사이에 분산 배치된 복합재료 영역이 형성된다. 특히, 복수의 금속 간 입자(1)는, 금속 재질의 비아(30)에서 서로 이격된 점상 형태를 가질 수 있다.2 and 3, a plurality of particles 1 may be dispersed between metals forming the outer surface of the via 30 to form a metal base composite material, which may be a composite material region. In at least one of the side of the via 30 and the surface in contact with the first pad 20, a composite region in which a plurality of metal particles 1 are dispersed and disposed between the metals is formed. In particular, the plurality of intermetallic particles 1 may have a dot shape spaced apart from each other in the via 30 of a metal material.

예를 들어, 비아(30)는 구리로 이루어지고, 금속 간 입자(1)는 탄화규소일 수 있다. 이에 따라, 복합재료 영역은 구리-탄화규소(Cu-SiC) 금속기지 복합재료를 포함하여 이루어질 수 있다.For example, the via 30 may be made of copper, and the intermetallic particles 1 may be silicon carbide. Accordingly, the composite region may comprise a copper-silicon carbide (Cu-SiC) metal based composite material.

구체적으로, 구리-탄화규소(Cu-SiC) 금속기지 복합재료에서, 탄화규소 입자는 0.001 내지 50 μm 크기를 가지며 분산된 형태로 배치될 수 있다. Specifically, in the copper-silicon carbide (Cu-SiC) metal-based composite material, the silicon carbide particles have a size of 0.001 to 50 μm and may be disposed in a dispersed form.

이 때, 탄화규소는 0.1 내지 3 중량%의 비율로 구리-탄화규소(Cu-SiC) 금속기지 복합재료에 포함될 수 있다. 구리-탄화규소(Cu-SiC) 금속기지 복합재료에서 탄화규소 함량이 증가할수록 기계적 강도가 향상되고 열팽창계수가 감소되는 경향을 가진다. 그런데, 탄화규소 함량이 증가할수록 열전도도 및 전기전도도가 조금씩 감소하는 경향을 보이고, 특히 5중량%을 넘으면 크게 감소하는 경향을 보인다. 따라서, 기계적 특성 및 전기적 특성을 고려하여 탄화규소 함량을 0.1 내지 3 중량%의 비율로 유지함이 바람직하다.At this time, silicon carbide may be included in the copper-silicon carbide (Cu-SiC) metal-based composite material in a ratio of 0.1 to 3% by weight. As the silicon carbide content increases in the copper-silicon carbide (Cu-SiC) metal-based composite material, the mechanical strength and the coefficient of thermal expansion tend to decrease. However, as the silicon carbide content increases, the thermal conductivity and the electrical conductivity tend to decrease little by little, especially when it exceeds 5% by weight. Therefore, in consideration of mechanical and electrical properties, it is preferable to maintain the silicon carbide content at a ratio of 0.1 to 3% by weight.

인쇄회로기판 제조방법Printed Circuit Board Manufacturing Method

도 4는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법 순서를 예시한 도면이고, 도 5 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.4 is a diagram illustrating a manufacturing method of a printed circuit board according to an embodiment of the present invention, Figures 5 to 8 are views illustrating a manufacturing method of a printed circuit board according to an embodiment of the present invention.

도 4 내지 도 8을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 절연층(10)을 준비하는 단계(S110), 비아홀(12)을 형성하는 단계(S120) 및 비아(30)를 형성하는 단계(S130)를 포함한다.4 to 8, a method of manufacturing a printed circuit board according to an exemplary embodiment of the present invention includes preparing an insulating layer 10 (S110), forming a via hole 12 (S120), and a via. Forming step 30 includes a step (S130).

절연층(10)을 준비하는 단계(S110)는, 일면에 제1 패드(20)가 형성된 절연층(10)을 준비한다.In the preparing of the insulating layer 10 (S110), the insulating layer 10 having the first pad 20 formed on one surface thereof is prepared.

도 5 및 도 6을 참조하면, 절연수지(5)에 금속층(6, 7)이 형성된 금속 적층판을 준비하고, 금속 적층판의 일면에 제1 패드(20)를 형성할 수 있다. 제1 패드(20)는 금속 적층판의 금속층(7)을 시드층으로 하여 도금으로 형성될 수 있다.5 and 6, a metal laminate plate having metal layers 6 and 7 formed on the insulating resin 5 may be prepared, and the first pad 20 may be formed on one surface of the metal laminate plate. The first pad 20 may be formed by plating using the metal layer 7 of the metal laminate as a seed layer.

제1 패드(20)가 형성된 금속 적층판의 일면에 절연층(10)을 적층하여, 절연층(10)의 일면에 제1 패드(20)를 형성할 수 있다.The insulating layer 10 may be stacked on one surface of the metal laminate plate on which the first pad 20 is formed, and the first pad 20 may be formed on one surface of the insulating layer 10.

한편, 본 실시예에는 금속 적층판에 제1 패드를 형성하고 절연층을 적층하여 절연층을 준비하는 방법을 예시하였으나 이에 한정되지 않으며, 절연층의 일면에 제1 패드를 형성하는 다양한 방법을 포함한다. 제1 패드의 형성은 금속 적층판의 금속층을 시드층으로 이용한 도금 이외에 다양한 도금법에 의해 형성될 수 있다. 또한, 제1 패드는 도금법 이외에 알려진 다양한 회로패턴 형성방법(예를 들어, 금속 페이스트 소결 등)으로 형성될 수 있다.Meanwhile, in the present exemplary embodiment, the method of preparing the insulating layer by forming the first pad on the metal laminate and stacking the insulating layer is not limited thereto, and includes various methods of forming the first pad on one surface of the insulating layer. . The first pad may be formed by various plating methods in addition to the plating using the metal layer of the metal laminate as a seed layer. In addition, the first pad may be formed by various circuit pattern forming methods (for example, metal paste sintering, etc.) known in addition to the plating method.

비아홀(12)을 형성하는 단계(S120)는, 샌드 블라스트(Sand blast) 가공으로 절연층(10)을 선택적으로 제거하여 제1 패드(20)가 노출되는 비아홀(12)을 형성한다.In the forming of the via hole 12 (S120), the insulating layer 10 may be selectively removed by sand blasting to form the via hole 12 through which the first pad 20 is exposed.

샌드 블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드 블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드 블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드 블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(Air blast)가 있다.Sandblasting is a processing method in which an abrasive is sprayed from a nozzle to trim or cut a material surface. In the past, sand was sprayed as a grinding material, so it was named Sandblast, but nowadays, various particles such as ceramic powder such as alumina (aluminum oxide) or silicon carbide, glass beads, and plastic powder can be used as the grinding material. There are two types of sand blasts: wet blasts in which abrasives are mixed with water and then sprayed from the nozzles, and dry sand blasts in which only abrasives are sprayed and processed from the nozzles.

본 실시예에서는 탄화 규소를 샌드 블라스트 가공의 연마재로 사용할 수 있다. 탄화 규소를 제1 패드(20)가 아래에 배치된 절연층(10) 부분으로 분사하여, 절연층(10)에 홀 가공을 하고 제1 패드(20)를 노출시키는 비아홀(12)을 형성할 수 있다.In this embodiment, silicon carbide can be used as an abrasive for sand blasting. Silicon carbide is sprayed onto a portion of the insulating layer 10 having the first pad 20 disposed thereon, so as to form a via hole 12 for hole processing in the insulating layer 10 and exposing the first pad 20. Can be.

도 7을 참조하면, 탄화 규소를 연마재로 사용한 샌드 블라스트 가공 이후에 가공이 이루어진 부분, 즉 비아홀(12)의 내벽 및 제1 패드(20)의 상면에는 연마재인 탄화 규소가 잔존하게 된다.Referring to FIG. 7, silicon carbide, which is an abrasive, remains on the portion where the processing is performed after sand blasting using silicon carbide as an abrasive, that is, the inner wall of the via hole 12 and the upper surface of the first pad 20.

비아(30)를 형성하는 단계(S130)는, 비아홀(12)을 금속 재질로 채워서 비아(30)를 형성한다. 이 때, 비아홀(12)에 샌드 블라스트 가공에 사용되는 입자(연마재, 1)를 제거하지 않고 잔존시키고, 잔존하는 입자(1)와 비아(30)를 이루는 금속 재질과 결합시켜서 금속기지 복합재료를 형성할 수 있다.In the forming of the via 30 (S130), the via hole 12 is filled with a metal material to form the via 30. At this time, the via hole 12 remains without removing the particles (abrasive material 1) used for sand blasting, and is combined with the metal material forming the remaining particles 1 and the via 30 to form a metal base composite material. Can be formed.

예를 들어, 샌드 블라스트 가공으로 비아홀(12)을 형성한 후에 디스미어 처리를 하지 않고, 비아홀(12)의 내부를 도금으로 금속을 채울 수 있다. 이 때, 도금에 의하여 비아홀(12) 내부에 잔존하는 연마재 입자와 금속 재질이 결합되어, 금속기지 복합재료를 형성할 수 있다.For example, after the via hole 12 is formed by sand blasting, the inside of the via hole 12 may be filled with metal without desmearing. At this time, the abrasive particles remaining in the via hole 12 and the metal material are combined by plating to form a metal base composite material.

도 8을 참조하면, 본 실시예의 연마재 입자(1)인 탄화규소는, 비아(30)의 측면, 비아(30)가 제1 패드(20)와 접하는 면 또는 이 둘에 잔존될 수 있다. 이에 따라, 연마재인 탄화규소와 비아(30)의 금속 재질을 결합시켜서 금속기지 복합재료로 이루어지는 복합재료 영역을 형성할 수 있다.Referring to FIG. 8, silicon carbide, which is the abrasive grain 1 of the present embodiment, may remain on the side of the via 30, the surface where the via 30 contacts the first pad 20, or both. As a result, the silicon carbide, which is an abrasive, and the metal material of the via 30 may be combined to form a composite region including a metal base composite material.

특히, 비아(30)는 구리로 이루어질 수 있고, 복합재료 영역에는 구리-탄화규소(Cu-SiC) 금속기지 복합재료가 형성될 수 있다.In particular, the via 30 may be made of copper, and a copper-silicon carbide (Cu-SiC) metal based composite material may be formed in the composite region.

한편, 절연층(10)의 타면에 비아(30)와 연결되는 제2 패드(40)가 형성될 수 있다. 이 때, 절연층(10)의 타면에 형성된 제2 패드(40)와 비아(30)가 만나는 면은 복합재료 영역이 형성되지 않을 수 있다. 즉, 비아(30)의 측면 및 하면에는 복합재료 영역이 형성되고, 비아(30)의 상면에는 복합재료 영역이 없이 비아(30)를 이루는 금속과 제2 패드(40)가 연결될 수 있다.Meanwhile, a second pad 40 connected to the via 30 may be formed on the other surface of the insulating layer 10. In this case, a composite region may not be formed on a surface where the second pad 40 and the via 30 formed on the other surface of the insulating layer 10 meet each other. That is, the composite region may be formed on the side and bottom of the via 30, and the metal and the second pad 40 constituting the via 30 may be connected to the upper surface of the via 30 without the composite region.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.As mentioned above, although an embodiment of the present invention has been described, those of ordinary skill in the art may add, change, delete or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention may be modified and changed in various ways, etc., which will also be included within the scope of the present invention.

1: 탄화규소 입자
10: 절연층
12: 비아홀
20: 제1 패드
30: 비아
40: 제2 패드1: silicon carbide particles
10: insulation layer
12: Via Hole
20: first pad
30: Via
40: second pad

Claims (12)

비아홀이 형성된 절연층;
상기 절연층에 형성되고, 상기 비아홀의 일측에 배치된 제1 패드; 및
상기 비아홀에 채워지며, 상기 제1 패드에 연결되는 비아를 포함하고,
상기 비아는 금속 재질이고, 상기 비아의 측면 및 상기 제1 패드와 접하는 면 중 적어도 어느 하나에는 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역이 형성된 인쇄회로기판.
An insulating layer on which via holes are formed;
A first pad formed on the insulating layer and disposed on one side of the via hole; And
A via filled in the via hole and connected to the first pad,
The via is formed of a metal material, and at least one of the side of the via and the surface in contact with the first pad is a printed circuit board formed of a metal matrix composite (metal matrix composite).
제1항에 있어서,
상기 복합재료 영역에서, 복수의 금속 간 입자가 상기 비아의 측면 및 상기 제1 패드와 접하는 면 중 적어도 어느 하나에 분산된 형태를 가지는 인쇄회로기판.
The method of claim 1,
In the composite material region, a plurality of intermetallic particles are dispersed in at least one of the side of the via and the surface in contact with the first pad.
제2항에 있어서,
상기 복수의 금속 간 입자는, 금속 재질의 상기 비아에서 서로 이격된 점상 형태를 가지는 인쇄회로기판.
The method of claim 2,
The plurality of intermetallic particles, the printed circuit board having a point-like form spaced apart from each other in the via of the metal material.
제1항에 있어서,
상기 비아는 구리를 포함하여 이루어지고,
상기 복합재료 영역은, 구리-탄화규소(Cu-SiC) 금속기지 복합재료를 포함하여 이루어지는 인쇄회로기판.
The method of claim 1,
The via comprises copper,
The composite material region includes a copper-silicon carbide (Cu-SiC) metal based composite material.
제4항에 있어서,
상기 구리-탄화규소(Cu-SiC) 금속기지 복합재료는,
분산된 0.001 내지 50 μm 크기의 탄화규소 입자를 포함하는 인쇄회로기판.
The method of claim 4, wherein
The copper-silicon carbide (Cu-SiC) metal base composite material,
A printed circuit board comprising dispersed silicon carbide particles having a size of 0.001 to 50 μm.
제4항에 있어서,
상기 구리-탄화규소(Cu-SiC) 금속기지 복합재료에서,
탄화규소는 0.1 내지 3 중량%를 가지는 인쇄회로기판.
The method of claim 4, wherein
In the copper-silicon carbide (Cu-SiC) metal base composite material,
Silicon carbide has a printed circuit board having 0.1 to 3% by weight.
제1항에 있어서,
상기 절연층에 형성되고, 상기 비아홀의 타측에 배치된 제2 패드를 더 포함하고,
상기 비아가 상기 제2 패드와 접하는 면은 상기 금속기지 복합재료를 포함하지 않는 인쇄회로기판.
The method of claim 1,
A second pad formed on the insulating layer and disposed on the other side of the via hole;
The via is in contact with the second pad surface of the printed circuit board does not include the metal base composite material.
일면에 제1 패드가 형성된 절연층을 준비하는 단계;
샌드 블라스트(Sand blast) 가공으로 상기 절연층을 선택적으로 제거하여, 상기 제1 패드가 노출되는 비아홀을 형성하는 단계;
상기 비아홀을 금속 재질로 채워서 비아를 형성하는 단계를 포함하고,
상기 비아의 측면 및 상기 제1 패드와 접하는 면 중 적어도 어느 하나에, 샌드 블라스트 가공에 사용되는 연마재 입자와 상기 비아의 금속 재질을 결합시켜서 금속기지 복합재료(metal matrix composite)로 이루어지는 복합재료 영역을 형성하는 인쇄회로기판 제조방법.
Preparing an insulating layer having a first pad formed on one surface thereof;
Selectively removing the insulating layer by sand blasting to form a via hole through which the first pad is exposed;
Filling the via hole with a metal material to form a via;
At least one of the side surface of the via and the surface in contact with the first pad, the composite material region made of a metal matrix composite by bonding the abrasive particles used in the sand blasting process and the metal material of the via Formed printed circuit board manufacturing method.
제8항에 있어서,
상기 비아를 형성하는 단계는, 상기 비아홀의 내부를 도금하고,
상기 도금에 의해, 상기 비아홀 내부에 잔존하는 상기 연마재 입자와 상기 금속 재질이 결합되어 상기 금속기지 복합재료를 형성하는 인쇄회로기판 제조방법.
The method of claim 8,
Forming the via, plating the inside of the via hole,
And by the plating, the abrasive particles remaining in the via hole and the metal material are combined to form the metal base composite material.
제8항에 있어서,
상기 비아는 구리를 포함하여 이루어지고, 상기 연마재 입자는 탄화규소 입자를 포함하고,
상기 복합재료 영역은, 구리-탄화규소(Cu-SiC) 금속기지 복합재료를 포함하여 이루어지는 인쇄회로기판 제조방법.
The method of claim 8,
The vias comprise copper, and the abrasive particles comprise silicon carbide particles,
The composite material region includes a copper-silicon carbide (Cu-SiC) metal-based composite material.
제8항에 있어서,
상기 절연층을 준비하는 단계는,
금속 적층판의 일면에 상기 제1 패드를 형성하는 단계;
상기 금속 적층판의 일면에 절연층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법.
The method of claim 8,
Preparing the insulating layer,
Forming the first pad on one surface of a metal laminate;
Printed circuit board manufacturing method comprising the step of laminating an insulating layer on one surface of the metal laminate.
제8항에 있어서,
상기 절연층의 타면에 상기 비아와 연결되는 제2 패드를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
The method of claim 8,
And forming a second pad connected to the via on the other surface of the insulating layer.
KR1020180077666A 2018-07-04 2018-07-04 Printed Circuit Board and manufacturing method for the same KR102571588B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180077666A KR102571588B1 (en) 2018-07-04 2018-07-04 Printed Circuit Board and manufacturing method for the same
CN201811138441.2A CN110691460B (en) 2018-07-04 2018-09-28 Printed circuit board and method for manufacturing the same
JP2018187648A JP7222461B2 (en) 2018-07-04 2018-10-02 Printed circuit board and manufacturing method thereof
TW107139980A TWI806920B (en) 2018-07-04 2018-11-12 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180077666A KR102571588B1 (en) 2018-07-04 2018-07-04 Printed Circuit Board and manufacturing method for the same

Publications (2)

Publication Number Publication Date
KR20200004596A true KR20200004596A (en) 2020-01-14
KR102571588B1 KR102571588B1 (en) 2023-08-29

Family

ID=69107459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180077666A KR102571588B1 (en) 2018-07-04 2018-07-04 Printed Circuit Board and manufacturing method for the same

Country Status (4)

Country Link
JP (1) JP7222461B2 (en)
KR (1) KR102571588B1 (en)
CN (1) CN110691460B (en)
TW (1) TWI806920B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12101880B2 (en) 2021-06-16 2024-09-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235544A (en) * 1975-09-13 1977-03-18 Hitachi Ltd Micro-program control device
JP2002359446A (en) 2001-05-31 2002-12-13 Hitachi Ltd Wiring board and manufacturing method therefor
JP2006228934A (en) * 2005-02-17 2006-08-31 Mitsubishi Electric Corp Wiring board
JP2010262954A (en) * 2009-04-30 2010-11-18 Kyocer Slc Technologies Corp Method for manufacturing wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235544A (en) * 1992-02-19 1993-09-10 Ibiden Co Ltd Manufacture of composite printed circuit board
JP2007194265A (en) 2006-01-17 2007-08-02 Dainippon Printing Co Ltd Flexible printed wiring board, and its manufacturing method
TWI455671B (en) * 2007-10-23 2014-10-01 Ube Industries Printed circuit board manufacturing method
US8105414B2 (en) * 2008-09-15 2012-01-31 Lockheed Martin Corporation Lead solder-free electronics
JP5303364B2 (en) * 2009-05-28 2013-10-02 日東電工株式会社 Double-sided wiring circuit board and manufacturing method thereof
JP2014216541A (en) * 2013-04-26 2014-11-17 株式会社フジクラ Wiring board and manufacturing method of the same
US11646246B2 (en) * 2016-11-18 2023-05-09 Samtec, Inc. Method of fabricating a glass substrate with a plurality of vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235544A (en) * 1975-09-13 1977-03-18 Hitachi Ltd Micro-program control device
JP2002359446A (en) 2001-05-31 2002-12-13 Hitachi Ltd Wiring board and manufacturing method therefor
JP2006228934A (en) * 2005-02-17 2006-08-31 Mitsubishi Electric Corp Wiring board
JP2010262954A (en) * 2009-04-30 2010-11-18 Kyocer Slc Technologies Corp Method for manufacturing wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12101880B2 (en) 2021-06-16 2024-09-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
CN110691460B (en) 2024-07-23
CN110691460A (en) 2020-01-14
KR102571588B1 (en) 2023-08-29
JP7222461B2 (en) 2023-02-15
TWI806920B (en) 2023-07-01
JP2020010009A (en) 2020-01-16
TW202007251A (en) 2020-02-01

Similar Documents

Publication Publication Date Title
US8735741B2 (en) Circuit board and mounting structure using the same
KR102028900B1 (en) Anisotropic electrically-conductive film, method for manufacturing same, and connection structure
JP6133432B2 (en) Wiring board and mounting structure using the same
KR102473417B1 (en) Printed circuit board and method for manufacturing the same
KR101255954B1 (en) Printed circuit board and manufacturing method thereof
CN102673053B (en) Copper-clad plate, Printed circuit board and manufacturing methods
JP7434685B2 (en) Printed circuit board and its manufacturing method
JPWO2014084050A1 (en) Wiring board and mounting structure thereof
JP2011507276A (en) Ceramic substrate with thermal vias
CN102214628A (en) Package substrate and fabricating method thereof
KR102571588B1 (en) Printed Circuit Board and manufacturing method for the same
KR102671972B1 (en) Printed Circuit Board and manufacturing method for the same
JP3199637B2 (en) Method for manufacturing multilayer wiring board
KR102679998B1 (en) Printed Circuit board
KR20200067453A (en) Printed Circuit Board and manufacturing method for the same
JP2003008216A (en) Method of manufacturing ceramic multilayer board
KR100619338B1 (en) Method for manufacturing semiconductor packaging substrate
EP1226743B1 (en) Method of fabricating a laminated printed circuit board
JP2002329949A (en) Wiring pattern forming material for transfer, manufacturing method therefor, wiring board using the material, and manufacturing method therefor
JP2005056977A (en) Method for manufacturing laminated ceramic substrate and dielectric lamination device
KR20170067180A (en) Method of fabricating a circuit board
JP2015130398A (en) Multilayer wiring substrate and multilayer wiring substrate manufacturing method
JP2013093486A (en) Manufacturing method of wiring board and manufacturing method of packaging structure using the same
JP2017069399A (en) Interposer, semiconductor device and manufacturing method for semiconductor device
JP2005064021A (en) Method of manufacturing ceramic board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant