JP5174335B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5174335B2 JP5174335B2 JP2006243018A JP2006243018A JP5174335B2 JP 5174335 B2 JP5174335 B2 JP 5174335B2 JP 2006243018 A JP2006243018 A JP 2006243018A JP 2006243018 A JP2006243018 A JP 2006243018A JP 5174335 B2 JP5174335 B2 JP 5174335B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- antireflection film
- manufacturing
- etching
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000005530 etching Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000006117 anti-reflective coating Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000203 mixture Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000008199 coating composition Substances 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/151—Matting or other surface reflectivity altering material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は半導体素子の製造方法に関し、より詳しくは半導体工程のうちリソグラフィ（Lithography）工程の解像限界を跳び越えるパターン形成を可能にする半導体素子の製造方法に関する。
最近、半導体素子の製造時に露光装備の限界を克服するため二重露光工程で微細パターンを形成しており、その工程過程は次の通りである。
図１ａ及び図１ｂに示されているように、半導体基板１１の被食刻層１２の上部に第１のハードマスク層１３、第１の反射防止膜１４及び第１の感光膜１５を順次形成した後、第１の露光マスク１６を利用して全体表面の第１の領域を露光し、露光された第１の感光膜１５を現像して第１の感光膜パターン１５´を形成する。このとき、前記ハードマスク層は通常非晶質炭素層及び無機系ハードマスク層の二重層で構成されている。
図１ｃ及び図１ｄに示されているように、前記第１の感光膜パターン１５´を食刻マスクに下部第１の反射防止膜１４を食刻して第１の反射防止膜パターン１４´を形成した後、前記第１の反射防止膜パターン１４´を食刻マスクに第１のハードマスク層１３を食刻して第１のハードマスクパターン１３´を形成する。
図１ｅ及び図１ｆに示されているように、第１のハードマスクパターン１３´の上部に第２のハードマスク層１７、第２の反射防止膜１８及び第２の感光膜１９を順次形成した後、第２の露光マスク２０を利用して前記第１の領域と重なり合わないよう交互に全体表面の第２の領域を露光し、前記第２の感光膜１９を現像して第２の感光膜パターン１９´を形成する。このとき、前記第２のハードマスク層１７は第１のハードマスク層１３と食刻選択比が異なる物質を用いるのが好ましい。
図１ｇ及び図１ｈに示されているように、前記第２の感光膜パターン１９´を食刻マスクに下部第２の反射防止膜１８を食刻して第２の反射防止膜パターン１８´を形成した後、前記第２の反射防止膜パターン１８´を食刻マスクに第２のハードマスク層１７を食刻して第２のハードマスクパターン１７´を形成する。
図１ｉに示されているように、第１及び第２のハードマスクパターン１３´、１７´を食刻マスクに下部被食刻層を食刻した後、前記第１及び第２のハードマスクパターン１３´、１７´を除去して所望の微細パターンを形成する。
しかし、前述の従来の技術に係る半導体素子の微細パターンの形成方法の場合、感光膜、反射防止膜及びハードマスク層に対しそれぞれ２回コーティング及び食刻工程を行なわなければならないので、工程が複雑で収率が減少するという問題点があった。
前記の問題点を解決するため、本発明はシリコンが含まれた反射防止膜を形成した後、Ｏ２プラズマ工程を行なってハードマスク層のコーティング及び食刻工程を１回のみ行なうことにより工程を単純化させ、時間及び費用を低減させる半導体素子の製造方法を提供することに目的がある。
本発明に係る半導体素子の製造方法は、
（１）半導体基板の上部に被食刻層、ハードマスク層、シリコンを含む第１の反射防止膜及び第１の感光膜を順次形成する段階と、
（２）前記第１の感光膜を第１の露光マスクを利用して露光した後現像して第１の感光膜パターンを形成し、前記第１の感光膜パターンを食刻マスクに前記第１の反射防止膜を食刻して第１の反射防止膜パターンを形成する段階と、
（３）前記第１の反射防止膜パターンにＯ２プラズマを処理する段階と、
（４）前記結果物の上部に第２の反射防止膜及び第２の感光膜を順次形成し、第２の露光マスクを利用して第１の感光膜パターンと重なり合わない第２の感光膜パターンを形成する段階と、
（５）前記第２の感光膜パターンを食刻マスクに第２の反射防止膜を食刻した後、前記第２の感光膜パターンを除去して第２の反射防止膜パターンを形成する段階と、
（６）前記第１及び第２の反射防止膜パターンを食刻マスクに前記ハードマスク層を食刻してハードマスクパターンを形成する段階と、
（７）前記ハードマスクパターンを食刻マスクに前記被食刻層を食刻して被食刻層パターンを形成する段階とを含む。
（１）半導体基板の上部に被食刻層、ハードマスク層、シリコンを含む第１の反射防止膜及び第１の感光膜を順次形成する段階と、
（２）前記第１の感光膜を第１の露光マスクを利用して露光した後現像して第１の感光膜パターンを形成し、前記第１の感光膜パターンを食刻マスクに前記第１の反射防止膜を食刻して第１の反射防止膜パターンを形成する段階と、
（３）前記第１の反射防止膜パターンにＯ２プラズマを処理する段階と、
（４）前記結果物の上部に第２の反射防止膜及び第２の感光膜を順次形成し、第２の露光マスクを利用して第１の感光膜パターンと重なり合わない第２の感光膜パターンを形成する段階と、
（５）前記第２の感光膜パターンを食刻マスクに第２の反射防止膜を食刻した後、前記第２の感光膜パターンを除去して第２の反射防止膜パターンを形成する段階と、
（６）前記第１及び第２の反射防止膜パターンを食刻マスクに前記ハードマスク層を食刻してハードマスクパターンを形成する段階と、
（７）前記ハードマスクパターンを食刻マスクに前記被食刻層を食刻して被食刻層パターンを形成する段階とを含む。
本発明では、所定含量のシリコンを含む反射防止膜組成物を用いて第１の反射防止膜パターンを形成し、以後Ｏ２プラズマを処理して第１の反射防止膜パターン内のシリコンを酸化させることにより、後続の食刻工程で前記第１の反射防止膜パターンが食刻されないようにして工程段階を減少させることができるということを特徴とする。前記で、シリコンは全体の反射防止膜組成物に対し３０〜４０重量％の含量で含まれる。さらに、前記第２の反射防止膜組成物は前記第１の反射防止膜組成物と同一であるか、相違する物質で形成してもよく、通常用いられる任意の反射防止膜組成物を制限なく用いることができる。このとき、「相違する物質」とは第１の反射防止膜組成物とは別にシリコンを含んでいない任意の反射防止膜組成物を意味するものであり、特定の反射防止膜組成物に限定されるものではない。
一方、シリコンを含む前記反射防止膜組成物には、従来の有機反射防止膜組成物と同様に架橋結合がなされるよう設計されたポリマー、露光光源の波長帯で大きい吸光度を有する光吸収剤及び熱酸発生剤を含む組成物を制限なく用いることができる。このようなシリコン含有反射防止膜組成物は、架橋反応を活性化させるため熱処理時に架橋可能な架橋剤をさらに含めてもよい。
本発明に係る半導体素子の製造方法は、シリコンが含まれた反射防止膜を形成した後、Ｏ２プラズマ工程を行なうことによりハードマスク層のコーティング及び食刻工程を１回のみ行なうようにして工程を単純化させ、時間及び費用を低減させるという効果がある。
以下、本発明を図を参照して詳しく説明する。
図２ａ〜図２ｉは、本発明に係る半導体素子の微細パターンの形成方法を示す断面図等である。
図２ａ及び図２ｂに示されているように、半導体基板１１０の上部に被食刻層１２０、ハードマスク層１３０、第１の反射防止膜１４０及び第１の感光膜１５０を順次形成した後、第１の露光マスク１６０を利用して全体表面の第１の領域を露光し、前記第１の感光膜１５０を現像して第１の感光膜パターン１５０´を形成する。このとき、第１の反射防止膜１４０は３０〜４０重量％のシリコンが含まれた物質で形成するのが好ましく、さらに前記ハードマスク層１３０は非晶質炭素層及び無機系ハードマスク層の二重層で構成されているのが好ましい。併せて、前記露光源には４００ｎｍ以下の波長を有する全ての光源、具体的にはＡｒＦ（１９３ｎｍ）、ＫｒＦ（２４８ｎｍ）、ＥＵＶ（Extreme Ultra Violet）、ＶＵＶ（Vacuum Ultra Violet、１５７ｎｍ）、Ｅ−ビーム、Ｘ線及びイオンビームで構成された群から選択される光源を制限なく用いることができ、露光工程は用いられる感光剤の種類に従い異なるが通常７０〜１５０ｍＪ／ｃｍ２、好ましくは１００ｍＪ／ｃｍ２の露光エナジーで行なわれるのが好ましい。この中で露光源にはＡｒＦ、ＫｒＦまたはＶＵＶを用いるのが好ましく、ＡｒＦを用いるのがさらに好ましい。
図２ｃ及び図２ｄに示されているように、第１の感光膜パターン１５０´をマスクに第１の反射防止膜１４０を食刻した後、第１の感光膜パターン１５０´を除去して第１の反射防止膜パターン１４０´を形成する。以後、Ｏ２プラズマ処理工程を行なって第１の反射防止膜パターン１４０´内のシリコンを酸化させることにより、ＳｉＯ２に変形された第１の反射防止膜パターン１４５を形成する。
図２ｅ及び図２ｆに示されているように、前記ＳｉＯ２含有の第１の反射防止膜パターン１４５を含む全体表面の上部に第２の反射防止膜１８０及び第２の感光膜１９０を形成した後、第２の露光マスク２００を利用して第１の反射防止膜パターン１４０と重なり合わないよう互いに交互に全体表面の第２の領域を露光後現像して第２の感光膜パターン１９０´を形成する。このとき、前記第２の反射防止膜１８０は第１の反射防止膜１４０とは別にシリコンを含む反射防止膜組成物を用いなくてもよく、通常の反射防止膜組成物を制限なく用いることができる。一方、前記第１及び第２の感光膜は通常の感光剤組成物を制限なく用いてもよい。
図２ｇ及び図２ｈに示されているように、第２の感光膜パターン１９０´をマスクに前記第２の反射防止膜１８０を食刻した後、第２の感光膜パターン１９０´を除去して第２の反射防止膜パターン１８０´を形成する。このとき、前記第１の反射防止膜パターン１４５はＯ２プラズマ処理により内部に含まれたシリコンがＳｉＯ２に変形されるので、食刻工程時に除去されず残留することになる。以後、前記第１及び第２の反射防止膜パターン１４５、１８０´をマスクにハードマスク層１３０を食刻した後、第１及び第２の反射防止膜パターン１４５、１８０´を除去してハードマスクパターン１３０´を形成する。
図２ｉに示されているように、ハードマスクパターン１３０´をマスクに被食刻層１２０を食刻した後、ハードマスクパターン１３０´を除去して所望の微細パターン１２０´を形成する。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
１１、１１０ 半導体基板
１２、１２０ 被食刻層
１３、１７、１３０ ハードマスク層
１４、１８、１４０、１８０ 反射防止膜
１５、１９、１５０、１９０ 感光膜
１６、１６０、２０、２００ 露光マスク
１２´、１２０´ 被食刻層パターン
１３´、１７´、１３０´ ハードマスクパターン
１４´、１８´、１４０´、１８０´ 反射防止膜パターン
１５´、１９´、１５０´、１９０´ 感光膜パターン
１４５ Ｏ２プラズマ処理されたＳｉＯ２含有の反射防止膜パターン
１２、１２０ 被食刻層
１３、１７、１３０ ハードマスク層
１４、１８、１４０、１８０ 反射防止膜
１５、１９、１５０、１９０ 感光膜
１６、１６０、２０、２００ 露光マスク
１２´、１２０´ 被食刻層パターン
１３´、１７´、１３０´ ハードマスクパターン
１４´、１８´、１４０´、１８０´ 反射防止膜パターン
１５´、１９´、１５０´、１９０´ 感光膜パターン
１４５ Ｏ２プラズマ処理されたＳｉＯ２含有の反射防止膜パターン
Claims (6)
- （１）半導体基板の上部に被食刻層、ハードマスク層、シリコンを含む第１の反射防止膜及び第１の感光膜を順次形成する段階と、
（２）前記第１の感光膜を第１の露光マスクを利用して露光した後現像して第１の感光膜パターンを形成し、前記第１の感光膜パターンをマスクに前記第１の反射防止膜を食刻して第１の反射防止膜パターンを形成する段階と、
（３）前記第１の反射防止膜パターンにＯ２プラズマを処理する段階と、
（４）前記結果物の上部に第２の反射防止膜及び第２の感光膜を順次形成し、第２の露光マスクを利用して第１の感光膜パターンと重なり合わない第２の感光膜パターンを形成する段階と、
（５）前記第２の感光膜パターンを食刻マスクに第２の反射防止膜を食刻した後、前記第２の感光膜パターンを除去して第２の反射防止膜パターンを形成する段階と、
（６）前記第１及び第２の反射防止膜パターンを食刻マスクに前記ハードマスク層を食刻してハードマスクパターンを形成する段階と、
（７）前記ハードマスクパターンを食刻マスクに前記被食刻層を食刻して被食刻層パターンを形成する段階とを含む半導体素子の製造方法。 - 前記第１の反射防止膜は３０〜４０重量％含量のシリコンを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第２の反射防止膜は前記第１の反射防止膜と同一であるか、相違する物質で形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
- 前記露光源はＡｒＦ（１９３ｎｍ）、ＫｒＦ（２４８ｎｍ）、ＥＵＶ、ＶＵＶ（１５７ｎｍ）、Ｅ−ビーム、Ｘ線及びイオンビームでなる群から選択されることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ハードマスク層は、被食刻層の上部に非晶質炭素層及び無機系ハードマスク層の二重層で形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１の反射防止膜パターン及び第２の反射防止膜パターンは互いに交互に形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050132109 | 2005-12-28 | ||
| KR10-2005-0132109 | 2005-12-28 | ||
| KR10-2006-069759 | 2006-07-25 | ||
| KR1020060069759A KR100772801B1 (ko) | 2005-12-28 | 2006-07-25 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007180490A JP2007180490A (ja) | 2007-07-12 |
| JP5174335B2 true JP5174335B2 (ja) | 2013-04-03 |
Family
ID=38194250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006243018A Expired - Fee Related JP5174335B2 (ja) | 2005-12-28 | 2006-09-07 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7807336B2 (ja) |
| JP (1) | JP5174335B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100876816B1 (ko) * | 2007-06-29 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| JP5096860B2 (ja) * | 2007-10-04 | 2012-12-12 | パナソニック株式会社 | パターン形成方法 |
| JP2009283863A (ja) * | 2008-05-26 | 2009-12-03 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR102061919B1 (ko) | 2011-11-21 | 2020-01-02 | 브레우어 사이언스 인코포레이션 | Euv 리소그래피용 보조층 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2919004B2 (ja) * | 1990-07-12 | 1999-07-12 | 沖電気工業株式会社 | パターン形成方法 |
| JP2803999B2 (ja) * | 1993-11-10 | 1998-09-24 | 現代電子産業株式会社 | 半導体装置の微細パターン製造法 |
| KR100223325B1 (ko) * | 1995-12-15 | 1999-10-15 | 김영환 | 반도체 장치의 미세패턴 제조방법 |
| KR19980028362A (ko) * | 1996-10-22 | 1998-07-15 | 김영환 | 반도체소자의 미세 패턴 제조방법 |
| US6248168B1 (en) | 1997-12-15 | 2001-06-19 | Tokyo Electron Limited | Spin coating apparatus including aging unit and solvent replacement unit |
| JP2000031118A (ja) * | 1998-07-08 | 2000-01-28 | Toshiba Corp | パターン形成方法 |
| US6475922B1 (en) * | 2000-04-25 | 2002-11-05 | Koninklijke Philips Electronics N.V. | Hard mask process to control etch profiles in a gate stack |
| US6534414B1 (en) * | 2000-06-14 | 2003-03-18 | Integrated Device Technology, Inc. | Dual-mask etch of dual-poly gate in CMOS processing |
| KR100520186B1 (ko) * | 2000-06-21 | 2005-10-10 | 주식회사 하이닉스반도체 | 부분적으로 가교화된 2층 포토레지스트용 중합체 |
| JP4342767B2 (ja) * | 2002-04-23 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE10223997A1 (de) * | 2002-05-29 | 2003-12-18 | Infineon Technologies Ag | Verfahren zur Herstellung von Fotomasken für die Strukturierung von Halbleitersubstraten durch optische Lithografie |
| JP2004153073A (ja) * | 2002-10-31 | 2004-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| ATE372824T1 (de) | 2002-12-06 | 2007-09-15 | Mixpac Systems Ag | Statischer mischer und verfahren |
| JP4225544B2 (ja) * | 2003-06-25 | 2009-02-18 | 学校法人東京電機大学 | 感光性材料の積層構造および微細パターン形成方法 |
| KR100510558B1 (ko) * | 2003-12-13 | 2005-08-26 | 삼성전자주식회사 | 패턴 형성 방법 |
| KR100598105B1 (ko) * | 2004-06-17 | 2006-07-07 | 삼성전자주식회사 | 반도체 패턴 형성 방법 |
| WO2007041748A1 (en) | 2005-10-10 | 2007-04-19 | Silverbrook Research Pty Ltd | Method of fabricating suspended beam in a mems process |
| KR100811431B1 (ko) * | 2005-12-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2006
- 2006-08-29 US US11/468,080 patent/US7807336B2/en not_active Expired - Fee Related
- 2006-09-07 JP JP2006243018A patent/JP5174335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007180490A (ja) | 2007-07-12 |
| US20070148602A1 (en) | 2007-06-28 |
| US7807336B2 (en) | 2010-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4921898B2 (ja) | 半導体素子の製造方法 | |
| TWI798185B (zh) | 微影圖案化的方法 | |
| JP5705103B2 (ja) | パターン形成方法 | |
| TWI387998B (zh) | 微影方法 | |
| US7482280B2 (en) | Method for forming a lithography pattern | |
| WO2015127459A1 (en) | Methods and techniques to use with photosensitized chemically amplified resist chemicals and processes | |
| JP2004518990A5 (ja) | ||
| TW200523989A (en) | Method for forming resist pattern and method for manufacturing semiconductor device | |
| JP5106020B2 (ja) | パターン形成方法 | |
| KR100772801B1 (ko) | 반도체 소자의 제조 방법 | |
| JP5174335B2 (ja) | 半導体素子の製造方法 | |
| KR100415091B1 (ko) | 미세패턴 형성 방법 | |
| TWI607278B (zh) | 光罩及其製造方法 | |
| TW202201131A (zh) | 半導體裝置的製造方法及防止含金屬光阻釋氣的方法 | |
| KR100819647B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2015528644A (ja) | Ｅｕｖレジスト感度の減少 | |
| JP2004200659A (ja) | 微細パターン形成方法 | |
| JP3627137B2 (ja) | パターン形成方法 | |
| TW505978B (en) | Residue-free bi-layer lithographic process | |
| KR20070122011A (ko) | 반도체 소자의 제조 방법 | |
| KR20080092154A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20040081678A (ko) | 사진 식각 공정을 이용한 패턴 형성 방법 | |
| KR20070122013A (ko) | 반도체 소자의 제조 방법 | |
| KR20030049900A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20080009581A (ko) | 반도체 장치의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121228 |
|
| LAPS | Cancellation because of no payment of annual fees |