KR20070122013A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20070122013A
KR20070122013A KR1020060056928A KR20060056928A KR20070122013A KR 20070122013 A KR20070122013 A KR 20070122013A KR 1020060056928 A KR1020060056928 A KR 1020060056928A KR 20060056928 A KR20060056928 A KR 20060056928A KR 20070122013 A KR20070122013 A KR 20070122013A
Authority
KR
South Korea
Prior art keywords
layer
organic
pattern
manufacturing
organic layer
Prior art date
Application number
KR1020060056928A
Other languages
English (en)
Inventor
이근수
복철규
문승찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060056928A priority Critical patent/KR20070122013A/ko
Publication of KR20070122013A publication Critical patent/KR20070122013A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 피식각층 상부에 탄소 분자 함량이 전체 분자량의 85중량% 이상인 유기 화합물을 코팅하고, 베이크 하여 유기막을 형성하는 단계; 상기 유기막에 대한 패터닝 공정을 수행하는 단계; 상기 유기막 패턴을 식각 마스크로 이용하여 피식각층에 대한 패터닝 공정을 수행하는 단계를 포함함으로써, 공정 단순화와 원가 절감을 가져올 수 있는 반도체 소자의 제조 방법에 관한 것이다.

Description

반도체 소자의 제조 방법{Method for Manufacturing Semiconductor Device}
도 1은 종래 방법에 따른 하드마스크막을 포함하는 공정 도면의 개략도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도.
도 3은 본 발명의 실시예 1에서 형성된 포토레지스트 패턴에 대한 SEM 사진.
도 4는 본 발명의 실시예 1에서 유기막을 패터닝 한 후의 얻어진 패턴의 SEM 사진.
도 5는 본 발명의 실시예 1에서 유기막 패턴을 식각 마스크로 이용하여 피식각층을 패터닝 한 후 얻어진 패턴의 SEM 사진.
도 6은 본 발명의 실시예 1에서 피식각층 패턴에 대한 습식 공정 후 얻어진 패턴의 SEM 사진.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 21: 반도체 기판 3: SiON막
5: 비정질 탄소막 7: 유기반사방지막
9, 27-1: 포토레지스트 패턴 23: 피식각층
23-1: 피식각층 패턴 25: 유기막
25-1: 유기막 패턴 27: 포토레지스트막
본 발명은 피식각층 상부에 단일층의 유기막을 형성한 다음, 이를 식각 마스크로 이용하여 피식각층 패터닝 공정을 수행하는 단계를 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 응용 분야가 확장되어 감에 따라, 집적도가 향상된 대용량 메모리 소자를 제조하기 위한 공정 개발이 필요하다. 이와 같은 일환으로서 반도체 제조 공정은 게이트(gate) 및 비트 라인(bit-line)과 같은 라인 패턴 형성 공정이나, 비트라인 콘택(bit-line contact)과 같은 콘택홀 패턴을 형성하기 위한 리소그라피 공정을 필수로 포함한다.
상기 리소그라피 공정은 패턴 선폭(critical dimension; CD)을 0.07㎛ 이하로 형성하기 위하여 종래의 I-line 또는 KrF(248nm)의 장파장 광원을 사용하는 대신 ArF(193nm) 또는 VUV(157nm) 광원과 같은 단파장의 화학증폭형의 원자외선(Deep Ultra Violet; DUV) 광원을 노광원으로 사용하도록 개발되었다.
상기 리소그라피 공정은 포토레지스트막 하부층으로부터의 난반사를 방지하고, 포토레지스트막의 두께 변화에 의한 정재파를 제거시키기 위한 일환으로 포토레지스트막 하부에 반사방지층(bottom anti-reflection layer)을 형성하는 공정을 통상적으로 포함한다.
한편, 상기 리소그라피 공정을 수행하는 동안 포토레지스트 패턴이 쓰러지는 것을 방지하기 위하여 포토레지스트막의 코팅 두께가 감소하였고, 이에 따라 후속 식각 공정 시에 포토레지스트막 하부의 유기 반사방지막이 쉽게 제거될 수 있도록 하부 유기반사방지막의 식각 속도가 증가되었다,
하지만, 포토레지스트막 및 유기 반사방지막의 식각 속도가 증가하면서, 후속 피식각층에 대한 패터닝 공정 시에 식각 마스크로 이용될 수 있을 만큼의 식각 선택비를 얻는 것이 어려워졌다.
이를 해결하기 위하여 종래 반도체 소자 제조 방법에서는 피식각층과 포토레지스트 막 사이에 포토레지스트막보다 상대적으로 큰 식각 선택비를 가지는 다층 하드마스크막을 형성하였다. 예를 들면, 종래 방법은 피식각층을 패터닝 하기 위하여 반도체 기판(1) 상의 피식각층(3) 상부에 하드마스크막으로 비정질 탄소막(5)과 SiON 절연막을 형성하고, 그 상부에 유기반사방지막(Anti Reflection Coating)(7)을 순차적으로 형성한 다음, 다시 그 상부에 리소그라피 공정에 의한 포토레지스트막 패턴(9)을 형성하는 복잡한 단계에 의해 형성된 구조를 사용하였다(도 1 참조).
이때 상기 비정질 탄소막이나, 절연막은 포토레지스트 코팅 공정에 사용되는 공정 장비와 별도의 증착 장비를 사용하여 증착하는데, 이 증착 장비의 생산량(throughput)이 포토레지스트 코팅 공정의 생산량보다 낮기 때문에, 생산성 증대를 위해서 보다 많은 증착 장비가 필요하다. 또한, 상기와 같이 다층을 형성하기 위해서는 복잡한 공정 단계를 수행해야 하기 때문에 공정 비용이 증가한다.
이에 공정을 단순화시키기 위해서는 유기 반사방지막의 역할을 수행함과 동시에 하드마스크막으로 사용할 수 있는 다기능 막을 도입하는 방법의 개발이 시급 하다.
본 발명에서는 종래 문제점을 개선하기 위하여 안출된 것으로서, 피식각층 상부에 탄소 함량이 85중량% 이상인 유기막을 형성하고, 이를 피식각층에 대한 패터닝 공정 시에 식각 마스크로 이용함으로써, 공정 단계를 단순화시킬 수 있는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여,
본 발명에서는
(i) 피식각층 상부에 탄소 분자 함량이 전체 분자량의 85중량% 이상인 유기 화합물을 코팅한 다음, 베이크 공정을 수행하여 유기막을 형성하는 단계;
(ii) 상기 유기막에 대한 패터닝 공정을 수행하여 유기막 패턴을 형성하는 단계; 및
(iii) 상기 유기막 패턴을 식각 마스크로 이용하여 상기 피식각층을 패터닝하여 피식각층 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이때, 상기 방법은 상기 유기막 상부에 포토레지스트 패턴을 형성하는 단계를 더 포함하며, 이에 따라 상기 (ii) 단계는 포토레지스트 패턴을 식각 마스크로 이용하여 상기 유기막을 패터닝할 수 있다.
이때, 상기 유기 화합물은 흡광도(k)는 0.2∼0.8이고, 탄소 분자 함량이 전 체 분자량의 85∼90중량%인 것이 바람직한데, 예컨대 스핀 온 카본(spin on carbon)을 사용할 수 있다.
이와 같이, 본 발명의 방법에서는 피식각층 상부에 피식각층 패턴보다 식각 속도가 더 늦은 유기막을 형성한 다음, 이를 식각 마스크로 이용하여 피식각층에 대한 패터닝 공정을 수행할 수 있기 때문에, 종래 방법에서 식각 마스크로 사용하던 다층 구조의 하드마스크막을 형성하는 공정 단계를 제거할 수 있다. 이에 따라, 공정 단계를 단순화시켜 공정 비용을 감소시킬 수 있다.
더욱이, 본 발명의 유기막은 사용하는 노광 광원에 대해 충분한 흡광도를 가지고 있기 때문에, 하부층으로부터의 난반사 등을 효과적으로 제거할 수 있는 유기반사방지막의 역할도 수행할 수 있다. 따라서, Si-ArC 막 형성 단계 또한 제거할 수 있다.
이러한 목적을 달성하기 위해서 상기 유기막은 다음과 같은 요건을 충족해야 한다.
즉, 1) 후속 공정인 포토레지스트 용매에 유기막이 용해되지 않도록, 유기 화합물을 피식각층 상부에 코팅하고, 베이크할 때 유기 화합물 간에 가교 결합을 형성해야 한다.
2) 상기 유기 화합물 간 가교 결합이 형성될 때, 부산물로 다른 화학 물질이 발생하지 않아야 한다.
3) 하부층으로부터 난반사를 억제하기 위하여, 노광 광원의 파장대에서 0.2∼0.8의 흡광도(k)를 가져야 한다.
4) 하부 피식각층보다 식각 속도가 더 늦어야 한다.
5) 코팅이나 시각 공정 시에 다량의 디펙트 현상(>200개)을 유발시키지 않아야 한다.
또한, 본 발명에서는 상기 방법을 포함하는 반도체 소자의 제조 방법에 의해 제조된 반도체 소자를 제공한다.
이하, 본 발명의 반도체 소자의 제조 방법 중에서 포토레지스트 패턴을 이용하는 경우의 방법을 도면을 들어 더욱 상세히 설명한다.
도 2a를 참조하면, 기판(21) 상부에 피식각층(23)과 본 발명의 유기막(25) 및 포토레지스트 막(27)을 순차적으로 형성한다.
이때, 피식각층은 실리콘 질화막(SiNx)이나, 실리콘 산화막(SiO2) 또는 폴리실리콘등을 이용하여 형성할 수 있는데, 바람직하게는 BPSG(boron phosphate silicate glass)를 이용하여 약 1000∼1500Å 두께로 형성한다.
상기 유기막(27)은 SOC(spin on carbon) 물질을 이용하여 500∼2000Å 두께로 형성한다.
상기 베이크 공정은 70∼300℃에서 1∼5 분, 바람직하게는 100∼200℃에서 수행되며, 상기 베이크 공정 동안 유기막 내에서 유기 화합물 간의 가교 밀도가 더 높아진다.
상기 포토레지스트막(27)은 통상적인 화학증폭형 포토레지스트 조성물을 코팅한 다음, 베이크하여 형성된다.
상기 도 2a의 포토레지스트막(27)에 대한 노광 및 현상 공정을 수행하여 도 2b에 도시한 바와 같은 포토레지스트 패턴(27-1)을 형성한다(도 3 참조).
이때, 상기 노광 공정은 KrF, ArF, VUV, EUV, E-빔, E-빔, X-선 또는 이온빔과 같은 노광원을 이용한다.
이어서, 상기 도 2b의 포토레지스트 패턴(27-1)을 식각 마스크로 이용하여 상기 유기막(25)에 대한 패터닝 공정을 수행하여 도 2c에 도시한 바와 같이 유기막 패턴(25-1)을 형성한다(도 4 참조).
상기 도 2c에 의해 얻어진 유기막 패턴(25-1)을 식각 마스크로 이용하여 상기 피식각층(23)에 대한 패터닝 공정을 수행하면, 도 2d에 도시한 바와 같이 피식각층 패턴(23-1)이 얻어진다(도 5 참조).
상기 모든 패터닝 공정은 식각 장비, 사용하는 가스 또는 공정 종류 등에 따라 매우 다양하게 적용될 수 있으나, Cl2, Ar, O2, N2, CF4 또는 CHF3와 같은 식각 가스를 하나 이상 이용하여 수행되는 것이 바람직하다.
이어서, 식각 공정 후 남아있는 포토레지스트 패턴(27-1) 및 유기막 패턴(25-1)을 BOE(Buffered Oxide Etchant) 용액을 이용한 습식 세정 공정으로 제거한다(도 6 참조).
이하, 본 발명을 실시예에 의해 상세히 설명한다. 단, 하기 실시예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 실시예에 의해 한정되지 않는다.
I. 본 발명의 패턴 형성
실시예 1
헥사메틸디실라잔(HMDS) 처리된 실리콘 웨이퍼 상에 BPSG를 이용한 피식각층을 1500Å 두께로 형성하고, 상기 피식각층 상부에 SOC(NCA9004A, 닛산 화학 제조) 화합물을 코팅하고, 205℃ 온도에서 90초간 베이크하여 1500Å 두께의 유기막을 형성하였다.
이어서, 상기 유기막 상부에 포토레지스트 조성물(RHR4473, Shin-Etsu 제조)을 1500Å 두께로 코팅하고, 110℃에서 90초간 베이크하여 포토레지스트막을 형성하였다.
ArF 스캐너(NA=0.83, ASML사)를 사용하여 노광한 후, 다시 110℃에서 90초간 베이크하였다. 베이크 종료 후, 2.38중량% TMAH 현상액으로 현상하여 66nm L/S 의 포토레지스트 패턴을 형성하였다(도 3 참조).
그 다음, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 상기 유기막에 대해 CF4/O2/N2 혼합 가스를 이용하는 패터닝 공정을 수행하여 66nm L/S 의 유기막 패턴을 형성하였다(도 4 참조).
상기 유기막 패턴을 식각 마스크로 이용하여 상기 피식각층에 대해 CF4/CHF3/O2/N2 혼합 가스를 이용하는 패터닝 공정을 수행하여 66nm L/S 피식각층 패턴을 얻었다(도 5 참조).
상기 얻어진 피식각층 패턴이 형성된 웨이퍼를 20:1의 BOE에 3분 동안 침지 하여 상기 포토레지스트 패턴 및 유기막 패턴을 제거하였다(도 6 참조).
이상에서 살펴본 바와 같이, 본 발명에서는 피식각층 상부에 다층의 하드마스크막 대신 단일층으로 탄소 분자 함량이 전체 분자량의 85중량% 이상인 유기막을 형성하고, 이를 피각층에 대한 패터닝 공정 시에 식각 마스크로 이용함으로써, 공정 단계를 단순화 시킬 수 있고, 이에 따라 공정 비용을 감소시킬 수 있다.

Claims (10)

  1. (i) 피식각층 상부에 탄소(C) 분자 함량이 전체 분자량의 85 중량% 이상인 유기 화합물을 코팅한 다음, 베이크하여 유기막을 형성하는 단계;
    (ii) 상기 유기막에 대한 패터닝 공정을 수행하여 유기막 패턴을 형성하는 단계; 및
    (iii) 상기 유기막 패턴을 식각 마스크로 이용하여 상기 피식각층을 패터닝하여 피식각층 패턴을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 방법은 (i) 단계의 유기막 상부에 포토레지스트 패턴을 형성하는 단계를 더 포함하며,
    상기 (ii) 단계는 포토레지스트 패턴을 식각 마스크로 이용하여 상기 유기막을 패터닝하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 유기 화합물은 탄소 분자 함량이 전체 분자량의 85∼90중량%인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 유기 화합물의 흡광도(k)는 0.2∼0.8인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 유기 화합물은 스핀 온 카본(spin on carbon)인 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 피식각층은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2) 또는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 (i) 단계 베이크 공정은 70∼300℃ 에서 1∼5 분동안 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 베이크 공정은 100∼200℃에서 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 유기막 두께는 70∼2000Å인 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 (ii) 단계 및 (iii) 단계의 패터닝 공정은 Cl2, Ar, N2O2, CF4 및 C2F6 로 이루어진 군으로부터 선택된 하나 이상의 식각 가스로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060056928A 2006-06-23 2006-06-23 반도체 소자의 제조 방법 KR20070122013A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060056928A KR20070122013A (ko) 2006-06-23 2006-06-23 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060056928A KR20070122013A (ko) 2006-06-23 2006-06-23 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070122013A true KR20070122013A (ko) 2007-12-28

Family

ID=39139071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060056928A KR20070122013A (ko) 2006-06-23 2006-06-23 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070122013A (ko)

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
KR100479600B1 (ko) 콘택 형성 방법
CN101335198B (zh) 形成半导体器件的精细图案的方法
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
JP2007017976A (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
US9058997B2 (en) Process of multiple exposures with spin castable films
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
JP5174335B2 (ja) 半導体素子の製造方法
KR100787331B1 (ko) 하드마스크용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP2674589B2 (ja) レジストパターンの形成方法
KR20070122013A (ko) 반도체 소자의 제조 방법
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP2001326173A (ja) パターン形成方法
US6815367B2 (en) Elimination of resist footing on tera hardmask
US6548384B2 (en) Method for performing lithographic process to a multi-layered photoresist layer
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
JP2009109768A (ja) レジストパターン形成方法
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
JP3542334B2 (ja) 半導体装置の製造方法
JP2004200659A (ja) 微細パターン形成方法
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100366624B1 (ko) 반사 방지막을 이용하는 반도체 소자 제조방법
KR20070122011A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application