JP5166599B2 - 段階的利得ミキサ - Google Patents
段階的利得ミキサ Download PDFInfo
- Publication number
- JP5166599B2 JP5166599B2 JP2011501002A JP2011501002A JP5166599B2 JP 5166599 B2 JP5166599 B2 JP 5166599B2 JP 2011501002 A JP2011501002 A JP 2011501002A JP 2011501002 A JP2011501002 A JP 2011501002A JP 5166599 B2 JP5166599 B2 JP 5166599B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- lead
- gain
- drain lead
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims description 21
- 238000004891 communication Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000009738 saturating Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 oxide Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1](a)出力リードを有する増幅器と、(b)ソースリード、ドレインリード、及びゲートリードを有する第1トランジスタと、(c)ソースリード、ドレインリード、及びゲートリードを有する第2トランジスタと、(d)スイッチとを備え、前記増幅器の前記出力リードは、前記第1トランジスタの前記ソースリード及び前記第2トランジスタの前記ソースリードに結合され、前記第1トランジスタのドレインリードは、前記スイッチがクローズされている際、前記スイッチを介して前記第2トランジスタの前記ドレインリードに結合され、前記第1トランジスタの前記ゲートリード及び前記第2トランジスタの前記ゲートリードには発振信号が与えられる、デバイス。
[2]前記増幅器は入力リードを有し、前記増幅器の前記入力リードはアンテナに結合される、[1]のデバイス。
[3](e)入力リードを有するフィルタ、を更に備え、前記フィルタの前記入力リードは前記第1トランジスタの前記ドレインリードに結合される、[1]のデバイス。
[4](e)第2スイッチ、を更に備え、前記第2スイッチがクローズされている際、前記第2トランジスタの前記ドレインリードは、前記第2スイッチを介してグランドに結合される、[1]のデバイス。
[5](e)ミキサ制御レジスタ、を更に備え、スイッチング信号がアサートされた際に前記スイッチはクローズされ、前記ミキサ制御レジスタのビットが書き込まれた際に、前記スイッチング信号はアサートされる、[1]のデバイス。
[6]前記第1トランジスタ及び前記第2トランジスタは共に、バイアス電流を受信しない、[1]のデバイス。
[7]前記デバイスは、OFDM受信機の一部である、[1]のデバイス。
[8]第1モード及び第2モードで動作するデバイスであって、ソースリード及びドレインリードを有する第1トランジスタと、ソースリード及びドレインリードを有する第2トランジスタと、ソースリード及びドレインリードを有する第3トランジスタと、ソースリード及びドレインリードを有する第4トランジスタと、前記第2トランジスタの前記ドレインリードに結合された第1スイッチと、ソースリード及びドレインリードを有する第5トランジスタと、ソースリード及びドレインリードを有する第6トランジスタと、ソースリード及びドレインリードを有する第7トランジスタと、ソースリード及びドレインリードを有する第8トランジスタと、前記第6トランジスタの前記ドレインリードに結合された第2スイッチと、前記第1モードでオープンとなる第3スイッチとを備え、差動無線周波数入力信号のプラス位相が、前記第1、第2、第3、及び第4トランジスタの前記ソースリードの各々に与えられ、前記第1モードにおいて前記第1スイッチがクローズされた際に、前記第1トランジスタの前記ドレインリードが、前記第1スイッチを介して前記第2トランジスタの前記ドレインリードに結合され、前記差動無線周波数入力信号のマイナス位相が、前記第5、第6、第7、及び第8トランジスタの前記ソースリードの各々に与えられ、前記第1モードにおいて前記第2スイッチがクローズされた際に、前記第5トランジスタの前記ドレインリードが、前記第2スイッチを介して前記第6トランジスタの前記ドレインリードに結合され、前記第2モードにおいて前記第3スイッチがクローズされた際に、前記第2トランジスタの前記ドレインリードが、前記第3スイッチを介して前記第6トランジスタの前記ドレインリードに結合され、前記第1スイッチ及び前記第2スイッチは、前記第2モードにおいてオープンとされる、デバイス。
[9]前記第3トランジスタの前記ドレインリードは、前記第6トランジスタの前記ドレインリードに結合され、前記第4トランジスタの前記ドレインリードは、前記第5トランジスタの前記ドレインリードに結合され、前記第7トランジスタの前記ドレインリードは、前記第2トランジスタの前記ドレインリードに結合され、前記第8トランジスタの前記ドレインリードは、前記第1トランジスタの前記ドレインリードに結合される、[9]のデバイス。
[10]前記第1、第2、第3、第4、第5、第6、第7、及び第8トランジスタの各々はゲートリードを有し、発振信号のマイナス位相が、前記第1、第2、第5、及び第6トランジスタの前記ゲートリードに与えられ、前記発振信号のプラス位相が、前記第3、第4、第7、及び第8トランジスタの前記ゲートリードに与えられる、[8]のデバイス。
[11]差動ベースバンド出力電流のプラス位相が、前記第1トランジスタの前記ドレインリードに与えられ、前記差動ベースバンド出力電流のマイナス位相が、前記第5トランジスタの前記ドレインリードに与えられる、[8]のデバイス。
[12]前記差動ベースバンド出力電流はある大きさを有し、前記第1モードにおける前記差動ベースバンド出力電流の前記大きさは、前記第2モードにおける前記差動ベースバンド出力電流の前記大きさよりも大きい、[11]のデバイス。
[13]前記第2モードにおいて、電流は、前記第2トランジスタの前記ドレインリードから、前記第3スイッチを介して、前記第6トランジスタの前記ドレインリードにループする、[8]のデバイス。
[14]出力リードを有する低ノイズ増幅器を更に備え、前記低ノイズ増幅器の前記出力リードは、前記第1トランジスタの前記ソースリードに結合される、[8]のデバイス。
[15]前記第1スイッチはトランジスタであり、前記第1トランジスタは、前記第1スイッチの前記トランジスタの2倍より大きい、[8]のデバイス。
[16]前記第1トランジスタはバイアス電流を受信しない、[8]のデバイス。
[17](a)無線周波数入力信号を、第1トランジスタのソースリード上及び第2トランジスタのソースリード上に受信することと、(b)前記第1トランジスタのドレインリードから、ある大きさを有する電流を有するベースバンド信号を出力することと、(c)前記第1トランジスタの前記ドレインリードを前記第2トランジスタのドレインリードに結合することにより、前記ベースバンド信号の前記電流の前記大きさを増加させることとを備え、前記第1トランジスタの前記ドレインリードは、前記第1トランジスタの前記ドレインリード及び前記第2トランジスタの前記ドレインリードの両方に結合されたスイッチをクローズすることにより、前記第2トランジスタの前記ドレインリードに結合される、方法。
[18]前記第1トランジスタ及び前記第2トランジスタは共に、バイアス電流を受信しない、[17]の方法。
[19]前記スイッチはトランジスタであり、スイッチング信号がアサートされた際に前記スイッチはクローズされる、[17]の方法。
[20]ミキサ制御レジスタのビットが書き込まれた際に、前記スイッチング信号はアサートされる、[19]の方法。
[21](d)前記第1トランジスタのゲートリード及び前記第2トランジスタのゲートリード上に発振信号を受信すること、を更に備える[17]の方法。
[22](a)第1リード、第2リード、及びゲートリードを有する第1トランジスタと、(b)第1リード、第2リード、及びゲートリードを有する第2トランジスタとを備え、増幅された無線周波数信号が、前記第1トランジスタの前記第1リード上及び前記第2トランジスタの前記第1リード上に与えられ、電流を有するベースバンド信号が、前記第1トランジスタの前記第2リード上に与えられ、前記ベースバンド信号の前記電流はある大きさを有し、(c)前記第1トランジスタの前記第2リードを前記第2トランジスタの前記第2リードに結合することにより、前記ベースバンド信号の前記電流の前記大きさを制御する手段、を更に備え、発振信号が、前記第1トランジスタの前記ゲートリード上及び前記第2トランジスタの前記ゲートリード上に与えられる、回路。
[23]前記第1トランジスタ及び前記第2トランジスタは共に、バイアス電流を受信しない、[22]の回路。
[24]前記手段はスイッチを備え、前記スイッチをクローズすることにより、前記第1トランジスタの前記第2リードが前記第2トランジスタの前記第2リードに結合された際に、前記ベースバンド信号の前記電流の前記大きさが増加される、[22]の回路。
[25]前記手段はレジスタを備え、前記レジスタのビットが書き込まれたことに応答して、前記ベースバンド信号の前記電流の前記大きさが増加される、[22]の回路。
Claims (9)
- 第1モード及び第2モードで動作するデバイスであって、
ソースリード及びドレインリードを有する第1トランジスタと、
ソースリード及びドレインリードを有する第2トランジスタと、
ソースリード及びドレインリードを有する第3トランジスタと、
ソースリード及びドレインリードを有する第4トランジスタと、
前記第2トランジスタの前記ドレインリードに結合された第1スイッチと、
ソースリード及びドレインリードを有する第5トランジスタと、
ソースリード及びドレインリードを有する第6トランジスタと、
ソースリード及びドレインリードを有する第7トランジスタと、
ソースリード及びドレインリードを有する第8トランジスタと、
前記第6トランジスタの前記ドレインリードに結合された第2スイッチと、
前記第1モードでオープンとなる第3スイッチと
を備え、差動無線周波数入力信号のプラス位相が、前記第1、第2、第3、及び第4トランジスタの前記ソースリードの各々に与えられ、
前記第1モードにおいて前記第1スイッチがクローズされた際に、前記第1トランジスタの前記ドレインリードが、前記第1スイッチを介して前記第2トランジスタの前記ドレインリードに結合され、
前記差動無線周波数入力信号のマイナス位相が、前記第5、第6、第7、及び第8トランジスタの前記ソースリードの各々に与えられ、
前記第1モードにおいて前記第2スイッチがクローズされた際に、前記第5トランジスタの前記ドレインリードが、前記第2スイッチを介して前記第6トランジスタの前記ドレインリードに結合され、
前記第2モードにおいて前記第3スイッチがクローズされた際に、前記第2トランジスタの前記ドレインリードが、前記第3スイッチを介して前記第6トランジスタの前記ドレインリードに結合され、
前記第1スイッチ及び前記第2スイッチは、前記第2モードにおいてオープンとされる、デバイス。 - 前記第3トランジスタの前記ドレインリードは、前記第6トランジスタの前記ドレインリードに結合され、
前記第4トランジスタの前記ドレインリードは、前記第5トランジスタの前記ドレインリードに結合され、
前記第7トランジスタの前記ドレインリードは、前記第2トランジスタの前記ドレインリードに結合され、
前記第8トランジスタの前記ドレインリードは、前記第1トランジスタの前記ドレインリードに結合される、請求項1のデバイス。 - 前記第1、第2、第3、第4、第5、第6、第7、及び第8トランジスタの各々はゲートリードを有し、
発振信号のマイナス位相が、前記第1、第2、第5、及び第6トランジスタの前記ゲートリードに与えられ、
前記発振信号のプラス位相が、前記第3、第4、第7、及び第8トランジスタの前記ゲートリードに与えられる、請求項1のデバイス。 - 差動ベースバンド出力電流のプラス位相が、前記第1トランジスタの前記ドレインリードに与えられ、
前記差動ベースバンド出力電流のマイナス位相が、前記第5トランジスタの前記ドレインリードに与えられる、請求項1のデバイス。 - 前記差動ベースバンド出力電流はある大きさを有し、
前記第1モードにおける前記差動ベースバンド出力電流の前記大きさは、前記第2モードにおける前記差動ベースバンド出力電流の前記大きさよりも大きい、請求項4のデバイス。 - 前記第2モードにおいて、電流は、前記第2トランジスタの前記ドレインリードから、前記第3スイッチを介して、前記第6トランジスタの前記ドレインリードにループする、請求項1のデバイス。
- 出力リードを有する低ノイズ増幅器を更に備え、
前記低ノイズ増幅器の前記出力リードは、前記第1トランジスタの前記ソースリードに結合される、請求項1のデバイス。 - 前記第1スイッチはトランジスタであり、前記第1トランジスタは、前記第1スイッチの前記トランジスタの2倍より大きい、請求項1のデバイス。
- 前記第1トランジスタはバイアス電流を受信しない、請求項1のデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/053,371 US8229043B2 (en) | 2008-03-21 | 2008-03-21 | Stepped gain mixer |
US12/053,371 | 2008-03-21 | ||
PCT/US2009/037885 WO2009117708A1 (en) | 2008-03-21 | 2009-03-20 | Stepped gain mixer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231828A Division JP5684215B2 (ja) | 2008-03-21 | 2012-10-19 | 段階的利得ミキサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011517527A JP2011517527A (ja) | 2011-06-09 |
JP5166599B2 true JP5166599B2 (ja) | 2013-03-21 |
Family
ID=40736645
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011501002A Active JP5166599B2 (ja) | 2008-03-21 | 2009-03-20 | 段階的利得ミキサ |
JP2012231828A Active JP5684215B2 (ja) | 2008-03-21 | 2012-10-19 | 段階的利得ミキサ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012231828A Active JP5684215B2 (ja) | 2008-03-21 | 2012-10-19 | 段階的利得ミキサ |
Country Status (7)
Country | Link |
---|---|
US (1) | US8229043B2 (ja) |
EP (2) | EP3355469A1 (ja) |
JP (2) | JP5166599B2 (ja) |
KR (2) | KR101256772B1 (ja) |
CN (1) | CN101978596B (ja) |
TW (1) | TW201004128A (ja) |
WO (1) | WO2009117708A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8385465B2 (en) * | 2008-03-29 | 2013-02-26 | Qualcomm Incorporated | Transmitter chain timing and transmit power control |
US8620254B2 (en) | 2010-02-04 | 2013-12-31 | Cornell University | Wireless communication device and system |
US8791772B2 (en) * | 2010-09-07 | 2014-07-29 | Mks Instruments, Inc. | LCL high power combiner |
US9431961B2 (en) * | 2014-10-29 | 2016-08-30 | Qualcomm Incorporated | Phase shifting mixer |
US9780734B2 (en) | 2015-10-06 | 2017-10-03 | Qualcomm Incorporated | Noise cancelling baseband amplifier |
IT202000010834A1 (it) * | 2020-05-13 | 2021-11-13 | St Microelectronics Srl | Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1220190B (it) * | 1987-12-22 | 1990-06-06 | Sgs Thomson Microelectronics | Circuito analogico integrato con topologia e caratteristiche intrinseche selezionabili via comando digitale |
JP3791115B2 (ja) * | 1997-05-09 | 2006-06-28 | ソニー株式会社 | 高周波増幅回路、送信回路及び受信回路 |
JP2001094460A (ja) | 1999-09-27 | 2001-04-06 | Toshiba Corp | 無線装置 |
JP3425426B2 (ja) * | 2000-01-31 | 2003-07-14 | 松下電器産業株式会社 | トランスコンダクタおよびフィルタ回路 |
GB2360155B (en) | 2000-03-07 | 2003-10-01 | Lucent Technologies Inc | Switched current sources |
US6424222B1 (en) * | 2001-03-29 | 2002-07-23 | Gct Semiconductor, Inc. | Variable gain low noise amplifier for a wireless terminal |
JP3721144B2 (ja) * | 2001-05-11 | 2005-11-30 | 株式会社東芝 | 周波数変換器、直交復調器及び直交変調器 |
JP2003298441A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 低消費電力受信装置 |
JP2004165961A (ja) * | 2002-11-13 | 2004-06-10 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
JP4244318B2 (ja) * | 2003-12-03 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置 |
US7092679B2 (en) * | 2003-12-04 | 2006-08-15 | Broadcom Corporation | Low loss diversity antenna T/R switch |
DE60320117T2 (de) | 2003-12-10 | 2008-09-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Mischervorrichtung |
US7171184B2 (en) * | 2004-04-29 | 2007-01-30 | Atheros Communications, Inc. | Method and apparatus for a gain controlled mixer |
US7177616B2 (en) * | 2004-08-13 | 2007-02-13 | Freescale Semiconductor, Inc. | High linearity and low noise CMOS mixer and signal mixing method |
JP2007221402A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 可変利得増幅器及びその半導体集積装置 |
WO2007105282A1 (ja) * | 2006-03-10 | 2007-09-20 | Fujitsu Limited | ゲイン可変増幅器 |
US20070224964A1 (en) | 2006-03-22 | 2007-09-27 | Samsung Electro-Mechanics Co., Ltd. | Sub-harmonic frequency conversion device |
JP2007258861A (ja) | 2006-03-22 | 2007-10-04 | Niigata Seimitsu Kk | 周波数変換回路 |
JP4719044B2 (ja) * | 2006-03-22 | 2011-07-06 | 株式会社東芝 | 増幅回路 |
WO2007142341A1 (ja) | 2006-06-08 | 2007-12-13 | Panasonic Corporation | 離散フィルタ、サンプリングミキサおよび無線装置 |
-
2008
- 2008-03-21 US US12/053,371 patent/US8229043B2/en active Active
-
2009
- 2009-03-20 EP EP18158675.1A patent/EP3355469A1/en active Pending
- 2009-03-20 JP JP2011501002A patent/JP5166599B2/ja active Active
- 2009-03-20 WO PCT/US2009/037885 patent/WO2009117708A1/en active Application Filing
- 2009-03-20 KR KR1020127016650A patent/KR101256772B1/ko active IP Right Grant
- 2009-03-20 KR KR1020107023466A patent/KR101203440B1/ko active IP Right Grant
- 2009-03-20 TW TW098109249A patent/TW201004128A/zh unknown
- 2009-03-20 CN CN2009801093246A patent/CN101978596B/zh active Active
- 2009-03-20 EP EP09721894.5A patent/EP2281338B1/en active Active
-
2012
- 2012-10-19 JP JP2012231828A patent/JP5684215B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN101978596A (zh) | 2011-02-16 |
KR101203440B1 (ko) | 2012-11-21 |
EP2281338B1 (en) | 2019-08-07 |
KR101256772B1 (ko) | 2013-04-25 |
JP2013048467A (ja) | 2013-03-07 |
EP3355469A1 (en) | 2018-08-01 |
US8229043B2 (en) | 2012-07-24 |
TW201004128A (en) | 2010-01-16 |
CN101978596B (zh) | 2013-09-18 |
KR20120089761A (ko) | 2012-08-13 |
EP2281338A1 (en) | 2011-02-09 |
WO2009117708A1 (en) | 2009-09-24 |
KR20100136515A (ko) | 2010-12-28 |
US20090238313A1 (en) | 2009-09-24 |
JP5684215B2 (ja) | 2015-03-11 |
JP2011517527A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5684215B2 (ja) | 段階的利得ミキサ | |
JP5706009B2 (ja) | 切り替えられたトランスコンダクタンス及びloマスキングを有するアップコンバータ及びダウンコンバータ | |
US20150063509A1 (en) | Blocker filtering for noise-cancelling receiver | |
Manstretta et al. | A 0.18/spl mu/m CMOS direct-conversion receiver front-end for UMTS | |
JP2012531836A (ja) | Rfシングルエンド/差動変換器 | |
US8761703B2 (en) | Variable-gain mixer for a wireless receiver with current compensation | |
US10778188B1 (en) | Harmonic rejection filter with transimpedence amplifiers | |
JP5395634B2 (ja) | 直交変調器およびそれを内蔵する半導体集積回路 | |
TWI344261B (ja) | ||
US10008987B1 (en) | Switch and matching noise cancelling for switch low noise amplifier | |
US10305517B1 (en) | Current-mode filtering with switching | |
GB2438082A (en) | Active and passive dual local oscillator mixers comprising triple gate mixer circuits or exclusive NOR switch (XNOR-SW) circuits. | |
Wei et al. | A broadband low power high isolation double-balanced subharmonic mixer for 4G applications | |
WO2008066344A1 (en) | Rf receiver, rf transceiver and mimo rf transceiver embedding balun | |
Abdelghany et al. | A low flicker noise direct conversion receiver for the IEEE 802.11 a wireless LAN standard | |
TW200843331A (en) | Mixer and mixer circuit for the same | |
Rao et al. | A wideband CMOS mixer with feedforward compensated differential transconductor | |
Chen et al. | TRANSCEIVER ARCHITECTURE DESIGN | |
Rodriguez Duenas | Multi-Band Multi-Standard CMOS Receiver Front-Ends for 4G Mobile Applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120321 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5166599 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |