IT202000010834A1 - Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti - Google Patents

Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti Download PDF

Info

Publication number
IT202000010834A1
IT202000010834A1 IT102020000010834A IT202000010834A IT202000010834A1 IT 202000010834 A1 IT202000010834 A1 IT 202000010834A1 IT 102020000010834 A IT102020000010834 A IT 102020000010834A IT 202000010834 A IT202000010834 A IT 202000010834A IT 202000010834 A1 IT202000010834 A1 IT 202000010834A1
Authority
IT
Italy
Prior art keywords
signal
gain
propagation path
circuit
signal propagation
Prior art date
Application number
IT102020000010834A
Other languages
English (en)
Inventor
Gaetano Cosentino
Carmelo Burgio
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102020000010834A priority Critical patent/IT202000010834A1/it
Priority to US17/314,905 priority patent/US20210359657A1/en
Publication of IT202000010834A1 publication Critical patent/IT202000010834A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai circuiti di controllo automatico del guadagno (in breve, AGC (?Automatic Gain Control?)).
Una o pi? forme di attuazione possono essere applicate in ricevitori e in trasmettitori che adottano architetture I&Q (in fase e in quadratura).
Sfondo tecnologico
Un circuito di controllo automatico del guadagno (AGC) ? un circuito atto a mantenere l?ampiezza di un segnale di uscita indipendentemente da una variazione dell?ampiezza di un segnale di ingresso.
Inoltre, la designazione I&Q (in fase e in quadratura) si applica a una variet? di architetture circuitali dove ? presente un segnale ?in fase? (I) insieme a un segnale in ?quadratura? (Q) sfasato di 90 gradi rispetto al segnale in fase.
In vari dispositivi, come i ricevitori e i trasmettitori, un disadattamento di guadagno fra i segnali in fase (I) e in quadratura (Q) pu? degradare in modo indesiderato le prestazioni, per esempio, in termini delle prestazioni di modulazione/demodulazione.
Per esempio, una variazione del disadattamento di guadagno di I&Q dovuta a differenti impostazioni di guadagno pu? dare origine a problemi nel demodulatore e nella post-elaborazione di reiezione di immagine in un ricevitore e ad emissioni indesiderate in un trasmettitore.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? di contribuire a superare gli inconvenienti delineati in precedenza.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto grazie a un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione possono essere relative a un corrispondente ricevitore.
Una o pi? forme di attuazione possono essere relative a un corrispondente trasmettitore.
Una o pi? forme di attuazione possono essere relative a un corrispondente procedimento.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico realtivo a forme di attuazione come qui fornito.
Una o pi? forme di attuazione possono ottenere un buon grado di accuratezza nella compensazione del disadattamento di I&Q in ricevitori e trasmettitori che adottano architetture I&Q con un piccolo gradino ben controllato e una variazione di guadagno con slew-rate controllabile.
Una o pi? forme di attuazione possono offrire una soluzione compatta e flessibile adattabile facilmente a una specifica architettura.
Una o pi? forme di attuazione facilitano l?impostazione del guadagno delle catene di ricezione e trasmissione I&Q con una accuratezza soddisfacente e con la possibilit? di compensare il disadattamento di guadagno di I&Q.
In una o pi? forme di attuazione, si possono implementare cambiamenti di guadagno con piccoli gradini di guadagno con uno slew-rate ben controllato.
Una o pi? forme di attuazione agevolano la riduzione della generazione di spurie di transitorio in una catena di un ricevitore e nella potenza di uscita di un trasmettitore.
Per esempio, in una o pi? forme di attuazione, si pu? implementare una variazione di 1 dB come sequenza di piccoli gradini consecutivi (di 0,1 dB, per esempio). Ci? contrasta efficacemente il bloccaggio di un demodulatore e lo sganciamento dal lato del ricevitore, cos? come le emissioni spurie transitorie in un segnale trasmesso.
Il funzionamento di una o pi? forme di attuazione pu? comportare cambiamenti di guadagno opposti: per esempio, 1 dB in un amplificatore a guadagno variabile (VGA, ?Variable Gain Amplifier?) a frequenza intermedia (IF, ?Intermediate Frequency?) o a radiofrequenza (RF, ?Radio Frequency?) e -1 dB in un miscelatore (?mixer?) associato, dopo di che il guadagno del miscelatore pu? essere impostato a 0 dB usando gradini di 0,1 dB ciascuno, per esempio.
Una o pi? forme di attuazione sono atte a essere implementate mediante tecnologie Fully Depleted Silicon On Insulator, o FDSOI (si veda st.com, per esempio).
Nelle tecnologie bulk tradizionali, si pu? ottenere una variazione con piccolo gradino di guadagno cambiando la corrente di polarizzazione in un miscelatore e/o in un amplificatore principale, per esempio.
Una o pi? forme di attuazione possono essere applicate a architetture I&Q (vale a dire, architetture comprendenti una catena I e una catena Q), cos? come ad architetture a catena singola (soltanto una catena I, per esempio) sia nei ricevitori sia nei trasmettitori.
Breve descrizione delle figure annesse
Una o pi? forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
la Figura 1 ? uno schema a blocchi di una catena di ricevitore comprendente una circuiteria di AGC secondo forme di attuazione della presente descrizione,
la Figura 2 ? uno schema a blocchi di una catena di trasmettitore comprendente una circuiteria di AGC secondo forme di attuazione della presente descrizione,
le Figure da 3 a 5 sono esempi di schemi a blocchi di possibili dettagli e/o varianti di una catena di ricevitore come rappresentata a titolo di esempio nella Figura 1, le Figure 6 e 7 sono esempi di schemi a blocchi di possibili dettagli e/o varianti di una catena di trasmettitore come rappresentata a titolo di esempio nella Figura 2,
la Figura 8 ? un esempio della possibilit? di variare il guadagno in uno stadio di guadagno basato su mosfet, e la Figura 9 ? un esempio di un diagramma di flusso di dati di sistema in catene di ricevitore e/o trasmettitore comprendenti una circuiteria di AGC secondo forme di attuazione della presente descrizione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o pi? dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in uno o pi? punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
Le intestazioni/riferimenti usati qui sono forniti semplicemente per comodit? e quindi non definiscono l?ambito di protezione o la portata delle forme di attuazione.
Come discusso precedentemente, anche se nel seguito saranno discusse principalmente architetture I&Q (vale a dire, architetture che comprendono una catena I e una catena Q), una o pi? forme di attuazione possono essere applicate a dispositivi con catena singola (catena I, per esempio) in ricevitori cos? come in trasmettitori.
Inoltre, in tutta la presente descrizione, parti o elementi simili saranno indicati nelle figure con simboli di riferimento simili e senza ripetere per brevit? una descrizione corrispondente per ogni singola figura.
Il riferimento 100 nella Figura 1 indica nel suo complesso una catena di ricevitore I&Q accoppiata a un?antenna A (del ricevitore) - che pu? essere di per s? un elemento distinto dalle forme di attuazione - per ricevere un segnale (a radiofrequenza, RF) RFin a un nodo di ingresso 101.
Dopo che si ? propagato attraverso un amplificatore a guadagno variabile a radiofrequenza (RF-VGA, ?RadioFrequency Variable Gain Amplifier?) 102, il segnale RFin - la cui potenza ? rilevata da un rilevatore di potenza 103 configurato per produrre un segnale di livello di potenza (per es., digitale) indicativo della potenza di RFin - ? suddiviso in 104 su un ramo ?in fase? I e un ramo ?in quadratura? Q.
Come illustrato nella Figura 1, al segnale cos? suddiviso sui rami I e Q viene applicata la seguente elaborazione:
conversione di frequenza verso il basso (down conversion) mediante miscelazione in un miscelatore 105I, 105Q con un segnale di conversione di frequenza prodotto da un oscillatore locale 106; come illustrato, prima di essere applicato al miscelatore 105Q nel ramo in quadratura Q, il segnale dell'oscillatore locale 106 ? sfasato di 90 gradi in uno sfasatore 107,
conversione da corrente a tensione in un amplificatore a transimpedenza (in breve, TIA - ?TransImpedance Amplifier?) 108I, 108Q, che funziona eventualmente a una frequenza intermedia (IF) risultante da conversione verso il basso.
I segnali risultanti da tale elaborazione sono quindi applicati congiuntamente a un convertitore analogico/digitale (ADC, ?Analog-to-Digital Converter?) 109 per una ulteriore elaborazione di dati in banda base SP1 (demodulazione e decodifica, per esempio).
Tale elaborazione come indicata con SP1 pu? comportare eventualmente almeno un?elaborazione parzialmente distinta delle componenti in fase e in quadratura D_I, D_Q e della componente di ampiezza A_out, cos? come pu? avvenire nel caso di segnali QPSK ricevuti mediante un?ulteriore circuiteria non visibile nella figura per semplicit?.
Per il resto, si apprezzer? che un?architettura di ricevitore e i rispettivi principi di funzionamento come discusso in precedenza sono noti agli esperti nella tecnica, il che rende superfluo fornire una descrizione di maggior dettaglio. Questo si applica principalmente (ma non esclusivamente) ai dettagli di elaborazione, come la demodulazione e la decodifica applicate al segnale proveniente dal convertitore 109. A tale riguardo, gli esperti nella tecnica apprezzeranno che una o pi? forme di attuazione sono relative a un controllo del guadagno che, in modo vantaggioso, pu? essere largamente ?trasparente? rispetto al tipo di modulazione e di decodifica applicate al segnale RFin.
La precedente descrizione di un?architettura di ricevitore, fornita in relazione alla Figura 1 e con riferimento a un segnale che si propaga da sinistra a destra dal nodo di ingresso 101 (antenna A del ricevitore) verso il convertitore ADC 109, si applica sostanzialmente mutatis mutandis a un?architettura di trasmettitore come illustrata nella Figura 2. La Figura 2 ? un esempio di un circuito trasmettitore in cui un segnale si propaga da destra a sinistra da un circuito di ingresso 209, comprendente un convertitore digitale/analogico (DAC, ?Digital-to-Analog Converter?), verso un nodo di uscita 201 accoppiato a un?antenna A del trasmettitore (che, come noto agli esperti nella tecnica, pu? essere la stessa antenna della Figura 1).
La somiglianza delle architetture illustrate nella Figura 1 (ricevitore) e nella Figura 2 (trasmettitore) ? evidenziata dal fatto che elementi o parti complementari/simili che sono indicate con numeri di riferimento corrispondenti che iniziano con ?1? nella Figura 1 e con ?2? nella Figura 2.
Lo stesso approccio sar? adottato anche per le altre figure, restando per il resto inteso che, in tutta la presente descrizione, parti o elementi simili saranno indicati nelle figure con simboli di riferimento simili, senza ripetere per brevit? una corrispondente descrizione per ogni singola figura.
In una catena di trasmettitore I&Q 200 accoppiata a un?antenna A di trasmettitore - che, di nuovo, pu? essere di per s? un elemento distinto dalle forme di attuazione ? i segnali da trasmettere sono applicati a un circuito di ingresso 209 del trasmettitore.
Come illustrato, questi segnali risultano da una elaborazione SP2 (modulazione e codifica, per esempio) che pu? comportare eventualmente almeno un?elaborazione parzialmente distinta delle componenti in fase e in quadratura, come pu? essere il caso di segnali QPSK, effettuata mediante un?ulteriore circuiteria non visibile nella figura per semplicit?.
Come illustrato, il circuito di ingresso 209 pu? includere un convertitore digitale/analogico (DAC) dopo il quale il segnale dati (analogico) da trasmettere ? suddiviso in dati ?in fase? (dati analogici I) e in dati in ?quadratura" (dati analogici Q) inoltrati a un ramo ?in fase? I e a un ramo ?in quadratura? Q.
Come illustrato nella Figura 2, la seguente elaborazione ? applicata al segnale cos? suddiviso sui rami I e Q:
conversione da tensione a corrente in un amplificatore a transconduttanza (in breve, TA (?Transconductance Amplifier?)) 208I, 208Q, che funziona eventualmente a frequenza intermedia (IF),
conversione di frequenza verso l'alto (up conversion) mediante miscelazione in un miscelatore 205I, 205Q con un segnale di conversione di frequenza prodotto da un oscillatore locale 206, con il segnale di oscillatore locale da 206 sfasato di 90 gradi in uno sfasatore 207 prima di essere applicato al miscelatore 205Q.
I segnali risultanti da tale elaborazione sono quindi applicati congiuntamente (si veda il nodo 204), mediante un amplificatore a guadagno variabile a radiofrequenza (RF-VGA) 202, a un nodo di uscita 201 per essere trasmessi dall?antenna A come un segnale a RF trasmesso RFOUT.
La potenza di RFOUT ? rilevata da un rilevatore di potenza 203 configurato per produrre un segnale di livello di potenza del segnale (per es., digitale) indicativo della potenza di RFOUT.
Si apprezzer? di nuovo che, come nel caso dell?architettura di ricevitore della Figura 1, un?architettura di trasmettitore e i rispettivi principi di funzionamento come discussi in precedenza in relazione alla Figura 2 sono noti agli esperti nella tecnica, il che rende superfluo fornire una descrizione pi? dettagliata.
Di nuovo, questo si applica principalmente (ma non esclusivamente) ai dettagli dell?elaborazione SP2, come la modulazione e la codifica applicate al segnale in corrispondenza del circuito di ingresso 209. A tale riguardo, gli esperti nella tecnica apprezzeranno che una o pi? forme di attuazione sono relative a un controllo del guadagno che, in modo vantaggioso, pu? essere largamente ?trasparente? rispetto al tipo di modulazione e di codifica applicate al segnale trasmesso infine come RFOUT.
Un confronto tra la Figura 1 e la Figura 2 mostra che l?architettura di ricevitore 100 della Figura 1 e l?architettura di trasmettitore 200 della Figura 1 sono entrambe esempi di circuiti comprendenti almeno un percorso di propagazione di segnale tra:
un nodo di segnale a RF (vale a dire, un nodo del circuito 101 o 201 in cui ? presente un segnale a RF) avente un rilevatore di potenza (103 o 203) accoppiato a esso (mediante il RF-VGA 102 o 202, per esempio), e
una circuiteria di elaborazione di banda base (come rappresentato a titolo di esempio da 109, SP1 e 209, SP2), in cui l?almeno un percorso di propagazione di segnale (I o Q) comprende:
un convertitore di frequenza (si vedano i miscelatori di conversione verso il basso 105I, 105Q e i miscelatori di conversion veros l'alto 205I, 205Q) accoppiati con un generatore di segnale di conversione 106,
un convertitore tra tensione e corrente (si vedano i convertitori da tensione a corrente 108I, 108Q e i convertitori da corrente a tensione 208I, 208Q, che funzionano eventualmente a una frequenza intermedia o IF).
Come illustrato nella Figura 1 e nella Figura 2, il convertitore tra tensione e corrente (108I, 108Q; 208I, 208Q) ? situato in posizione intermedia tra il convertitore di frequenza (i miscelatori 105I, 105Q o 205I, 205Q) e la circuiteria di elaborazione di banda base (109, SP1; 209, SP2). In altre parole, come illustrato nella Figura 1 e nella Figura 2, il convertitore di frequenza (105I, 105Q o 205I, 205Q) ? situato in posizione intermedia tra il nodo di segnale a RF (101; 201) e il convertitore tra tensione e corrente (108I, 108Q; 208I, 208Q).
Un riferimento ad ?almeno un? percorso di propagazione di segnale ? relativo al fatto che, come discusso precedentemente, anche se in figure quali le Figure 1 e 2 sono rappresentate a titolo di esempio architetture I&Q (vale a dire, architetture comprendenti una catena o un ramo I e una catena o un ramo Q) una o pi? forme di attuazione possono essere applicate a dispositivi a catena singola (catena I, per esempio) in ricevitori cos? come in trasmettitori.
Nelle Figure 1 e 2, i riferimenti 110 e 210 indicano una circuiteria di controllo automatico del guadagno (AGC) che pu? comprendere una macchina a stati (FSM), per esempio (si veda anche la Figura 9 e la descrizione relativa).
Come rappresentato a titolo di esempio nelle Figure 1 e 2, la circuiteria di controllo automatico del guadagno (AGC) 110 o 210 ? sensibile al segnale di uscita (digitale) dai circuiti del rilevatore di potenza 103, 203 accoppiati con l?uscita degli amplificatori (a guadagno variabile) a RF 102, 202. La circuiteria di controllo automatico del guadagno (AGC) 110 o 210 riceve cos? informazioni relative all?intensit? o al livello (di potenza) del segnale a RF ricevuto (RFin, misurato in 101 nella Figura 1, come rilevato all?uscita del VGA a RF 102) e del segnale a RF trasmesso (RFOUT, misurato in 201 nella Figura 2, come rilevato all?uscita del VGA a RF 202).
Come rappresentato a titolo di esempio nelle Figure 1 e 2, la circuiteria di controllo automatico del guadagno (AGC) 110 o 210 ? anche sensibile ai dati ricevuti o trasmessi.
Per esempio, nel caso di un ricevitore 100 come rappresentato a titolo di esempio nella Figura 1, la circuiteria di controllo automatico del guadagno (AGC) 110 ? sensibile a informazioni di overflow e dati come ottenute dal convertitore analogico/digitale 109 per la catena o il ramo in fase I (informazioni di overflow e dati I dell?ADC) e per la catena o il ramo in quadratura Q (informazioni di overflow e dati Q dell?ADC).
Per esempio, nel caso di un ricevitore 100 come rappresentato a titolo di esempio nella Figura 1 e nel caso di un trasmettitore 200 come rappresentato a titolo di esempio nella Figura 2, la circuiteria di controllo automatico del guadagno (AGC) 110, 210 ? configurata per effettuare, in funzione delle informazioni sul livello di potenza a RF e delle informazioni sui dati come discusse in precedenza, un?azione di controllo dei guadagni:
degli amplificatori a guadagno variabile a RF 102, 202,
dei miscelatori 105I, 105Q e 205I, 205Q,
dei convertitori tra tensione e corrente, cio? i TIA 108I, 108Q della Figura 1 e i TA 208I, 208Q della Figura 2.
Si nota che, sia ricevere le informazioni sul livello di potenza a RF mediante i rilevatori 103, 203 sia effettuare le azioni di controllo del guadagno discusse precedentemente pu? comportare la presenza di rilevatori di potenza a radiofrequenza (RF) e/o a frequenza intermedia (IF) che, per semplicit?, si pu? ipotizzare siano inclusi nella circuiteria di controllo automatico del guadagno 110, 210.
In una o pi? forme di attuazione come rappresentato qui a titolo di esempio, una tale azione di controllo del guadagno pu? comprendere:
un controllo ?grossolano? (per gradini di 1 dB, per esempio) dei guadagni degli amplificatori a guadagno variabile a RF 102, 202, e dei TIA 108I, 108Q e dei TA 208I, 208Q,
un controllo ?fine? (per gradini di 0,1 dB o meno) dei guadagni dei miscelatori 105I, 105Q e 205I, 205Q per la catena o il ramo I (come rappresentato a titolo di esempio dai blocchi FGI) e per la catena o il ramo Q (come rappresentato a titolo di esempio dai blocchi FGQ).
Le Figure da 3 a 5 sono esempi di possibili dettagli/varianti suscettibili di essere introdotti in un?architettura di ricevitore come rappresentato a titolo di esempio nella Figura 1.
Nelle Figure da 3 a 5, parti o elementi simili a parti o a elementi gi? discussi con riferimento alle figure precedenti sono indicati con simboli di riferimento simili senza ripetere per brevit? una descrizione corrispondente di queste parti o di questi elementi.
Ancora, nelle Figure da 3 a 5 ? visibile soltanto la catena o il ramo in fase I dell?architettura di ricevitore 100. Per il resto, si comprender? che gli stessi dettagli/varianti rappresentati a titolo di esempio con riferimento alla catena o al ramo in fase I del ricevitore possono essere applicati alla catena o al ramo in quadratura Q.
Inoltre, come discusso ripetutamente in precedenza, una o pi? forme di attuazione possono comprendere dispositivi con catena singola (soltanto la catena I, per esempio) in ricevitori cos? come in trasmettitori.
In breve, le Figure da 3 a 5 sono esempi di forme di attuazione, in cui:
si pu? fare a meno (Figura 3) del TIA 108I (e 108Q), come degli stadi a IF, per esempio; e/o
si pu? fare a meno (Figura 4) del RF VGA 102 e/o si pu? fare a meno del miscelatore di conversione veros il basso 105I (e 105Q), con una conversione diretta da RF ad ADC che ha luogo (il che ? fattibile per esempio nel caso di una ricezione nelle bande MW o SW 0,5 ... 30 MHz) in 102, che ? un amplificatore variabile a basso rumore che fornisce un condizionamento del segnale fornito in 108I (o 108Q) - un TIA, per esempio (Figura 5).
Sebbene la Figura 5 mostri, per chiarezza e facilit? di comprensione, un blocco FGI rappresentato come un elemento distinto, si apprezzer? che, in una o pi? forme di attuazione, la circuiteria di controllo automatico del guadagno (AGC) (una FSM, per esempio) pu? pilotare direttamente l?amplificatore 102. Quest?azione di pilotaggio pu? comportare applicare all?amplificatore 102 gradini di guadagno (gradini di 1 dB, per esempio) con l?obiettivo di compensare le variazioni di guadagno nella direzione opposta in 108I (o in 108Q) e di regolare infine il guadagno finale come desiderato con un DAC con una regolazione del guadagno ridotta come con l?FGI in esso incorporato.
La Figura 5 ? un esempio di forme di attuazione che traggono vantaggio dalla possibilit? di realizzare stadi di guadagno, quali amplificatori, tali da ammettere, per esempio una variazione totale del guadagno di /-1,5 dB (o altrimenti un guadagno massimo variabile/fisso) insieme a una regolazione fine del guadagno (in gradini < 0,1 dB, per esempio).
Questo pu? avvenire in una maniera di per s? nota agli esperti nella tecnica, per esempio variando il guadagno ad anello aperto dell?amplificatore usando la Vbulkgate di transistori a effetto di campo, come transistori mosfet, al suo interno e/o con cambiamenti della polarizzazione o tecniche simili.
Le Figure 6 e 7 sono esempi di possibili dettagli/varianti che possono essere introdotti in un?architettura di trasmettitore come rappresentata a titolo di esempio nella Figura 2.
Ancora una volta, nelle Figure 6 e 7, parti o elementi simili a parti o elementi gi? discussi con riferimento alle figure precedenti sono indicati con simboli di riferimento simili, senza ripetere per brevit? una descrizione corrispondente di queste parti o di questi elementi.
Inoltre, nelle Figure 6 e 7, ? visibile soltanto la catena o il ramo in fase I dell?architettura di trasmettitore 200, essendo inteso per il resto che gli stessi dettagli/varianti rappresentati a titolo di esempio con riferimento alla catena o al ramo in fase I del trasmettitore possono essere applicati alla catena o al ramo in quadratura Q.
Inoltre, come discusso ripetutamente in precedenza, una o pi? forme di attuazione possono comprendere dispositivi con catena singola (soltanto la catena I, per esempio) in ricevitori cos? come in trasmettitori.
In breve, le Figure 6 e 7 sono esempi di forme di attuazione, in cui:
si fa a meno del/dei TA 208I (e 208Q), come degli stadi a IF, per esempio - Figura 6; e/o
si pu? fare a meno del miscelatore di up-conversion 205I (e 205Q) con una conversione diretta da DAC a RF che ha luogo in 208I (o in 208Q) - Figura 7.
Di nuovo, anche se, per chiarezza e facilit? di comprensione, la Figura 7 mostra un blocco FGI rappresentato come un elemento distinto, si apprezzer? che, in una o pi? forme di attuazione, la circuiteria di controllo automatico del guadagno (AGC) (una FSM, per esempio) pu? pilotare direttamente 208I (o 208Q). Quest?azione di pilotaggio pu? comportare gradini di guadagno (gradini di 1 dB, per esempio) con l?obiettivo di compensare le variazioni di guadagno nella direzione opposta nell?amplificatore a RF 202 e di regolare infine il guadagno finale come desiderato con un DAC con una regolazione di guadagno fine, come l?FGI (o l?FGQ) in esso incorporato.
La Figura 7 ? di nuovo un esempio di forme di attuazione che traggono vantaggio dalla possibilit? di realizzare stadi di guadagno, come amplificatori, che ammettono, per esempio una variazione totale del guadagno di /-1,5 dB (o altrimenti un guadagno principale variabile/fisso) insieme a una regolazione fine del guadagno (in gradini < 0,1 dB, per esempio).
Come discusso precedentemente, ci? pu? avvenire in una maniera di per s? nota agli esperti nella tecnica, per esempio variando il guadagno ad anello aperto dell?amplificatore usando la Vbulkgate dei transistori a effetto di campo, come i transistori mosfet, al suo interno e/o con cambiamenti di polarizzazione o tecniche simili.
Si nota che entrambe le Figure 6 e 7 sono esempi di forme di attuazione in cui una catena di trasmettitore come illustrato pu? essere pilotata direttamente da un segnale analogico.
In tal caso, l?uscita dal rilevatore di potenza a RF 202 pu? essere usata direttamente. In alternativa, pu? essere usato un rilevatore di tensione/potenza.
Entrambe le Figure 6 e 7 sono esempi di forme di attuazione in cui un DAC, come 209, pu? fornire sia modulazioni ?digitali? (QPSK, per esempio) sia modulazioni ?analogiche?, come flussi (?stream?) digitalizzati da modulazioni AM/FM, cio? modulazioni analogiche elaborate digitalmente, vale a dire campionate mediante un campionamento dell?ADC e codificate/condizionate/filtrate mediante un?elaborazione digitale.
La Figura 8 ? un esempio ulteriore della possibilit? di realizzare stadi di guadagno (qui, uno stadio miscelatore basato su mosfet di progetto per il resto tradizionale), dove la tensione Vbulkgate del miscelatore (scala delle ascisse) pu? essere variata - usando un DAC o in un altro modo, per esempio - su un intervallo da 0 V a 2 V, ottenendo nel contempo una piccola variazione di guadagno (guadagno relativo del miscelatore, scala delle ordinate, valori assoluti). Per esempio, una variazione minore di 0,1 dB con un intervallo di guadagno da 2,3 dB per Vbulkgate da 0 V a 1,1 V fino a 4 dB per Vbulkgate da 0 V a 1,8 V pu? essere un esempio di tale funzionamento.
Per il resto, si nota che, in una o pi? forme di attuazione, dettagli e/o varianti rappresentati qui a titolo di esempio con riferimento alle Figure da 3 a 5 (ricevitore) possono essere applicati a una catena di trasmettitore; similmente, dettagli e/o varianti rappresentati qui a titolo di esempio con riferimento alle Figure 6 e 7 (trasmettitore) possono essere applicati a una catena di ricevitore.
La Figura 9 ? un esempio di un diagramma di flusso di dati di sistema in catene di ricevitore e/o trasmettitore comprendenti una circuiteria di AGC secondo forme di attuazione della presente descrizione.
Nella Figura 9, il riferimento 1002 indica nel suo complesso sottosistemi a RF e analogici, come 103, 203, configurati per misurare il livello di potenza negli amplificatori VGA a RF, come 103, 203, e negli altri stadi di guadagno (miscelatori, TIA, TA) e per inviare i segnali corrispondenti, indicati con VGA e LNA nella Figura 9, verso una circuiteria di elaborazione dati 1004 del rilevatore di potenza.
La designazione LNA ? relativa al fatto che, in una o pi? forme di attuazione, questi altri stadi di guadagno possono essere implementati usando amplificatori a basso rumore o LNA (?Low-Noise Amplifier?).
Inoltre, la circuiteria illustrata per semplicit? come un elemento distinto nella Figura 9 pu? fare parte in effetti della circuiteria di controllo indicata con 110, 210 nelle figure precedenti.
In una o pi? forme di attuazione, la circuiteria 110, 210 pu? comprendere una macchina a stati finiti (FSM, ?Finite State Machine?) 1006 configurata per ricevere, dalla circuiteria di elaborazione di dati 1004 del rilevatore di potenza, segnali di richiesta di cambiamento del guadagno, indicati di nuovo come VGA (amplificatori a RF come 103, 203) e LNA (altri stadi di guadagno come i miscelatori, i TIA, i TA).
Come risultato dell?elaborazione di tali segnali di richiesta (che, come discusso, pu? comportare gradini di variazione sia ?grossolani? sia ?fini?, come gradini di 1 dB e gradini minori di 0,1 dB), la FSM di controllo pu? emettere segnali di riscontro (?acknowledgement?) del cambiamento del guadagno, indicati di nuovo come VGA (amplificatori a RF come 103, 203) e LNA (altri stadi di guadagno come i miscelatori, i TIA, i TA) verso attuatori di comandi di LNA/VGA 1008 (di un qualsiasi tipo noto agli esperti nella tecnica in funzione delle caratteristiche del ricevitore/trasmettitore).
L?azione degli attuatori 1008 ha come risultato cambiamenti di guadagno corrispondenti, indicati di nuovo come VGA (amplificatori a RF come 103, 203) e LNA (altri stadi di guadagno come i miscelatori, i TIA, i TA), che sono misurati mediante interfacce di comando (di un qualsiasi tipo noto agli esperti nella tecnica in funzione delle caratteristiche del ricevitore/trasmettitore).
Questo ha come risultato, a sua volta, che i sottosistemi a RF e analogici indicati con 1002 inviano segnali VGA, LNA corrispondenti verso la circuiteria di elaborazione di dati 1004 del rilevatore di potenza.
Un circuito come rappresentato qui a titolo di esempio (per esempio, 100 o 200) pu? comprendere:
almeno un percorso di propagazione di segnale (per esempio, I e/o Q) tra un nodo di segnale a RF (per esempio, 101, 201) e una circuiteria di elaborazione di banda base (per esempio, 109, SP1 o 209, SP2),
una circuiteria a guadagno variabile (per esempio, 102, 105I, 105Q, 108I, 108Q o 202, 205I, 205Q, 208I, 208Q) in detto almeno un percorso di propagazione di segnale, la circuiteria a guadagno variabile configurata (per esempio, 110, 210) per variare un guadagno applicato a un segnale che si propaga tra detto nodo di segnale a RF e detta circuiteria di elaborazione di banda base,
in cui la circuiteria a guadagno variabile ? configurata per variare detto guadagno mediante primi gradini grossolani (applicati, per esempio, in 102, 108I, 108Q o 202, 208I, 208Q) cos? come mediante secondi gradini fini (applicati, per esempio, in 105I, 105Q o 205I, 205Q).
In un circuito come rappresentato qui a titolo di esempio, detti secondi gradini fini possono essere sottomultipli di detti primi gradini grossolani.
In un circuito come rappresentato qui a titolo di esempio:
detti primi gradini grossolani possono comprendere variazioni di guadagno in unit? di dB,
detti secondi gradini fini possono comprendere variazioni di guadagno fino a circa 0,1 dB.
In un circuito come rappresentato qui a titolo di esempio:
detto almeno un percorso di propagazione di segnale pu? comprendere un circuito miscelatore (per esempio, 105I, 105Q o 205I, 205Q) intermedio tra detto nodo di segnale a RF e detta circuiteria di elaborazione di banda base, detta circuiteria a guadagno variabile in detto almeno un percorso di propagazione di segnale comprende una circuiteria di controllo della variazione di guadagno fine (per esempio, FGI) configurata per variare il guadagno di detto circuito miscelatore mediante detti secondi gradini fini.
In un circuito come rappresentato qui a titolo di esempio detto almeno un percorso di propagazione di segnale pu? comprendere almeno uno tra:
un amplificatore a radiofrequenza (per esempio, 102, 202) intermedio tra detto nodo di segnale a RF e detto circuito miscelatore,
uno stadio di guadagno (per esempio, 108I, 108Q o 208I, 208Q) intermedio tra detto circuito miscelatore e detta circuiteria di elaborazione di banda base (per esempio, 109, SP1 o 209, SP2),
in cui detta circuiteria a guadagno variabile in detto almeno un percorso di propagazione di segnale pu? comprendere una circuiteria di controllo della variazione di guadagno grossolano configurata per variare il guadagno di almeno uno tra detto amplificatore a radiofrequenza e detto stadio di guadagno mediante detti primi gradini grossolani (per esempio, con i gradini fini applicati ai miscelatori mediante l?FGI come rappresentato a titolo di esempio nelle Figure 1 e 2).
In un circuito come rappresentato qui a titolo di esempio, detto almeno un percorso di propagazione di segnale pu? comprendere almeno uno tra:
un amplificatore a radiofrequenza intermedio tra detto nodo di segnale a RF e detto circuito miscelatore,
uno stadio di guadagno intermedio tra detto circuito miscelatore e detta circuiteria di elaborazione di banda base,
in cui detto almeno uno tra un amplificatore a radiofrequenza e uno stadio di guadagno pu? essere configurato per variare un guadagno applicato a un segnale che si propaga attraverso di esso sia mediante detti primi gradini grossolani sia mediante detti secondi gradini fini (come rappresentato a titolo di esempio nelle Figure 5 o 7, dove l?amplificatore 102 o lo stadio di guadagno 208I pu? fornire sia gradini grossolani per compensare cambiamenti di guadagno complementari in 108I o 202 cos? come una regolazione precisa del guadagno fine, come si desidera).
Un circuito come rappresentato qui a titolo di esempio (si vedano per esempio, 100 e 200 nelle Figure 1 e 2) pu? comprendere:
un primo percorso di propagazione di segnale (per esempio, I) tra detto nodo di segnale a RF e detta circuiteria di elaborazione di banda base, il primo percorso di propagazione di segnale configurato per propagare un primo segnale (in fase),
un secondo percorso di propagazione di segnale (per esempio, Q) tra detto nodo di segnale a RF e detta circuiteria di elaborazione di banda base, il secondo percorso di propagazione di segnale configurato per propagare un secondo segnale, in cui il secondo segnale ? in quadratura (si vedano, per esempio, gli sfasatori 107, 207) rispetto al primo segnale.
In un circuito come rappresentato qui a titolo di esempio, il primo percorso di propagazione di segnale e il secondo percorso di propagazione di segnale possono comprendere una circuiteria a guadagno variabile configurata per variare un primo guadagno applicato al primo segnale che si propaga attraverso il primo percorso di propagazione di segnale e un secondo guadagno applicato al secondo segnale che si propaga attraverso il secondo percorso di propagazione di segnale, in cui detto primo guadagno uguaglia (matches) detto secondo guadagno.
Un dispositivo ricevitore (per esempio, 100 nella Figura 1) pu? comprendere un circuito come rappresentato qui a titolo di esempio, in cui detto almeno un percorso di propagazione di segnale (I e/o Q) ? configurato per propagare un segnale a radiofrequenza ricevuto in detto nodo di segnale a RF verso una circuiteria di elaborazione del ricevitore di banda base.
Un dispositivo trasmettitore (per esempio, 200 nella Figura 2) pu? comprendere un circuito come rappresentato qui a titolo di esempio, in cui detto almeno un percorso di propagazione di segnale (I e/o Q) ? configurato per propagare un segnale in banda base ricevuto in detta circuiteria di elaborazione di banda base verso un nodo di segnale a RF per la trasmissione da esso come un segnale a radiofrequenza.
Un procedimento di funzionamento di un circuito, di un dispositivo ricevitore o di un dispositivo trasmettitore come rappresentato qui a titolo di esempio pu? comprendere fare funzionare detta circuiteria a guadagno variabile in detto almeno un percorso di propagazione di segnale:
variando detto guadagno in detto almeno un percorso di propagazione di segnale mediante primi gradini grossolani di uguale ampiezza aventi segni opposti in posizioni differenti di detto almeno un percorso di propagazione di segnale (per esempio, 1 dB in 108I, 108Q o 208I, 208Q o in 102 o 202 e -1 dB nei miscelatori 105I, 105Q o 205I, 205Q associati),
variando detto guadagno in detto almeno un percorso di propagazione di segnale mediante secondi gradini fini in una posizione (per esempio, come gradini di 0,1 dB o meno applicati ai miscelatori 105I, 105Q o 205I, 205Q) di detto almeno un percorso di propagazione di segnale.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (11)

RIVENDICAZIONI
1. Circuito (100; 200), comprendente:
almeno un percorso di propagazione di segnale (I, Q) tra un nodo di segnale a RF (101, 201) e una circuiteria di elaborazione di banda base (109, SP1; 209, SP2),
una circuiteria a guadagno variabile (102, 105I, 105Q, 108I, 108Q; 202, 205I, 205Q, 208I, 208Q) in detto almeno un percorso di propagazione di segnale (I, Q), la circuiteria a guadagno variabile (102, 105I, 105Q, 108I, 108Q; 202, 205I, 205Q, 208I, 208Q) configurata (110, 210) per variare un guadagno applicato a un segnale che si propaga tra detto nodo di segnale a RF (101, 201) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2),
in cui la circuiteria a guadagno variabile (102, 105I, 105Q, 108I, 108Q; 202, 205I, 205Q, 208I, 208Q) ? configurata (110, 210) per variare detto guadagno mediante primi gradini grossolani (102, 108I, 108Q; 202, 208I, 208Q) cos? come mediante secondi gradini fini (105I, 105Q; 205I, 205Q).
2. Circuito (100; 200) secondo la rivendicazione 1, in cui detti secondi gradini fini (105I, 105Q; 205I, 205Q) sono sottomultipli di detti primi gradini grossolani (102, 108I, 108Q; 202, 208I, 208Q).
3. Circuito (100; 200) secondo la rivendicazione 1 o la rivendicazione 2, in cui:
detti primi gradini grossolani (102, 108I, 108Q; 202, 208I, 208Q) comprendono variazioni di guadagno in unit? di dB,
detti secondi gradini fini (105I, 105Q; 205I, 205Q) comprendono variazioni di guadagno fino a circa 0,1 dB.
4. Circuito (100; 200) secondo una qualsiasi delle rivendicazioni precedenti, in cui:
detto almeno un percorso di propagazione di segnale (I, Q) comprende un circuito miscelatore (105I, 105Q; 205I, 205Q) intermedio tra detto nodo di segnale a RF (101, 201) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2),
detta circuiteria a guadagno variabile in detto almeno un percorso di propagazione di segnale (I, Q) comprende una circuiteria di controllo della variazione di guadagno fine (FGI) configurata per variare il guadagno di detto circuito miscelatore (105I, 105Q; 205I, 205Q) mediante detti secondi gradini fini (105I, 105Q; 205I, 205Q).
5. Circuito (100; 200) secondo la rivendicazione 4, in cui detto almeno un percorso di propagazione di segnale (I, Q) comprende almeno uno tra:
un amplificatore a radiofrequenza (102, 202) intermedio tra detto nodo di segnale a RF (101, 201) e detto circuito miscelatore (105I, 105Q; 205I, 205Q),
uno stadio di guadagno (108I, 108Q; 208I, 208Q) intermedio tra detto circuito miscelatore (105I, 105Q; 205I, 205Q) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2),
in cui detta circuiteria a guadagno variabile in detto almeno un percorso di propagazione di segnale (I, Q) comprende una circuiteria di controllo della variazione di guadagno grossolano (110, 210) configurata per variare il guadagno di almeno uno tra detto amplificatore a radiofrequenza (102, 202) e detto stadio di guadagno (108I, 108Q; 208I, 208Q) mediante detti primi gradini grossolani (102, 108I, 108Q; 202, 208I, 208Q).
6. Circuito (100; 200) secondo una qualsiasi delle rivendicazioni da 1 a 3, in cui detto almeno un percorso di propagazione di segnale (I, Q) comprende almeno uno tra: un amplificatore a radiofrequenza (102, 202) intermedio tra detto nodo di segnale a RF (101, 201) e detto circuito miscelatore (105I, 105Q; 205I, 205Q),
uno stadio di guadagno (108I, 108Q; 208I, 208Q) intermedio tra detto circuito miscelatore (105I, 105Q; 205I, 205Q) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2),
in cui detto almeno uno tra un amplificatore a radiofrequenza (102, 202) e uno stadio di guadagno (108I, 108Q; 208I, 208Q) ? configurato per variare un guadagno applicato a un segnale che si propaga attraverso di esso sia mediante detti primi gradini grossolani sia mediante detti secondi gradini fini.
7. Circuito (100; 200) secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
un primo percorso di propagazione di segnale (I) tra detto nodo di segnale a RF (101, 201) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2), il primo percorso di propagazione di segnale (I) configurato per propagare un primo segnale,
un secondo percorso di propagazione di segnale (Q) tra detto nodo di segnale a RF (101, 201) e detta circuiteria di elaborazione di banda base (109, SP1; 209, SP2), il secondo percorso di propagazione di segnale (Q) configurato per propagare un secondo segnale, in cui il secondo segnale ? in quadratura (107, 207) rispetto al primo segnale.
8. Circuito (100; 200) secondo la rivendicazione 7, in cui il primo percorso di propagazione di segnale (I) e il secondo percorso di propagazione di segnale (Q) comprendono una circuiteria a guadagno variabile (102, 105I, 105Q, 108I, 108Q; 202, 205I, 205Q, 208I, 208Q) configurata (110, 210) per variare un primo guadagno applicato al primo segnale che si propaga attraverso il primo percorso di propagazione di segnale (I) e un secondo guadagno applicato al secondo segnale che si propaga attraverso il secondo percorso di propagazione di segnale (Q) in cui detto primo guadagno uguaglia (matches) detto secondo guadagno.
9. Dispositivo ricevitore (100) comprendente un circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui detto almeno un percorso di propagazione di segnale (I, Q) ? configurato per propagare un segnale a radiofrequenza ricevuto in detto nodo di segnale a RF (101) verso una circuiteria di elaborazione del ricevitore di banda base (109, SP1).
10. Dispositivo trasmettitore (200) comprendente un circuito secondo una qualsiasi delle rivendicazioni da 1 a 8, in cui detto almeno un percorso di propagazione di segnale (I, Q) ? configurato per propagare un segnale in banda base ricevuto in detta circuiteria di elaborazione di banda base (209, SP2) verso un nodo di segnale a RF (201) per la trasmissione da esso come un segnale a radiofrequenza.
11. Procedimento di funzionamento di un circuito secondo una qualsiasi delle rivendicazioni da 1 a 8, di un dispositivo ricevitore secondo la rivendicazione 9 o di un dispositivo trasmettitore secondo la rivendicazione 10, il procedimento comprendendo far funzionare detta circuiteria a guadagno variabile (102, 105I, 105Q, 108I, 108Q; 202, 205I, 205Q, 208I, 208Q) in detto almeno un percorso di propagazione di segnale (I, Q):
variando detto guadagno in detto almeno un percorso di propagazione di segnale (I, Q) mediante primi gradini grossolani di uguale ampiezza aventi segni opposti in posizioni differenti (102, 202; 108I, 108Q; 208I, 208Q; 105I, 105Q; 205I, 205Q) di detto almeno un percorso di propagazione di segnale (I, Q),
variando detto guadagno in detto almeno un percorso di propagazione di segnale (I, Q) mediante secondi gradini fini in una posizione (105I, 105Q; 205I, 205Q) di detto almeno un percorso di propagazione di segnale (I, Q).
IT102020000010834A 2020-05-13 2020-05-13 Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti IT202000010834A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102020000010834A IT202000010834A1 (it) 2020-05-13 2020-05-13 Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti
US17/314,905 US20210359657A1 (en) 2020-05-13 2021-05-07 Automatic gain control circuit, corresponding receiver, transmitter and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000010834A IT202000010834A1 (it) 2020-05-13 2020-05-13 Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
IT202000010834A1 true IT202000010834A1 (it) 2021-11-13

Family

ID=71784552

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000010834A IT202000010834A1 (it) 2020-05-13 2020-05-13 Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti

Country Status (2)

Country Link
US (1) US20210359657A1 (it)
IT (1) IT202000010834A1 (it)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238313A1 (en) * 2008-03-21 2009-09-24 Qualcomm Incorporated Stepped gain mixer
EP2704321A1 (en) * 2012-08-28 2014-03-05 NXP Semiconductors Adaptive stepped gain amplifier system and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065537B2 (en) * 2002-09-03 2015-06-23 Broadcom Corporation Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
WO2007022417A2 (en) * 2005-08-18 2007-02-22 Wionics Research Automatic gain control for frequency-hopped ofdm

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238313A1 (en) * 2008-03-21 2009-09-24 Qualcomm Incorporated Stepped gain mixer
EP2704321A1 (en) * 2012-08-28 2014-03-05 NXP Semiconductors Adaptive stepped gain amplifier system and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIN JING ET AL: "A 0.25-dB-Step, 68-dB-Dynamic Range Analog Baseband With Digitally Assisted DCOC and AGC for Multi-Standard TV Applications", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, IEEE, US, vol. 66, no. 10, 1 October 2019 (2019-10-01), pages 1623 - 1627, XP011747723, ISSN: 1549-7747, [retrieved on 20190923], DOI: 10.1109/TCSII.2019.2925066 *

Also Published As

Publication number Publication date
US20210359657A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US7587010B2 (en) Complex filter circuit and receiver circuit
US8010074B2 (en) Mixer circuits for second order intercept point calibration
US7456773B1 (en) Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
US7643600B2 (en) Techniques for performing gain and phase correction in a complex radio frequency receiver
EP2693633B1 (en) Calibration for power amplifier predistortion
US8760333B2 (en) Voltage controlled oscillator (VCO) based analog-digital converter
US20090042521A1 (en) Radio transmitter using cartesian loop
US20120196555A1 (en) Semiconductor integrated circuit and operation method of the same
US8542773B2 (en) Digital RF converter, digital RF modulator and transmitter including the same
US8451157B2 (en) Double balanced digital transmitter
EP1786097A1 (en) Receiver using DC Offset Adjustment for optimal IP2
CN106877943B (zh) 一种使用环回校准的通信收发器及其发射功率的校准方法
Koullias et al. A 900 MHz transceiver chip set for dual-mode cellular radio mobile terminals
US20140204986A1 (en) Apparatus and Method for Correcting IQ Imbalance
US20070092021A1 (en) Quadrature modulator and vector correction method
US8718576B2 (en) Radio frequency modulator and method thereof
US7973687B2 (en) Differential switch, D/A converter, semiconductor integrated circuit and communication apparatus
IT202000010834A1 (it) Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti
WO2009026266A1 (en) High resolution variable gain control
US9112482B2 (en) Receiver
US10911161B2 (en) RF transmitter and auxiliary receiver to capture transmit signal data to compensate for transmit signal impairments
JP5218173B2 (ja) 無線送信機の位相補正装置、無線送信機の歪補償装置
US20130223569A1 (en) Wireless receiver
US7978112B2 (en) Flash converter differential reference ladder adjustment with stable common mode voltage
US7684777B2 (en) Adjacent channel rejection device, receiving apparatus and method of operating a receiving apparatus