JP5485386B2 - Ｒｆシングルエンド／差動変換器 - Google Patents

Ｒｆシングルエンド／差動変換器 Download PDF

Info

Publication number
JP5485386B2
JP5485386B2 JP2012517832A JP2012517832A JP5485386B2 JP 5485386 B2 JP5485386 B2 JP 5485386B2 JP 2012517832 A JP2012517832 A JP 2012517832A JP 2012517832 A JP2012517832 A JP 2012517832A JP 5485386 B2 JP5485386 B2 JP 5485386B2
Authority
JP
Japan
Prior art keywords
transistor
coupled
transistors
voltage
cascomp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012517832A
Other languages
English (en)
Other versions
JP2012531836A (ja
Inventor
セングプタ、スザンタ
バーネット、ケネス・シー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012531836A publication Critical patent/JP2012531836A/ja
Application granted granted Critical
Publication of JP5485386B2 publication Critical patent/JP5485386B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

［米国特許法第１１９条下での優先権の主張］
本特許出願は、参照によってその全ての内容が本明細書に組み込まれる、２００９年６月２７日出願された、本発明の譲受人に譲渡された「ＲＦシングルエンド／差動変換器（RF Single-Ended to Differential Converter）」と題する米国仮出願第６１／２２１，０４８号の優先権を主張する。
［関連出願］
この出願は、参照によってそれらの全ての内容が本明細書に組み込まれる、共に本発明の譲受人に譲渡された、２００８年５月２３日に出願された「改良された直線性を有する増幅器（Amplifier with Improved Linearization）」と題する米国特許出願第１２／１２６，１８９号、及び、２００７年６月１２日に出願された「ＲＦ通信用線形トランスコンダクタ（Linear Transconductor for RF Communications）」と題する米国特許出願第１１／７６１，９４７号に関連する。
［技術分野］
本開示は、電子回路設計に関し、特に、直線性の高いシングルエンド／差動変換器を設計するための技術に関する。
シングルエンド／差動変換器は、グランドを基準とした電圧のようなシングルエンド信号が二つの端子間の差動電圧のような差動信号に変換される、アプリケーションで採用されている。一例のアプリケーションは、低雑音増幅器のシングルエンド出力電圧が混合器の入力電流をサポートし得る差動電圧に変換される、特定の通信受信機におけるものである。一部のアプリケーションでは、例えば、３次入力インターセプトポイント（ＩＩＰ３）で測定されるような、良好な直線性を発揮することが、シングルエンド／差動変換器のためには重要である。
例えば、通信受信機で使用するために直線性の高いシングルエンド／差動変換器を設計するための技術を提供することが望ましいことができる。
本発明の一態様は、第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、それぞれ、前記第１及び第２の入力トランジスタのドレインに結合された第１及び第２のカスコードトランジスタと、前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、及び第１及び第２のｃａｓｃｏｍｐトランジスタであって、第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイアスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、を備える、シングルエンド／差動変換器を備える装置を提供する。
本開示の別の態様は、第１及び第２の入力トランジスタと第１及び第２のカスコードトランジスタとを備える主シングルエンド／差動変換器にシングルエンド電圧を結合することであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタのソースが主電流によってバイアスされ、前記主シングルエンド／差動変換器が前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子をさらに備え、前記カスコードトランジスタのドレインが差動出力電圧に結合される、主シングルエンド／差動変換器にシングルエンド電圧を結合することと、及び前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することであって、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタのソースが補助電流によってバイアスされる、前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することと、を提供する。
本開示の更に別の態様は、主経路を使用して、シングルエンド電圧を差動電圧に変換するための手段と、及び前記主経路によって生成された混近変調ひずみ結果物を、補助経路によって生成された混近変調ひずみ結果物で、キャンセルするための手段と、を備える、シングルエンド／差動変換器を備える装置を提供する。
本開示の更に別の態様は、アナログＴＸ信号にディジタルＴＸ信号を変換するための少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）と、前記アナログＴＸ信号を増幅するための少なくとも１つのベースバンドＴＸ増幅器と、ＴＸ ＬＯ信号発生器と、前記ＴＸ ＬＯ信号発生器及び前記少なくとも１つのベースバンドＴＸ増幅器に結合されたアップコンバータと、前記アップコンバータの出力に結合されたＴＸフィルタと、前記ＴＸフィルタに結合された電力増幅器（ＰＡ）と、前記電力増幅器の出力に結合されたデュプレクサと、前記デュプレクサに結合された低雑音増幅器（ＬＮＡ）と、前記ＬＮＡに結合されたフィルタと、前記フィルタに結合されたシングルエンド／差動変換器と、ＲＸ ＬＯ信号発生器と、前記ＲＸ ＬＯ信号発生器及び前記シングルエンド／差動変換器の差動出力に結合されたダウンコンバータと、前記ダウンコンバータの出力に結合された少なくとも１つのローパスフィルタと、ディジタル信号に前記ローパスフィルタの出力を変換するための少なくとも１つのアナログ／ディジタル変換器（ＡＤＣ）と、を備える無線通信用デバイスを提供するものであって、前記シングルエンド／差動変換器が、第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、前記第１及び第２の入力トランジスタのドレインにそれぞれ結合された第１及び第２のカスコードトランジスタと、前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、及び第１及び第２のｃａｓｃｏｍｐトランジスタであって、前記第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、を備える無線通信用デバイスを提供する。
図１は、本開示によるシングルエンド／差動変換器を図示している。 図２は、シングルエンド／差動変換器のベースライン実装を図示している。 図３は、本開示によるシングルエンド／差動変換器の例示的な実施形態を図示している。 図４は、本開示の技術が実装されることができる受信機の例示的な実施形態を図示している。 図５は、本開示の技術が実装されることができる無線通信デバイスの設計のブロック図を図示している。 図６は、本開示による方法の例示的な実施形態を図示している。
添付の図面に関連して以下に記載する詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施することができる唯一の実施形態を表すことは意図していない。この説明を通じて使用される用語「例示的な」は、「例、インスタンス、または実例としての役目を果たす」ことを意味するものであり、必ずしも他の例示的な実施形態に対して好ましい又は有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を提供することを目的として特定の詳細を含んでいる。本発明の例示的な実施形態は、これらの特定の詳細なしで実施できることが当業者には明らかであろう。いくつかのインスタンスでは、よく知られている構造およびデバイスは、本明細書に提示された例示的な実施形態の新規性を不明瞭にすることを避けるために、ブロック図の形で示される。
図１は、本開示によるシングルエンド／差動変換器１００を図示している。図１では、シングルエンド入力電圧Ｖｉｎは、Ｖｉｎに理想的に比例する差動出力電圧Ｖｏｕｔ＝（Ｖｏｕｔ＋−Ｖｏｕｔ−）を生成する変換器１００に提供される。Ｖｏｕｔは、負荷１１０に提供される。例示的な実施形態では、負荷１１０は、変換器１００が、差動出力電圧Ｖｏｕｔをサポートするのに十分な駆動電流を提供するように設計されることができる場合には、変換器１００の出力に低入力インピーダンスを提示することができる。
図２は、シングルエンド／差動変換器１００のベースライン実装２００を図示している。変換器２００において、トランジスタ２１５及び２２０は、入力差動対を形成するもので、トランジスタ２１５のゲートは、コンデンサ２１７を介して入力電圧ＶｉｎにＡＣ結合され、トランジスタ２２０のゲートはコンデンサ２１９を介してグラウンドにＡＣ結合されている。単純化のために、トランジスタ２１５及び２２０のＤＣバイアスの詳細は、図２では省略されていることに注意されたい。トランジスタ２１５及び２２０のソースは、互いに結合され、更に電流源２１０に結合されている。トランジスタ２１５及び２２０のドレインは、それぞれ、カスコードトランジスタ２２１及び２２２を介して、出力電圧Ｖｏｕｔ−及びＶｏｕｔ＋に結合されている。カスコードトランジスタ２２１及び２２２が、入力Ｖｉｎからの差動出力Ｖｏｕｔの分離を有利に改善し、従って、例えば、変換器２００が動作することができる帯域幅を拡張することは、理解されるであろう。カスコードトランジスタ２２１及び２２２は、電圧ＶｃａｓによってＤＣバイアスされている。
図２においては、変換器２００は、それぞれ出力電圧Ｖｏｕｔ−及びＶｏｕｔ＋に結合されたトランジスタ２２５及び２３０を更に含んでいる。示された実装では、バイアス電圧ＶＣＭは、電圧Ｖｏｕｔ−及びＶｏｕｔ＋のコモンモードレベルが明確に定義されるように、トランジスタ２２５及び２３０をバイアスするために提供されることができる。
シングルエンド／差動変換器１００のメリットの一つの姿は、変換器の直線性を測定する、３次入力インターセプトポイント（ＩＩＰ３）であることが理解されるであろう。図２に示す変換器の実装２００では、ＩＩＰ３は、例えば、トランジスタ２２１及び２２２のドレインで、差動出力電圧Ｖｏｕｔ中に生成された、３次混近変調ひずみ（ＩＭ３）結果物によって、制限されることができる。シングルエンド／差動変換器の直線性を改善し、それによって、ＩＭ３結果物を減らしＩＩＰ３を増大するための技術を提供することが望ましいことができる。
図３は、本開示によるシングルエンド／差動変換器１００の例示的な実施形態３００を図示している。変換器３００においては、入力トランジスタ３１５及び３２０は、差動入力段を形成するもので、トランジスタ３１５のゲートは、コンデンサ３５２を介して入力電圧ＶｉｎにＡＣ結合され、トランジスタ３２０のゲートは、コンデンサ３５１を介してグラウンドにＡＣ結合されている。単純化のために、トランジスタ３１５及び３２０のＤＣバイアスの詳細は、図３では省略されていることに注意されたい。トランジスタ３１５及び３２０のドレインは、それぞれ、負荷トランジスタ３６７及び３６０に更に結合されている出力電圧Ｖｏｕｔ−及びＶｏｕｔ＋に、カスコードトランジスタ３３０及び３３５を介して結合されている。代替の例示的実施例では、トランジスタ３６７及び３６０は、抵抗や他の負荷素子（図示せず）で置き換えられる得ることに注意されたい。トランジスタ３１５及び３２０のソースは、互いに結合され、主電流源トランジスタ３２２及び３２８に更に結合されている。トランジスタ３２２及び３２８によって生成されたトータルの零入力バイアス電流（quiescent bias current）はまた、メイン電流すなわちＩｍａｉｎとして本明細書中で示される。零入力バイアス状態では、Ｉｍａｉｎは、Ｉｍａｉｎ／２をサポートするトランジスタ３１５及び３３０と、Ｉｍａｉｎ／２をまたサポートするトランジスタ３０２及び３３５と、によって形成される「主経路」を介して流れることが理解されるであろう。
例示的な実施形態では、主電流源トランジスタ３２２及び３２８は、入力トランジスタ３１５及び３２０の直線性を向上させるために適応的にバイアスされることができる。特に、トランジスタ３２２及び３２８のゲートは、電圧Ｖｂ１でそれぞれＤＣバイアスされ、さらには、ＡＣ結合コンデンサ３１２及び３１４を使用して、それぞれ、トランジスタ３２０及び３１５のドレインにクロス結合されている。トランジスタ３２２及び３２８のゲートへの信号のＡＣクロス結合は、Ｖｉｎの振幅に応じて入力トランジスタ３１５及び３２０に供給されるバイアス電流を有利に調整し、従って、変換器３００の直線性を維持するのを助けることができることが理解されるであろう。
例示的な実施形態では、（「ｃａｓｃｏｍｐトランジスタ」としても本明細書中に示される）トランジスタ３４５及び３５０のゲートは、コンデンサ３４８及び３５３を介して、それぞれ、Ｖｉｎに及びＡＣグランドに、更にＡＣ結合されている。トランジスタ３４５及び３５０のドレインは、それぞれ、トランジスタ３３５及び３３０のドレインに結合されている。トランジスタ３４５及び３５０のソースは、互いに結合され、補助電流源トランジスタ３２４及び３２６に更に結合されている。トランジスタ３２４及び３２６によって生成されたトータルの電流は、本明細書中では、補助電流すなわちＩａｕｘとして示される。Ｉａｕｘは、トランジスタ３４５及び３５０によって形成された「補助経路」を通って流れるもので、ここで、零入力バイアス状態では、Ｉａｕｘ／２がトランジスタ３４５を介して流れ、Ｉａｕｘ／２がトランジスタ３５０を介して流れる。当業者は、トランジスタ３２４及び３２６が、単一のトランジスタの電流源として、代わりに実装され得ることを理解するであろう。
コンデンサ３４８及び３５３は、それぞれ、ＶｉｎとＡＣグランドにトランジスタ３４５及び３５０のゲートを結合するとして示されているとはいえ、コンデンサ３４８及び３５３が二者択一的に結合され得ることが理解されるであろうことに注意されたい。例えば、コンデンサ３４８及び３５３は、それぞれ、トランジスタ３４５及び３５０のゲートに直接、トランジスタ３１５及び３２０のゲートを、二者択一的に結合することができる。そのような代替の例示的な実施形態は、本開示の範囲内であることが企図される。
例示的な実施形態では、トランジスタ３４５及び３５０は、例えば０．４Ｖオーダのゲート・ソース間電圧（ＶＧＳ）で弱反転領域でバイアスされ、且つ、例えば０．５５Ｖオーダの閾値電圧ＶＴである。例示的な実施形態では、トランジスタ３１５及び３２０は、例えば、０．６ＶオーダのＶＧＳで中反転領域（moderate inversion）でバイアスされ、且つ、０．５５ＶオーダのＶＴである。例示的な実施形態では、電源電圧ＶＤＤは、１．３Ｖであることができる。
トランジスタ３１５への入力信号がトランジスタ３４５への入力信号と同じ位相で提供される一方、トランジスタ３２０への入力信号がトランジスタ３５０への入力信号と同じ位相で提供されていることが、示された回路トポロジから理解されるであろう。この構成により、主経路及び補助経路によって生成されるＩＭ３結果物が差動出力で有利にキャンセルされ得ることが理解されるであろう。利得を不所望に低減し且つ変換器３００の雑音指数（ＮＦ）を増加させるだろう、所望信号のキャンセルを避けるために、バイアス電圧は、Ｉｍａｉｎ＞＞Ｉａｕｘのように選択されることができる。例示的な実施形態では、Ｉｍａｉｎは、１０＊Ｉａｕｘのオーダであることができる。
例示的な実施形態では、トランジスタ３２４及び３２６によって提供される電流Ｉａｕｘは、３次の非直線性成分のキャンセルの所望のレベルを達成するために、さらに調整されることができる。例えば、トランジスタ３２４及び３２６のバイアス電圧Ｖｂ２は、キャンセルの所望のレベルを達成するように調節されることができる。
代替の例示的な実施形態（図示せず）では、シングルエンド／差動変換器は、示されたｃａｓｃｏｍｐトランジスタ３４５及び３５０と共にクロス結合コンデンサ３１２及び３１４の適応的なバイアスを使用する必要はない。これらの特徴のいずれも、シングルエンド／差動変換を実行するために、他方とは別に実装されることができる。そのような代替の例示的な実施形態は、本開示の範囲内であることが企図される。
上述した技術に従って、広い周波数帯域（例えば、１００ＭＨｚ〜９００ＭＨｚ）のシングルエンド／差動変換を実行するための直線性の高い回路が、設計されることができる。
図４は、本開示の技術が実装され得る受信機４００の例示的な実施形態を図示している。図４は、説明のみを目的として示されており、受信機への本開示の適用に制限するものではないことに注意されたい。
図４では、低雑音増幅器（ＬＮＡ）４１０は、アンテナ（図示せず）からの無線周波数（ＲＦ）信号を受信する。ＬＮＡ４１０は、バンドパスフィルタ４２０にＲＦ信号の増幅されたバージョンを出力する。バンドパスフィルタ４２０の出力は、シングルエンド／差動変換器（Ｓ２Ｄ）４３０に結合されている。例示的な実施形態では、シングルエンド／差動変換器４３０は、本明細書中に先に開示した技術を使用して設計されることができる。シングルエンド／差動変換器４３０の差動出力は、該差動信号と周波数ｆＬ０を有する差動局部発振器信号とを混合する、混合器４４０に提供される。混合器４４０の入力は、シングルエンド／差動変換器４３０の出力に、低インピーダンスを提示することができる。混合器４４０の出力は、更なる処理のためのベースバンド出力信号を生成するために、ベースバンドフィルタ４５０に結合されている。混合器４４０及びベースバンドフィルタ４５０の出力は、用いられる特定のアーキテクチャに応じて、シングルエンドまたは差動であることができる。
図５は、本開示の技術が実装されることができる無線通信デバイス５００の設計のブロック図を図示している。図５は、例示トランシーバ設計を示している。一般に、送信機及び受信機の信号の調節は、増幅器、フィルタ、アップコンバータ、ダウンコンバータ、等々の何れか又は複数のステージで実施することができる。これらの回路ブロックは、図５に示す構成とは異なる形態で配置することができる。さらに、図５に示されていない他の回路ブロックもまた、送信機及び受信機における信号を調節するために使用されることができる。図５中の一部の回路ブロックは、省略されることもできる。
図５に示した設計では、無線デバイス５００は、トランシーバ５２０及びデータプロセッサ５１０を含む。データプロセッサ５１０は、データ及びプログラムコードを格納するためのメモリ（図示せず）を含むことができる。トランシーバ５２０は、双方向通信をサポートする送信機５３０及び受信機５５０を含む。一般に、無線デバイス５００は、任意の数の通信システム及び周波数帯域のための任意の数の送信機及び任意の数の受信機を含むことができる。トランシーバ５２０の全て又は一部は、一つ又は複数のアナログ集積回路（ＩＣ）、ＲＦ集積回路（ＲＦＩＣ）、ミックスド信号ＩＣ、等々上に実装されることができる。
送信機または受信機は、スーパーヘテロダインアーキテクチャまたはダイレクトコンバージョンアーキテクチャで実装されることができる。スーパーヘテロダインアーキテクチャでは、信号は、受信機の複数ステージにおいて無線周波数（ＲＦ）とベースバンド間で周波数変換されるものであり、例えば、一つのステージにおいてＲＦから中間周波数（ＩＦ）に周波数変換され、その後に、別のステージでＩＦからベースバンドに周波数変換される。ダイレクトコンバージョンアーキテクチャでは、信号は、一つのステージにおいてＲＦとベースバンド間で周波数変換される。スーパーヘテロダインアーキテクチャ及びダイレクトコンバージョンアーキテクチャは、異なる回路ブロックを使用する及び／または異なる要件を有することができる。図５に示した設計では、送信機５３０及び受信機５５０は、ダイレクトコンバージョンアーキテクチャで実装されている。
送信経路では、データプロセッサ５１０は、送信されるべきデータを処理して、送信機５３０にＩ及びＱアナログ出力信号を提供する。示した例示的な実施形態では、データプロセッサ５１０は、データプロセッサ５１０によって生成されたディジタル信号をＩアナログ出力信号及びＱアナログ出力信号に変換するためのディジタル／アナログ変換器（ＤＡＣ）を含む。
送信機５３０内で、ローパスフィルタ５３２ａ及び５３２ｂは、それぞれ、前段のディジタル／アナログ変換に起因する不所望の画像を削除するために、Ｉ及びＱアナログ出力信号をフィルタリングする。増幅器（Ａｍｐ）５３４ａ及び５３４ｂは、それぞれ、ローパスフィルタ５３２ａ及び５３２ｂからの信号を増幅して、Ｉ及びＱベースバンド信号を提供する。アップコンバータ５４０は、ＴＸ ＬＯ信号発生器５７０からのＩ及びＱ送信（ＴＸ）局部発振（ＬＯ）信号を用いて、Ｉ及びＱベースバンド信号をアップコンバートして、アップコンバート信号を提供する。フィルタ５４２は、受信周波数帯域内の雑音だけでなく、周波数アップコンバージョンに起因する不要画像を削除するために、アップコンバート信号をフィルタリングする。電力増幅器（ＰＡ）５４４は、所望の出力電力レベルを得るために、フィルタ５４２からの信号を増幅して、送信ＲＦ信号を提供する。送信ＲＦ信号は、デュプレクサ又はスイッチ５４６を経由してルーティングされ、アンテナ５４８を介して送信される。
受信経路では、アンテナ５４８は、基地局によって送信された信号を受信して、受信ＲＦ信号を提供するものであり、ここで、受信ＲＦ信号はデュプレクサ又はスイッチ５４６を経由してルーティングされて低雑音増幅器（ＬＮＡ）５５２に提供される。受信ＲＦ信号は、ＬＮＡ５５２によって増幅され、所望ＲＦ入力信号を取得するために、フィルタ５５４によってフィルタリングされる。所望ＲＦ入力信号は、ダウンコンバータ５６０に入力するために差動電圧に当該信号を変換する、シングルエンド／差動変換器５５５（Ｓ２Ｄ）に提供される。例示的な実施形態では、Ｓ２Ｄ５５５は、本開示の技術に従って設計されることができる。ダウンコンバータ５６０は、ＲＸ ＬＯ信号発生器５８０からのＩ及びＱ受信（ＲＸ）ＬＯ信号を用いてＲＦ入力信号をダウンコンバートして、Ｉ及びＱベースバンド信号を提供する。Ｉ及びＱベースバンド信号は、増幅器５６２ａ及び５６２ｂによって増幅され、データプロセッサ５１０に提供されるＩ及びＱアナログ入力信号を得るためにローパスフィルタ５６４ａ及び５６４ｂによってさらにフィルタリングされる。示した例示的な実施形態では、データプロセッサ５１０は、アナログ入力信号をデータプロセッサ５１０によってさらに処理されるべきディジタル信号に変換するためのアナログ／ディジタル変換器（ＡＤＣ）５１６ａ及び５１６ｂを含む。
ＴＸ ＬＯ信号発生器５９０は、周波数アップコンバージョンのために使用されるＩ及びＱ ＴＸ ＬＯ信号を生成する。ＸＲ ＬＯ信号発生器５８０は、周波数ダウンコンバージョンのために使用されるＩ及びＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を持つ周期信号である。ＰＬＬ５９２は、データプロセッサ５１０からタイミング情報を受信して、ＬＯ信号発生器５９０からのＴＸ ＬＯ信号の周波数及び／または位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ５８２は、データプロセッサ５１０からタイミング情報を受信して、ＬＯ信号発生器５８０からのＲＸ ＬＯ信号の周波数及び／または位相を調整するために使用される制御信号を生成する。
図６は、本開示による方法６００の例示的な実施形態を図示している。該方法は、説明のみを目的として示されており、本開示の範囲を限定するものではないことに注意されたい。
図６では、ブロック６１０で、シングルエンド電圧は、第１及び第２の入力トランジスタと第１及び第２のカスコードトランジスタとを備える主シングルエンド／差動変換器に結合される。例示的な実施形態では、第１の入力トランジスタのゲートはシングルエンド電圧に結合され、第２の入力トランジスタのゲートはＡＣ接地電圧に結合され、第１及び第２の入力トランジスタのソースは主電流によってバイアスされ、主シングルエンド／差動変換器は第１及び第２のカスコードトランジスタのドレインに結合された負荷素子を更に備え、且つ、カスコードトランジスタのドレインは差動出力電圧に結合されている。
ブロック６２０で、第２及び第１のカスコードトランジスタのドレイン電圧は、それぞれ、第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合されている。例示的な実施形態では、第１のｃａｓｃｏｍｐトランジスタのゲートはシングルエンド電圧に結合され、第２のｃａｓｃｏｍｐトランジスタのゲートはＡＣ接地電圧に結合され、且つ、ｃａｓｃｏｍｐトランジスタのソースは補助電流によってバイアスされている。
ブロック６３０で、第１の主電流源トランジスタによって生成された電流は、第１及び第２の入力トランジスタのソースに結合される。例示的な実施形態では、第１の主電流源トランジスタは、ＤＣ電圧によってバイアスされている。
ブロック６４０で、第２の主電流源トランジスタによって生成された電流は、第１及び第２の入力トランジスタのソースに結合される。例示的な実施形態では、第２の主電流源トランジスタは、ＤＣ電圧によってバイアスされている。
ブロック６５０で、第１の主電流源トランジスタのゲート電圧は、第１の結合コンデンサを使用して、第２の入力トランジスタのドレインに結合される。
ブロック６６０で、第２の主電流源トランジスタのゲート電圧は、第２の結合コンデンサを使用して、第１の入力トランジスタのドレインに結合される。
例えば、入力トランジスタ、カスコードトランジスタ及びｃａｓｃｏｍｐトランジスタのためにＮＭＯＳトランジスタが使用される本開示の例示的な実施形態が説明されたとはいえ、ＰＭＯＳトランジスタも、代替の例示的実施形態では、示された回路に対応する修正を加えて、容易に使用されることができる、ということが理解されるであろう。さらに、本開示の例示的な実施形態は、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）を参照して説明されたとはいえ、本開示の技術は、ＭＯＳＦＥＴベースの設計に限定される必要はなく、バイポーラ接合トランジスタ（ＢＪＴ）及び／または他の三端子相互コンダクタンスデバイスを使用して、代替の例示的な実施形態（図示せず）に容易に適用されることができる、ということを当業者は理解するであろう。例えば、例示的な実施形態（図示せず）では、示されたコンパレータの何れかが、ＭＯＳＦＥＴのゲート、ドレイン及びソースのために示されたようにそれぞれ結合されたＢＪＴのコレクタ、ベース及びエミッタを有するＭＯＳＦＥＴよりもむしろＢＪＴを利用することができる。または、ＢｉＣＭＯＳプロセスでは、ＣＭＯＳ及びバイポーラ構造／デバイスの両方の組み合わせは、回路性能を最大にするために使用されることができる。さらに、特に断りのない限り、本明細書及び特許請求の範囲において、用語「ドレイン」、「ゲート」及び「ソース」は、ＭＯＳＦＥＴに関連したこれらの用語の慣習的な意味だけでなく、その対応が回路設計の当業者に明らかであろうＢＪＴのような他の三端子相互コンダクタンスデバイスの対応するノードとの両方を包含することができる。
当業者であれば、情報及び信号が、様々な異なる技術や技法の何れかを使用して表され得ることを理解するであろう。例えば、上記の説明全体を通して参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または粒子、あるいはそれらの任意の組み合わせによって表されることができる。
当業者はさらに、様々な例示的な論理ブロック、モジュール、回路、及び本明細書に開示の実施形態と関連して説明されているアルゴリズムのステップが、電子ハードウェア、コンピュータソフトウェア、またはその両方の組み合わせとして実装され得る、ということを理解するであろう。このハードウェアとソフトウェアの互換性を明らかに示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路、及びステップが、それらの機能の面で一般的に上に記載されている。そのような機能がハードウェアとして実装されるか、ソフトウェアとして実装されるかは、システム全体に課せられた特定のアプリケーションと設計上の制約に依存している。当業者は、それぞれ特定のアプリケーション用に様々な方法で説明された機能を実装することができるが、そのような実装の決定は、本発明の例示的な実施形態の範囲からの逸脱を引き起こすと解釈されるべきではない。
本明細書に開示された実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウェアコンポーネント、または、本明細書に記載された機能を実行するように設計されたそれらの任意の組み合わせ、で実装または実行されることができる。汎用プロセッサは、マイクロプロセッサであることができるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であることができる。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと関連する一つまたは複数のマイクロプロセッサ、または、他のこのような構成の任意の組み合わせ、として実装されることができる。
本明細書に開示される実施形態と関連して記載された方法またはアルゴリズムのステップは、ハードウェアで直接、プロセッサによって実行されるソフトウェアモジュールで、またはそれら２つの組み合わせで、具現化されることができる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、リードオンリメモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または、当該技術分野で知られている記憶媒体の他の形態、中にあることができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読みだし、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替のものでは、記憶媒体は、プロセッサに不可欠であることができる。プロセッサ及び記憶媒体は、ＡＳＩＣ中にあっても良い。ＡＳＩＣは、ユーザ端末内にあっても良い。代替のものでは、プロセッサ及び記憶媒体は、別個のコンポーネントとしてユーザ端末内にあっても良い。
一つ以上の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組合せにおいて実現され得る。ソフトウェアにおいて実現された場合には、このような機能は、一つ以上の命令またはコードとしてコンピュータ可読媒体上に記憶され得るか、またはコンピュータ可読媒体上を伝送され得る。コンピュータ可読媒体は、１つの場所から他の場所へのコンピュータプログラムの移送を容易にするいかなる媒体も含むコンピュータ記憶媒体及び通信媒体の両者を含む。記憶媒体は、コンピュータによってアクセスされ得るいかなる利用可能な媒体であって良い。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、またはコンピュータによってアクセスされることができる命令またはデータ構造の形をした所望のプログラムコードを運搬するまたは記憶するために使用されることができる他の任意の媒体、を備えることができる。また、いかなる接続も適切にコンピュータ可読媒体と名付けられる。例えば、ソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者線（ＤＳＬ）、または赤外線、無線および／またはマイクロ波といった無線技術、を使用してウェブサイト、サーバまたは他の遠隔情報源から送信される場合には、これらの同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線および／またはマイクロ波といった無線技術、は媒体の定義に含まれる。本明細書で使用されるようなディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル・バーサタイル・ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク及びブルーレイディスクを含むものであり、ここで、diskは通常、データを磁気的に再生するが、discはデータをレーザによって光学的に再生する。上記のものの組合せもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
開示された例示的な実施形態の上記の説明は、本発明を成す又は使用する分野の可能ないかなる当業者にも提供される。それらの例示的な実施形態に対する種々の修正は、当業者には容易に明らかであるだろうし、本明細書中で定義された一般原理は、本発明の精神及び範囲から逸脱することなしに、他の実施形態に適用されることができる。従って、本発明は、上記実施形態に限定されるものではなく、本明細書中に開示された原理及び新規な特徴に矛盾しない最も広い範囲に与えられるべきものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
（１） 第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、
それぞれ、前記第１及び第２の入力トランジスタのドレインに結合された第１及び第２のカスコードトランジスタと、
前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、及び
第１及び第２のｃａｓｃｏｍｐトランジスタであって、第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイアスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、
を備える、シングルエンド／差動変換器を備える装置。
（２） 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、弱反転領域でバイアスされ、前記第１及び第２の入力トランジスタは、中反転領域でバイアスされる、（１）の装置。
（３） 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、０．４Ｖのゲート・ソース間電圧でバイアスされると共に０．５５Ｖの閾値電圧を有し、前記第１及び第２の入力トランジスタは、０．６Ｖのゲート・ソース間電圧でバイアスされると共に０．５５Ｖの閾値電圧を有する、（２）の装置。
（４） 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、結合コンデンサを使用して、シングルエンド電圧及びＡＣグランドに結合される、（１）の装置。
（５） 前記シングルエンド／差動変換器は、
第１の主電流源トランジスタであって、該第１の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第１の主電流源トランジスタがＤＣ電圧でバイアスされる、第１の主電流源トランジスタと、
第２の主電流源トランジスタであって、該第２の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第２の主電流源トランジスタがＤＣ電圧でバイアスされる、第２の主電流源トランジスタと、
前記第２の入力トランジスタのドレインに前記第１の主電流源トランジスタのゲートを結合する第１の結合コンデンサと、及び
前記第１の入力トランジスタのドレインに前記第２の主電流源トランジスタのゲートを結合する第２の結合コンデンサと、
をさらに備える、（１）の装置。
（６） 前記補助電流は、少なくとも一つの補助電流源トランジスタによって生成される、（１）の装置。
（７） 前記主電流は、前記補助電流よりも大きい、（１）の装置。
（８） 前記負荷素子は、前記カスコードトランジスタのドレインにコモンモード出力電圧を生成するような電圧を使用してバイアスされたトランジスタを備える、（１）の装置。
（９） 前記負荷素子は、抵抗を備える、（１）の装置。
（１０） 前記装置は、無線通信デバイスを備える、（１）の装置。
（１１） 第１及び第２の入力トランジスタと第１及び第２のカスコードトランジスタとを備える主シングルエンド／差動変換器にシングルエンド電圧を結合することであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタのソースが主電流によってバイアスされ、前記主シングルエンド／差動変換器が前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子をさらに備え、前記カスコードトランジスタのドレインが差動出力電圧に結合される、主シングルエンド／差動変換器にシングルエンド電圧を結合することと、及び
前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することであって、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタのソースが補助電流によってバイアスされる、前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することと、
を備える、方法。
（１２） 前記第１及び第２のｃａｓｃｏｍｐトランジスタを弱反転領域でバイアスすることと、及び、前記第１及び第２の入力トランジスタを中反転領域でバイアスすることと、をさらに備える、（１１）の方法。
（１３） ０．４Ｖのゲート・ソース間電圧で前記第１及び第２のｃａｓｃｏｍｐトランジスタをバイアスすることであって、前記第１及び第２のｃａｓｃｏｍｐトランジスタが０．５５Ｖの閾値電圧を有する、前記第１及び第２のｃａｓｃｏｍｐトランジスタをバイアスすることと、及び、０．６Ｖのゲート・ソース間電圧で前記第１及び第２の入力トランジスタをバイアスすることであって、前記第１及び第２の入力トランジスタが０．５５Ｖの閾値電圧を有する、前記第１及び第２の入力トランジスタをバイアスすることと、をさらに備える、（１２）の方法。
（１４） 前記第１及び第２のｃａｓｃｏｍｐトランジスタを、結合コンデンサを使用して、シングルエンド電圧及びＡＣグランドに結合することをさらに備える、（１１）の方法。
（１５） 前記第１及び第２の入力トランジスタのソースに、第１の主電流源トランジスタによって生成された電流を結合することであって、前記第１の主電流源トランジスタがＤＣ電圧でバイアスされる、第１の主電流源トランジスタによって生成された電流を結合することと、
前記第１及び第２の入力トランジスタのソースに、第２の主電流源トランジスタによって生成された電流を結合することであって、前記第２の主電流源トランジスタがＤＣ電圧でバイアスされる、第２の主電流源トランジスタによって生成された電流を結合することと、
第１の結合コンデンサを使用して、前記第２の入力トランジスタのドレインに前記第１の主電流源トランジスタのゲートを結合することと、及び
第２の結合コンデンサを使用して、前記第１の入力トランジスタのドレインに前記第２の主電流源トランジスタのゲートを結合することと、
をさらに備える、（１１）の方法。
（１６） 少なくとも一つの補助電流源トランジスタを使用して前記補助電流を生成することを備える、（１１）の方法。
（１７） 前記主電流は、前記補助電流よりも大きい、（１１）の方法。
（１８） 前記負荷素子は、前記カスコードトランジスタのドレインにコモンモード出力電圧を生成するような電圧を使用してバイアスされたトランジスタを備える、（１１）の方法。
（１９） 前記負荷素子は、抵抗を備える、（１１）の方法。
（２０） 主経路を使用して、シングルエンド電圧を差動電圧に変換するための手段と、及び
前記主経路によって生成された混近変調ひずみ結果物を、補助経路によって生成された混近変調ひずみ結果物で、キャンセルするための手段と、
を備える、シングルエンド／差動変換器を備える装置。
（２１） キャンセルするための前記手段は、前記主経路中のトランジスタに結合された補助経路のｃａｓｃｏｍｐトランジスタを備える、（２０）の装置。
（２２） 直線性シングルエンド／差動変換器を向上させるために、前記主経路に提供される電流を適応的にバイアスするための手段をさらに備える、（２０）の装置。
（２３） アナログＴＸ信号にディジタルＴＸ信号を変換するための少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）と、前記アナログＴＸ信号を増幅するための少なくとも１つのベースバンドＴＸ増幅器と、ＴＸ ＬＯ信号発生器と、前記ＴＸ ＬＯ信号発生器及び前記少なくとも１つのベースバンドＴＸ増幅器に結合されたアップコンバータと、前記アップコンバータの出力に結合されたＴＸフィルタと、前記ＴＸフィルタに結合された電力増幅器（ＰＡ）と、前記電力増幅器の出力に結合されたデュプレクサと、前記デュプレクサに結合された低雑音増幅器（ＬＮＡ）と、前記ＬＮＡに結合されたフィルタと、前記フィルタに結合されたシングルエンド／差動変換器と、ＲＸ ＬＯ信号発生器と、前記ＲＸ ＬＯ信号発生器及び前記シングルエンド／差動変換器の差動出力に結合されたダウンコンバータと、前記ダウンコンバータの出力に結合された少なくとも１つのローパスフィルタと、ディジタル信号に前記ローパスフィルタの出力を変換するための少なくとも１つのアナログ／ディジタル変換器（ＡＤＣ）と、を備える無線通信用デバイスであって、前記シングルエンド／差動変換器が、
第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、
前記第１及び第２の入力トランジスタのドレインにそれぞれ結合された第１及び第２のカスコードトランジスタと、
前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、及び
第１及び第２のｃａｓｃｏｍｐトランジスタであって、前記第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートがＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、
を備える、無線通信用デバイス。

Claims (18)

  1. 第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、
    それぞれ、前記第１及び第２の入力トランジスタのドレインに結合された第１及び第２のカスコードトランジスタと、
    前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、
    第１及び第２のｃａｓｃｏｍｐトランジスタであって、第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートが前記ＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイアスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、
    第１の主電流源トランジスタであって、該第１の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第１の主電流源トランジスタがＤＣ電圧でバイアスされる、第１の主電流源トランジスタと、
    第２の主電流源トランジスタであって、該第２の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第２の主電流源トランジスタがＤＣ電圧でバイアスされる、第２の主電流源トランジスタと、
    前記第２の入力トランジスタのドレインに前記第１の主電流源トランジスタのゲートを結合する第１の結合コンデンサと、及び
    前記第１の入力トランジスタのドレインに前記第２の主電流源トランジスタのゲートを結合する第２の結合コンデンサと、
    を備える、シングルエンド／差動変換器を備える装置。
  2. 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、弱反転領域でバイアスされ、前記第１及び第２の入力トランジスタは、中反転領域でバイアスされる、請求項１の装置。
  3. 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、０．４Ｖのゲート・ソース間電圧でバイアスされると共に０．５５Ｖの閾値電圧を有し、前記第１及び第２の入力トランジスタは、０．６Ｖのゲート・ソース間電圧でバイアスされると共に０．５５Ｖの閾値電圧を有する、請求項２の装置。
  4. 前記第１及び第２のｃａｓｃｏｍｐトランジスタは、結合コンデンサを使用して、シングルエンド電圧及びＡＣグランドに結合される、請求項１の装置。
  5. 前記補助電流は、少なくとも一つの補助電流源トランジスタによって生成される、請求項１の装置。
  6. 前記主電流は、前記補助電流よりも大きい、請求項１の装置。
  7. 前記負荷素子は、前記カスコードトランジスタのドレインにコモンモード出力電圧を生成するような電圧を使用してバイアスされたトランジスタを備える、請求項１の装置。
  8. 前記負荷素子は、抵抗を備える、請求項１の装置。
  9. 前記装置は、無線通信デバイスを備える、請求項１の装置。
  10. 第１及び第２の入力トランジスタと第１及び第２のカスコードトランジスタとを備える主シングルエンド／差動変換器にシングルエンド電圧を結合することであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタのソースが主電流によってバイアスされ、前記主シングルエンド／差動変換器が前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子をさらに備え、前記カスコードトランジスタのドレインが差動出力電圧に結合される、主シングルエンド／差動変換器にシングルエンド電圧を結合することと、
    前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することであって、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートが前記ＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタのソースが補助電流によってバイアスされる、前記第２及び第１のカスコードトランジスタのドレイン電圧をそれぞれ第１及び第２のｃａｓｃｏｍｐトランジスタのドレインに結合することと、
    前記第１及び第２の入力トランジスタのソースに、第１の主電流源トランジスタによって生成された電流を結合することであって、前記第１の主電流源トランジスタがＤＣ電圧でバイアスされる、第１の主電流源トランジスタによって生成された電流を結合することと、
    前記第１及び第２の入力トランジスタのソースに、第２の主電流源トランジスタによって生成された電流を結合することであって、前記第２の主電流源トランジスタがＤＣ電圧でバイアスされる、第２の主電流源トランジスタによって生成された電流を結合することと、
    第１の結合コンデンサを使用して、前記第２の入力トランジスタのドレインに前記第１の主電流源トランジスタのゲートを結合することと、及び
    第２の結合コンデンサを使用して、前記第１の入力トランジスタのドレインに前記第２の主電流源トランジスタのゲートを結合することと、
    を備える、方法。
  11. 前記第１及び第２のｃａｓｃｏｍｐトランジスタを弱反転領域でバイアスすることと、及び、前記第１及び第２の入力トランジスタを中反転領域でバイアスすることと、をさらに備える、請求項１０の方法。
  12. ０．４Ｖのゲート・ソース間電圧で前記第１及び第２のｃａｓｃｏｍｐトランジスタをバイアスすることであって、前記第１及び第２のｃａｓｃｏｍｐトランジスタが０．５５Ｖの閾値電圧を有する、前記第１及び第２のｃａｓｃｏｍｐトランジスタをバイアスすることと、及び、０．６Ｖのゲート・ソース間電圧で前記第１及び第２の入力トランジスタをバイアスすることであって、前記第１及び第２の入力トランジスタが０．５５Ｖの閾値電圧を有する、前記第１及び第２の入力トランジスタをバイアスすることと、をさらに備える、請求項１１の方法。
  13. 前記第１及び第２のｃａｓｃｏｍｐトランジスタを、結合コンデンサを使用して、シングルエンド電圧及びＡＣグランドに結合することをさらに備える、請求項１０の方法。
  14. 少なくとも一つの補助電流源トランジスタを使用して前記補助電流を生成することを備える、請求項１０の方法。
  15. 前記主電流は、前記補助電流よりも大きい、請求項１０の方法。
  16. 前記負荷素子は、前記カスコードトランジスタのドレインにコモンモード出力電圧を生成するような電圧を使用してバイアスされたトランジスタを備える、請求項１０の方法。
  17. 前記負荷素子は、抵抗を備える、請求項１０の方法。
  18. アナログＴＸ信号にディジタルＴＸ信号を変換するための少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）と、前記アナログＴＸ信号を増幅するための少なくとも１つのベースバンドＴＸ増幅器と、ＴＸ ＬＯ信号発生器と、前記ＴＸ ＬＯ信号発生器及び前記少なくとも１つのベースバンドＴＸ増幅器に結合されたアップコンバータと、前記アップコンバータの出力に結合されたＴＸフィルタと、前記ＴＸフィルタに結合された電力増幅器（ＰＡ）と、前記電力増幅器の出力に結合されたデュプレクサと、前記デュプレクサに結合された低雑音増幅器（ＬＮＡ）と、前記ＬＮＡに結合されたフィルタと、前記フィルタに結合されたシングルエンド／差動変換器と、ＲＸ ＬＯ信号発生器と、前記ＲＸ ＬＯ信号発生器及び前記シングルエンド／差動変換器の差動出力に結合されたダウンコンバータと、前記ダウンコンバータの出力に結合された少なくとも１つのローパスフィルタと、ディジタル信号に前記ローパスフィルタの出力を変換するための少なくとも１つのアナログ／ディジタル変換器（ＡＤＣ）と、を備える無線通信用デバイスであって、前記シングルエンド／差動変換器が、
    第１及び第２の入力トランジスタであって、前記第１の入力トランジスタのゲートがシングルエンド電圧に結合され、前記第２の入力トランジスタのゲートがＡＣ接地電圧に結合され、前記第１及び第２の入力トランジスタが主電流によってバイアスされる、第１及び第２の入力トランジスタと、
    前記第１及び第２の入力トランジスタのドレインにそれぞれ結合された第１及び第２のカスコードトランジスタと、
    前記第１及び第２のカスコードトランジスタのドレインに結合された負荷素子であって、前記カスコードトランジスタのドレインが差動出力電圧に結合される、負荷素子と、
    第１及び第２のｃａｓｃｏｍｐトランジスタであって、前記第１及び第２のｃａｓｃｏｍｐトランジスタのドレインがそれぞれ前記第２及び第１のカスコードトランジスタのドレインに結合され、前記第１のｃａｓｃｏｍｐトランジスタのゲートが前記シングルエンド電圧に結合され、前記第２のｃａｓｃｏｍｐトランジスタのゲートが前記ＡＣ接地電圧に結合され、前記ｃａｓｃｏｍｐトランジスタが補助電流によってバイスされる、第１及び第２のｃａｓｃｏｍｐトランジスタと、
    第１の主電流源トランジスタであって、該第１の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第１の主電流源トランジスタがＤＣ電圧でバイアスされる、第１の主電流源トランジスタと、
    第２の主電流源トランジスタであって、該第２の主電流源トランジスタのドレインが前記第１及び第２の入力トランジスタのソースに結合され、該第２の主電流源トランジスタがＤＣ電圧でバイアスされる、第２の主電流源トランジスタと、
    前記第２の入力トランジスタのドレインに前記第１の主電流源トランジスタのゲートを結合する第１の結合コンデンサと、及び
    前記第１の入力トランジスタのドレインに前記第２の主電流源トランジスタのゲートを結合する第２の結合コンデンサと、
    を備える、無線通信用デバイス。
JP2012517832A 2009-06-27 2010-06-28 Ｒｆシングルエンド／差動変換器 Expired - Fee Related JP5485386B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22104809P 2009-06-27 2009-06-27
US61/221,048 2009-06-27
US12/606,003 2009-10-26
US12/606,003 US8421541B2 (en) 2009-06-27 2009-10-26 RF single-ended to differential converter
PCT/US2010/040246 WO2010151889A2 (en) 2009-06-27 2010-06-28 Rf single-ended to differential converter

Publications (2)

Publication Number Publication Date
JP2012531836A JP2012531836A (ja) 2012-12-10
JP5485386B2 true JP5485386B2 (ja) 2014-05-07

Family

ID=43380625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012517832A Expired - Fee Related JP5485386B2 (ja) 2009-06-27 2010-06-28 Ｒｆシングルエンド／差動変換器

Country Status (6)

Country Link
US (1) US8421541B2 (ja)
EP (1) EP2446531B1 (ja)
JP (1) JP5485386B2 (ja)
CN (1) CN102460959B (ja)
TW (1) TW201126899A (ja)
WO (1) WO2010151889A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441461B (zh) * 2011-05-20 2014-06-11 Sunplus Technology Co Ltd 具可適應性濾波器的通用接收裝置
CN102811067A (zh) * 2011-06-02 2012-12-05 凌阳科技股份有限公司 具可适应性滤波器的通用接收装置
KR101821820B1 (ko) * 2011-11-09 2018-03-08 삼성전자주식회사 다채널 접촉 센싱 장치
KR101873754B1 (ko) * 2011-11-25 2018-07-04 한국전자통신연구원 고주파 수신기
US9030262B2 (en) 2012-04-03 2015-05-12 Samsung Electronics Co., Ltd. Input receiver circuit having single-to-differential amplifier, and semiconductor device including the same
US9588533B2 (en) * 2012-07-31 2017-03-07 Entropic Communications, Llc High unity gain bandwidth voltage regulation for integrated circuits
US9130517B2 (en) 2012-10-05 2015-09-08 Qualcomm Incorporated Systems and methods of harmonic extraction and rejection
US9124246B2 (en) 2013-09-25 2015-09-01 Qualcomm Incorporated Baseband processing circuitry
US10128879B2 (en) * 2014-03-31 2018-11-13 Intel IP Corporation Enhanced receive sensitivity for concurrent communications
KR101609692B1 (ko) 2014-07-23 2016-04-08 한국항공대학교산학협력단 저잡음 증폭기
US9384371B2 (en) 2014-10-28 2016-07-05 King Fahd University Of Petroleum And Minerals Compact CMOS current-mode analog multifunction circuit
US9503053B1 (en) 2015-05-13 2016-11-22 Qualcomm Incorporated Active balun for wideband applications
CN106374924B (zh) 2015-07-22 2021-05-25 三星电子株式会社 使用模数转换器执行共模电压补偿的半导体器件
US9584073B1 (en) * 2015-10-07 2017-02-28 GM Global Technology Operations LLC Internally matched active single-to-differential RF converter
EP3258597B1 (en) * 2016-06-13 2020-07-29 Intel IP Corporation Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying
US10110223B2 (en) * 2016-07-06 2018-10-23 Via Alliance Semiconductor Co., Ltd. Single ended-to-differential converter
JP2019122001A (ja) * 2018-01-11 2019-07-22 株式会社東芝 回路、受信回路、光受信器、光伝送システム、およびアクティブ光ケーブル
TWI690131B (zh) * 2018-04-26 2020-04-01 國立暨南國際大學 射頻/直流轉換器
US10530618B1 (en) 2018-09-26 2020-01-07 Qualcomm Incorporated Single-ended to differential signal conversion of analog signals
US11646700B2 (en) * 2021-06-21 2023-05-09 Texas Instruments Incorporated Amplifiers with feedforward cancellation
US11863205B2 (en) 2021-11-30 2024-01-02 Analog Devices International Unlimited Company Adaptive bias techniques for amplifiers in sigma delta modulators

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146844A (en) * 1977-10-31 1979-03-27 Tektronix, Inc. Feed-forward amplifier
US4528517A (en) * 1983-02-07 1985-07-09 Tektronix, Inc. Overdrive thermal distortion compensation for a Quinn cascomp amplifier
US5250911A (en) * 1992-04-20 1993-10-05 Hughes Aircraft Company Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent
US6525609B1 (en) 1998-11-12 2003-02-25 Broadcom Corporation Large gain range, high linearity, low noise MOS VGA
US7696823B2 (en) 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6566961B2 (en) 2001-03-30 2003-05-20 Institute Of Microelectronics Wide-band single-ended to differential converter in CMOS technology
US6853838B2 (en) 2001-05-14 2005-02-08 National Semiconductor Corporation Biasing circuit for degenerated differential pair
WO2002103898A1 (en) 2001-06-14 2002-12-27 Nurlogic Design, Inc. Method and apparatus for voltage clamping in feedback amplifiers using resistors
US6794938B2 (en) 2002-03-19 2004-09-21 The University Of North Carolina At Charlotte Method and apparatus for cancellation of third order intermodulation distortion and other nonlinearities
US7355479B2 (en) 2003-03-28 2008-04-08 Nxp B.V. Neutralization of feedback capacitance in amplifiers
US6992519B2 (en) 2004-02-11 2006-01-31 Nokia Corporation Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits
US7071779B2 (en) * 2004-06-17 2006-07-04 Winbond Electronics, Corp. Monolithic CMOS differential LNA with enhanced linearity
JP2006129416A (ja) * 2004-09-28 2006-05-18 Sharp Corp 電圧−電流変換回路、それを用いた増幅器、ミキサ回路および携帯機器
JP4141433B2 (ja) * 2004-11-29 2008-08-27 株式会社シンセシス 差動増幅回路
US7459974B2 (en) 2004-12-16 2008-12-02 Anadigics, Inc. System and method for distortion cancellation in amplifiers
KR100729342B1 (ko) 2005-02-17 2007-06-15 삼성전자주식회사 ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기
JP4935003B2 (ja) * 2005-06-30 2012-05-23 アイコム株式会社 可変利得増幅器及び差動増幅器
DE102005062767A1 (de) 2005-12-28 2007-07-12 Atmel Germany Gmbh Kaskoden-Differenzverstärker und Differenzverstärker
TWI335128B (en) * 2006-03-01 2010-12-21 Princeton Technology Corp Single-end input to differential-ends output low noise amplifier
JP2008061126A (ja) * 2006-09-01 2008-03-13 Sharp Corp 増幅回路
US7538618B2 (en) 2006-12-05 2009-05-26 Electronics And Telecommunications Research Institute Wideband active balun circuit based on differential amplifier
US8086207B2 (en) 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
US7671686B2 (en) * 2007-10-24 2010-03-02 Industrial Technology Research Institute Low noise amplifier
US7944298B2 (en) * 2007-12-18 2011-05-17 Qualcomm, Incorporated Low noise and low input capacitance differential MDS LNA
KR100956000B1 (ko) 2008-02-29 2010-05-04 성균관대학교산학협력단 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기

Also Published As

Publication number Publication date
CN102460959A (zh) 2012-05-16
WO2010151889A2 (en) 2010-12-29
CN102460959B (zh) 2014-08-27
EP2446531A2 (en) 2012-05-02
TW201126899A (en) 2011-08-01
JP2012531836A (ja) 2012-12-10
US8421541B2 (en) 2013-04-16
WO2010151889A3 (en) 2011-06-16
EP2446531B1 (en) 2014-07-16
US20100329158A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
JP5485386B2 (ja) Ｒｆシングルエンド／差動変換器
KR101307710B1 (ko) 다중 이득 모드를 지원하는 증폭기
US7902923B2 (en) Common-gate common-source amplifier
KR101237565B1 (ko) 개선된 선형성을 갖는 증폭기
US8310312B2 (en) Amplifiers with improved linearity and noise performance
US20100156532A1 (en) Class ab amplifier with resistive level-shifting circuitry
KR101248346B1 (ko) 믹서 아키텍처
US8013651B2 (en) Signal converter for wireless communication and receiving device using the same
US9130622B2 (en) Apparatus and method for low voltage radio transmission
US10790805B2 (en) Impedance converter to achieve negative capacitance and/or negative inductance for radio frequency front end matching
Ghosh et al. A low-power receiver down-converter with high dynamic range performance

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130808

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130912

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5485386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees