KR101203440B1 - 계단형 이득 믹서 - Google Patents

계단형 이득 믹서 Download PDF

Info

Publication number
KR101203440B1
KR101203440B1 KR1020107023466A KR20107023466A KR101203440B1 KR 101203440 B1 KR101203440 B1 KR 101203440B1 KR 1020107023466 A KR1020107023466 A KR 1020107023466A KR 20107023466 A KR20107023466 A KR 20107023466A KR 101203440 B1 KR101203440 B1 KR 101203440B1
Authority
KR
South Korea
Prior art keywords
transistor
gain
mixer
switch
lead
Prior art date
Application number
KR1020107023466A
Other languages
English (en)
Other versions
KR20100136515A (ko
Inventor
신웨이 왕
샹동 장
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40736645&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101203440(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20100136515A publication Critical patent/KR20100136515A/ko
Application granted granted Critical
Publication of KR101203440B1 publication Critical patent/KR101203440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Circuits Of Receivers In General (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transceivers (AREA)

Abstract

증폭된 계단형 이득 믹서부는 다수의 이득 상태를 이용하여 선형성을 개선함으로써 수신기의 신호-대-잡음비를 개선한다. 이 믹서부는 증폭기, 스위치 및 2 개의 트랜지스터를 포함한다. 증폭기 출력은 2 개의 트랜지스터의 소스에 커플링된다. 발진 신호가 트랜지스터 게이트 상에 존재한다. 트랜지스터 드레인은 스위치가 폐쇄되는 경우에 스위치를 통하여 서로에 커플링된다. 믹서부는 2 개의 모드에서 동작한다. 1/2 모드에서, 믹서부 출력 전류는 스위치가 개방되기 때문에 제 1 트랜지스터를 통해서만 흐르며 제 2 트랜지스터를 통해서는 흐르지 않는다. 2/2 모드에서, 믹서부 출력 전류는 양자의 트랜지스터를 통하여 흐른다. 믹서부는 스위칭 신호가 어써트되는 경우에 스위치가 폐쇄되도록 구성된다. 스위칭 신호는 믹서 제어 레지스터의 비트가 기입되는 경우에 어써트된다.

Description

계단형 이득 믹서{STEPPED GAIN MIXER}
본 개시물은 일반적으로 무선 통신 디바이스에 관한 것으로, 더 상세하게는 계단형 이득 제어를 제공하는 수신기 전단 내의 믹서에 관한 것이다.
무선 통신 시스템용의 수신기는 통상적으로 인입 신호를 프리 (pre)-증폭시키고 그 인입 신호를 적절한 중간 주파수 (IF) 또는 기저대역 주파수로 다운변환하기 위해 저잡음 증폭기 (LNA) 와 이중-평형 믹서 (double-balanced mixer) 를 이 순서대로 요구한다. 통상의 수신기는 약 20dB 이하의 신호-대-잡음비 (SNR) 를 갖는다. 신호-대-잡음비는 통신 시스템이 송신할 수 있는 데이터 스루풋에 대해 개략적인 제한을 부과한다. 예를 들어, 약 20dB 의 신호-대-잡음비를 가진 IEEE 802.11g 표준에 따르는 시스템은 약 25MB/초보다 훨씬 많은 데이터를 송신할 수 없다. 직교 주파수 분할 멀티플렉싱 (OFDM) 에 기초하고, 코드 분할 다중 액세스 (CDMA) 또는 시분할 다중 액세스 (TDMA) 에 기초하는 기존의 시스템으로 달성가능한 것보다 더 높은 데이터 레이트로 송신되는 것을 허용하는 보다 새로운 무선 통신 시스템이 개발되고 있다.
OFDM 은 가드 대역을 제거하고 캐리어 서브-채널들이 실제로 오버랩될 때까지 그 캐리어 서브-채널들을 함께 밀접하게 배치함으로써 더 높은 스펙트럼 효율을 달성한다. 캐리어 서브-채널의 주파수는 직교 (수학적 의미에서 수직) 이며 각 서브-채널의 스펙트럼이 다른 서브-채널과 간섭 없이 오버랩하는 것을 허용한다. 고속 푸리에 변환 (FFT) 칩의 상업적 이용가능성이 각 서브-채널 신호를 복조하는 것을 실현가능하게 하였다. 또한, 데이터 스루풋을 더욱 더 증가시키기 위해 쿼드러처 (quadrature) 진폭 변조가 통상적으로 이용된다. OFDM 에 기초한 이들 보다 새로운 시스템은 3GPP LTE (Long-Term Evolution), EV-DO (Evolution-Data Optimized) 리비전 (Revision) C 로도 알려진 UMB (Ultra Mobile Broadband), WiFi (IEEE 802.11a/g), WiMax (IEEE 802.16) 및 DVB (Digital Video Broadcasting) 와 같은 통신 표준 하에서 동작한다.
그러나, 이들 보다 새로운 OFDM 통신 시스템의 동작은 수신기가 기존의 무선 통신 시스템의 신호-대-잡음비보다 더 높은 신호-대-잡음비를 달성하는 능력에 의존한다. 또한, 단 하나의 특정 신호 레벨에서 높은 신호-대-잡음비를 갖는 것에 더하여, OFDM 시스템용의 수신기는 또한 큰 이득 제어 범위에 걸쳐 높은 신호-대-잡음비를 유지해야 한다. 예를 들어, 적어도 35dB 의 이득 범위에 걸쳐 높은 신호-대-잡음비를 유지하는 것이 바람직하다. 신호-대-잡음비는 수신기가 단지 몇몇의 큰 이득 스텝을 갖는 큰 이득 범위에 걸쳐 지그-재그인 경향이 있다. 따라서, 다수의 미세한 이득 스텝을 가진 수신기가 큰 이득 범위에 걸쳐 일관되게 높고 평활한 신호-대-잡음비를 달성하는데 이용될 수 있다.
수신기 전단, 특히 핸드헬드 무선 디바이스에서의 수신기에 대한 설계에서 전력 소모가 또한 중요한 고려사항이다. 수신기 전단에서는, 패시브 믹서를 이용하고 직렬-구성된 저잡음 증폭기 (LNA) 를 회피함으로써 전력 소모가 저감될 수 있다. 따라서, 적어도 35dB 의 이득 범위에 걸쳐 적어도 30dB 의 평활한 신호-대-잡음비를 달성할 수 있지만 이 신호-대-잡음비를 직렬 구성된 저잡음 증폭기를 이용하지 않고 단지 패시브 믹서만을 이용하여 유지하는 수신기에 대한 설계가 추구된다.
개요
수신기는 종래의 믹서로 달성가능한 것보다 더 높은 신호-대-잡음비 (SNR) 를 제공하기 위해 신규의 증폭된 계단형 이득 믹서부를 이용한다. 증폭된 계단형 이득 믹서부는 저잡음 증폭기 및 계단형 이득 믹서를 포함한다. 수신기의 SNR 은 증폭된 계단형 이득 믹서부의 이득이 넓은 전력 범위에 걸쳐 변함에 따라 평활하게 천이된다. 증폭된 계단형 이득 믹서부는 다수의 이득 상태를 이용하여 넓은 동적 범위에 걸쳐 수신기의 선형성을 개선함으로써 수신기의 SNR 을 개선한다. 보다 큰 이득 제어 범위에 보다 미세한 이득 스텝을 제공하는 한가지 이점은 SNR 을 개선하는 것이지만, 다른 이점들도 있다. 예를 들어, 보다 큰 이득 제어 범위는 이득을 낮춰 포화를 방지함으로써 재머 간섭의 존재 하에서 수신기로 하여금 신호를 수신할 수 있게 한다.
일 실시형태에서, 계단형 이득 믹서 각각은 4 개의 이득 모드에서 동작한다. 4 개의 믹서 이득 모드를 3 개의 증폭기 이득 모드 각각에 적용함으로써 12 개의 이득 상태가 달성된다. 각각의 증폭기 이득 모드에서 믹서 이득 모드를 낮추는 능력은 수신기로 하여금 수신 체인의 포화를 방지하여 SNR 의 열화를 방지할 수 있게 한다. 수신기는 직교 주파수 분할 멀티플렉싱 (OFDM) 에 기초하는 무선 통신 시스템에 대해 IQ 복조를 수행한다. 수신기는 인-페이즈 (phase) (I-페이즈) 기저대역 신호 및 쿼드러처 (Q-페이즈) 기저대역 신호를 생성하는 차동 시스템이다. 2 개의 계단형 이득 믹서 각각은 저잡음 증폭기로부터 0-도 (플러스) 페이즈 및 180-도 (마이너스) 페이즈 증폭된 무선 주파수 (RF) 신호의 형태로 차동 신호를 수신한다. I-페이즈 국부 발진기 (LO) 신호 및 Q-페이즈 LO 신호는 서로 90 도 만큼 시프트된다. I-페이즈 LO 신호 및 Q-페이즈 LO 신호 각각은 0-도 (플러스) 페이즈는 물론 180-도 (마이너스) 페이즈에서 상이하게 생성된다. I-페이즈 LO 신호는 계단형 이득 믹서 중 하나의 계단형 이득 믹서에 제공되고, Q-페이즈 LO 신호는 다른 계단형 이득 믹서에 제공된다. 계단형 이득 믹서 중 하나의 계단형 이득 믹서는 증폭된 RF 신호를 다운변환하고 I-페이즈 기저대역 신호를 생성하며, 다른 계단형 이득 믹서는 증폭된 RF 신호를 다운변환하고 Q-페이즈 기저대역 신호를 생성한다.
일 실시형태에서, 수신기는 RF 트랜시버 집적 회로 (IC) 및 디지털 기저대역 IC 를 포함한다. RF 트랜시버 IC 는 증폭된 계단형 이득 믹서부 및 계단형 이득 믹서를 제어하는 믹서 제어 레지스터를 포함한다. 디지털 기저대역 IC 는 SPI 직렬 버스를 가로질러, 믹서 제어 레지스터를 통하여, 계단형 이득 믹서로 믹서 제어 정보를 통신한다. 다른 실시형태에서, 아날로그 및 디지털 기능 양자는 SOC (system on a chip) 로 불리는 단일 집적 회로 상에서 수행된다. SOC 는 수신기 전단, 수신기 기저대역 프로세싱 블록 및 디지털 제어 블록을 포함한다. 디지털 제어 블록은 계단형 이득 믹서를 포함하는, 수신기 동작을 제어한다.
다른 실시형태에서, 계단형 이득 믹서부는 증폭기, 스위치 및 제 1 및 제 2 트랜지스터를 포함한다. 발진 신호가 제 1 및 제 2 트랜지스터의 게이트 상에 존재한다. 일 양태에서, 발진 신호는 주파수 합성기에 의해 생성된다. 발진 신호는 또한 외부 수정, 외부 클록 또는 내부 RF 또는 링 발진기에 의해 생성될 수도 있다. 증폭기의 입력 리드는 안테나에 커플링되며, 증폭기의 출력 리드는 제 1 트랜지스터의 소스 리드 및 제 2 트랜지스터의 소스 리드에 커플링된다. 제 1 트랜지스터의 드레인 리드는 스위치가 폐쇄되는 경우 스위치를 통하여 제 2 트랜지스터의 드레인 리드에 커플링된다. 계단형 이득 믹서부는 1/2 모드 및 2/2 모드에서 동작한다. 1/2 모드에서, 계단형 이득 믹서부로부터의 출력 전류는 단지 제 1 트랜지스터를 통해서만 흐른다. 1/2 모드에서는 스위치가 개방되기 때문에 제 2 트랜지스터를 통해서는 출력 전류가 흐르지 않는다. 2/2 모드에서, 계단형 이득 믹서부로부터의 출력 전류는 제 1 트랜지스터와 제 2 트랜지스터 양자를 통해 흐른다. 계단형 이득 믹서부는 스위칭 신호가 어써트 (assert) 되는 경우 스위치가 폐쇄되도록 구성된다. 일 양태에서, 스위칭 신호는 디지털 1 이 믹서 제어 레지스터의 비트에 기입되는 경우에 어써트된다.
또 다른 실시형태에서, 계단형 이득 믹서는 제 1 모드 및 제 2 모드에서 동작한다. 계단형 이득 믹서는 8 개의 트랜지스터 및 3 개의 스위치를 갖는다. 제 1 모드에서, 제 1 스위치 및 제 2 스위치는 폐쇄되고, 제 3 스위치는 개방된다. 제 2 모드에서, 제 1 스위치 및 제 2 스위치는 개방되고, 제 3 스위치는 폐쇄된다.
플러스 페이즈의 차동 무선 주파수 입력 신호는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터의 각 소스 리드 상에 존재한다. 마이너스 페이즈의 차동 무선 주파수 입력 신호는 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터 및 제 8 트랜지스터의 각 소스 리드 상에 존재한다. 마이너스 페이즈의 발진기 신호는 제 1 트랜지스터, 제 2 트랜지스터, 제 5 트랜지스터 및 제 6 트랜지스터의 게이트 리드 상에 존재하며, 플러스 페이즈의 발진기 신호는 제 3 트랜지스터, 제 4 트랜지스터, 제 7 트랜지스터 및 제 8 트랜지스터의 게이트 리드 상에 존재한다. 플러스 페이즈의 차동 기저대역 출력 전류는 제 1 트랜지스터의 드레인 리드 상에 존재하며, 마이너스 페이즈의 차동 기저대역 출력 전류는 제 5 트랜지스터의 드레인 리드 상에 존재한다. 제 1 모드에서의 차동 기저대역 출력 전류의 크기는 제 2 모드에서의 차동 기저대역 출력 전류의 크기보다 더 크다.
제 3 트랜지스터의 드레인 리드는 제 6 트랜지스터의 드레인 리드에 커플링되고; 제 4 트랜지스터의 드레인 리드는 제 5 트랜지스터의 드레인 리드에 커플링되고; 제 7 트랜지스터의 드레인 리드는 제 2 트랜지스터의 드레인 리드에 커플링되며; 제 8 트랜지스터의 드레인 리드는 제 1 트랜지스터의 드레인 리드에 커플링된다. 제 1 스위치는 제 2 트랜지스터의 드레인 리드에 커플링된다. 제 2 트랜지스터의 드레인 리드는 제 1 모드에서 제 1 스위치가 폐쇄되는 경우 제 1 스위치를 통하여 제 1 트랜지스터의 드레인 리드에 커플링된다. 제 2 스위치는 제 6 트랜지스터의 드레인 리드에 커플링된다. 제 6 트랜지스터의 드레인 리드는 제 1 모드에서 제 2 스위치가 폐쇄되는 경우 제 2 스위치를 통하여 제 5 트랜지스터의 드레인 리드에 커플링된다. 제 2 트랜지스터의 드레인 리드는 제 2 모드에서 제 3 스위치가 폐쇄되는 경우 제 3 스위치를 통하여 제 6 트랜지스터의 드레인 리드에 커플링된다. 제 2 모드에서, 전류는 제 2 트랜지스터의 드레인 리드로부터, 제 3 스위치를 통하여 제 6 트랜지스터의 드레인 리드로 루프한다.
또 다른 실시형태에서, 무선 주파수 입력 신호가 제 1 트랜지스터 및 제 2 트랜지스터의 소스 리드 상에서 수신된다. 발진기 신호가 제 1 트랜지스터 및 제 2 트랜지스터의 게이트 리드 상에서 수신된다. 제 1 트랜지스터도 제 2 트랜지스터도 바이어싱 전류를 수신하지 않는다. 기저대역 신호가 제 1 트랜지스터의 드레인 리드로부터 출력된다. 기저대역 신호의 전류의 크기는 제 1 트랜지스터의 드레인 리드를 제 2 트랜지스터의 드레인 리드에 커플링함으로써 증가된다. 제 1 트랜지스터의 드레인 리드는 제 1 트랜지스터의 드레인 리드와 제 2 트랜지스터의 드레인 리드 양자에 커플링되는 스위치를 폐쇄함으로써 제 2 트랜지스터의 드레인 리드에 커플링된다. 스위치는 믹서 제어 레지스터의 비트가 기입되고 스위칭 신호가 어써트되는 경우에 폐쇄된다.
또 다른 실시형태에서, 회로는 2 개의 트랜지스터를 포함한다. 2 개의 트랜지스터 중 어느 것도 바이어싱 전류를 수신하지 않는다. 증폭된 무선 주파수 신호가 제 1 트랜지스터의 제 1 리드 및 제 2 트랜지스터의 제 1 리드 상에 존재한다. 발진 신호가 제 1 트랜지스터 및 제 2 트랜지스터의 게이트 리드 상에 존재한다. 기저대역 신호가 제 1 트랜지스터의 제 2 리드 상에 존재한다. 회로는 또한 제 1 트랜지스터의 제 2 리드를 제 2 트랜지스터의 제 2 리드에 커플링함으로써 기저대역 신호의 전류의 크기를 제어하는 수단을 포함한다. 기저대역 신호의 전류의 크기는 제 1 트랜지스터의 제 2 리드가 상기 기저대역 신호의 전류의 크기를 제어하는 수단에 포함되는 스위치를 폐쇄함으로써 제 2 트랜지스터의 제 2 리드에 커플링되는 경우에 증가한다. 기저대역 신호의 전류의 크기는 상기 기저대역 신호의 전류의 크기를 제어하는 수단에 포함되는 레지스터의 비트에 기입하는 것에 응답하여 증가한다.
전술한 것은 개요이므로 필요에 의해 상세의 간략화, 일반화 및 생략을 포함하며; 그 결과, 당업자는 상기 개요가 단지 예시이며 어떤 방식으로도 제한하는 것을 뜻하지 않는다는 것을 알 것이다. 본원에 설명된 디바이스 및/또는 프로세스의 다른 양태, 발명적 특징 및 이점은 오직 특허청구항에 의해서만 정의되는 바와 같이 본원에 기술된 비제한적인 상세한 설명에서 명백해질 것이다.
동일한 번호는 다양한 실시형태의 첨부 도면에서 동일한 컴포넌트를 나타낸다.
도 1 은 종래의 믹서로 달성가능한 것보다 더 큰 이득 제어 범위 및 더 높은 신호-대-잡음비를 제공하기 위해 증폭된 계단형 이득 믹서부를 이용하는 수신기의 단순화된 개략 블록도이다.
도 2 는 6 개의 이득 상태에서 동작하는 도 1 의 증폭된 계단형 이득 믹서부의 다른 실시형태의 단순화된 개략 블록도이다.
도 3 은 12 개의 이득 상태에서 동작하는 도 1 의 증폭된 계단형 이득 믹서부의 다른 실시형태의 단순화된 개략 블록도이다.
도 4 는 도 3 의 증폭된 계단형 이득 믹서부의 4/4 모드와 등가인 차동, 이중-평형 믹서를 도시한 도면이다.
도 5 는 도 3 의 증폭된 계단형 이득 믹서부와 유사한 회로 구성을 도시한 다른 타입의 단순화된 블록도이다.
도 6 은 도 3 의 증폭된 계단형 이득 믹서부에 의해 달성된 12 개의 이득 상태를 도시한 테이블이다.
도 7 은 도 6 의 12 개의 이득 상태 각각에서 도 3 의 증폭된 계단형 이득 믹서부의 전단 이득을 플로팅한 도면이다.
도 8 은 도 6 의 12 개의 이득 상태 각각에서 도 3 의 증폭된 계단형 이득 믹서부의 전단 잡음 지수를 플로팅한 도면이다.
도 9 는 도 6 의 12 개의 이득 상태 각각에서 도 3 의 증폭된 계단형 이득 믹서부의 입력 3 차 인터셉트 포인트 (입력 IP3) 를 플로팅한 도면이다.
도 10 은 이득 상태 1 에서 도 3 의 증폭된 계단형 이득 믹서부의 프로세스 코너에 대해 다양한 성능 표시자를 열거한 테이블이다.
도 11 은 하나의 신규의 양태에 따른 방법의 플로우차트이다.
이제, 예가 첨부 도면에 나타내진 다양한 실시형태를 상세하게 참조하게 될 것이다.
도 1 은 직교 주파수 분할 멀티플렉싱 (OFDM) 에 기초하여 무선 통신 시스템에 대해 IQ 복조를 수행하는 수신기 (10) 의 단순화된 블록도이다. 일 실시형태에서, 수신기 (10) 의 기능은 무선 주파수 (RF) 트랜시버 집적 회로 (IC) (11) 및 디지털 기저대역 IC (12) 에 의해 수행된다. RF 트랜시버 IC (11) 는 송신기는 물론 수신기를 포함하기 때문에 "트랜시버" 라 불린다. RF 트랜시버 IC (11) 의 송신 기능을 수행하는 회로가 도 1 에는 도시되지 않는다. 수신기 (10) 는 증폭된 계단형 이득 믹서부 (15) 를 이용하여 종래의 믹서로 달성가능한 것보다 더 높은 신호-대-잡음비를 제공한다. 더 높은 신호-대-잡음비는 더 큰 이득 제어 범위를 제공함으로써 부분적으로 달성된다. 수신기 (10) 의 신호-대-잡음비는 증폭된 계단형 이득 믹서부 (15) 의 이득이 넓은 전력 범위에 걸쳐 증가함에 따라 평활하게 천이된다. 따라서, 증폭된 계단형 이득 믹서부 (15) 는 수신기 (10) 에 미세한 이득 스텝 및 큰 이득 제어 범위 (GCR) 를 제공한다.
도 1 에 도시되지 않은 수신기 (10) 의 다른 실시형태에서, 수신기 (10) 의 아날로그 및 디지털 기능 양자는 SOC (system on a chip) 로 불리는 단일 집적 회로 상에서 수행된다. SOC 는 증폭된 계단형 이득 믹서부 (15), 수신기 기저대역 프로세싱 블록 및 디지털 제어 블록을 포함한다. 디지털 제어 블록은 증폭된 계단형 이득 믹서부 (15) 의 믹서 및 증폭기를 포함하는, 수신기 동작을 제어한다.
수신기 (10) 는 안테나 (16), 3 개의 저잡음 증폭기 (LNA) (17 내지 19), 계단형 이득 믹서 (20 및 21), 주파수 합성기 (22), 대역통과 필터 (23 및 24), 아날로그-대-디지털 컨버터 (25 및 26) 및 고속 푸리에 변환 (FFT) 블록 (27) 을 포함한다. 또한, 수신기 (10) 는 RF 트랜시버 IC (11) 및 디지털 기저대역 IC (12) 가 통신하는 SPI (Serial Peripheral Interface) 버스 (28) 를 포함한다. RF 트랜시버 IC (11) 는 계단형 이득 믹서 (20 및 21) 를 제어하는 믹서 제어 레지스터 (29) 를 포함한다. 믹서 제어 레지스터 (29) 는 SPI 직렬 버스 (28) 로부터 기입될 수 있다. 디지털 기저대역 IC (12) 는 주파수 합성기 (22) 에 의해 각각 계단형 이득 믹서 (20 및 21) 로 공급되는 국부 발진기 (LO) 신호 (30 및 31) 의 주파수를 제어함으로써 수신기 (10) 를 튜닝한다. 디지털 기저대역 IC (12) 는 SPI 직렬 버스 (28) 를 가로질러, 믹서 제어 레지스터 (29) 를 통하여, 계단형 이득 믹서 (20 및 21) 로 믹서 제어 정보를 통신한다.
수신기 (10) 가 수신중인 경우, RF 신호 (32) 는 안테나 (16) 상에서 수신되고, 그 후 저잡음 증폭기 (17 내지 19) 에 의해 증폭되거나 감쇠되거나 한다. 수신기 (10) 는 700MHz 와 5.5GHz 사이의 캐리어 주파수를 갖는 RF 신호를 복조하도록 설계된다. 캐리어 주파수가 700MHz 로부터 5.5GHz 로 증가함에 따라, 증폭된 계단형 이득 믹서부 (15) 의 이득은 감소한다. 이런 주파수 변동에 대한 이득의 손실이 보상되지 않는 경우, 이득은 일정한 강도의 RF 신호의 경우 50% 정도만큼 더욱 감소할 수도 있다. 이득의 손실은 주로 계단형 이득 믹서 (20 및 21) 내의 금속-산화물-반도체 전계 효과 트랜지스터 (MOSFET) 의 기생 커패시턴스로 인한 것이다.
일 예에서, RF 신호 (32) 의 캐리어 주파수는 5.1GHz 에 중심을 두고 있으며 20MHz 의 대역폭을 갖는다. 따라서, 캐리어 신호의 주파수는 5.099GHz 내지 5.101GHz 의 범위에 이른다. 국부 발진기 주파수가 그 후 캐리어 신호를 복조하고 RF 신호 (32) 를 기저대역 신호 (33 및 34) 로 다운변환하기 위해 이용된다. 이 예에서, 주파수 합성기 (22) 는 5.1GHz 의 국부 발진기 주파수를 생성하고 계단형 이득 믹서 (20 및 21) 는 10MHz 의 대역폭을 가진 기저대역 신호를 생성한다. 수신기 (10) 는 인-페이즈 (I-페이즈) 기저대역 신호 (33) 및 쿼드러처 (Q-페이즈) 기저대역 신호 (34) 를 생성하는 차동, 쿼드러처-기반 시스템이다. 믹서 (20) 에 제공된 I-페이즈 LO 신호 (30) 및 믹서 (21) 에 제공된 Q-페이즈 LO 신호 (31) 는 서로 90 도 만큼 시프트된다. 또한, I-페이즈 LO 신호 (30) 및 Q-페이즈 LO 신호 (31) 각각은 0-도 (플러스) 페이즈는 물론 180-도 (마이너스) 페이즈에서 상이하게 생성된다. 저잡음 증폭기 (17 내지 19) 는 인-페이즈 및 쿼드러처 페이즈 기저대역 신호들 (33 및 34) 이 일관되게 처리되도록 (이득 상태에 의존하여) 증폭 또는 감쇠된 차동 RF 신호 (32) 를 양자의 믹서 (20 및 21) 에 동일하게 제공한다. 2 개의 계단형 이득 믹서 (20 및 21) 각각은 저잡음 증폭기 (17 내지 19) 로부터 플러스 페이즈 및 마이너스 페이즈 증폭된 RF 신호의 형태로 차동 신호를 수신한다. 계단형 이득 믹서 (20) 는 증폭된 RF 신호를 다운변환하고 후에 대역통과 필터 (23) 에 의해 필터링되는 I-페이즈 기저대역 신호 (33) 를 생성한다. 유사하게, 계단형 이득 믹서 (21) 는 증폭된 RF 신호를 다운변환하고 후에 대역통과 필터 (24) 에 의해 필터링되는 Q-페이즈 기저대역 신호 (34) 를 생성한다. 동일한 RF 입력 신호로부터 구동되고 90 도 벗어난 페이즈의 국부 발진기 신호에 의해 구동되는 2 개의 믹서의 이 구성은 쿼드러처 복조기로 지칭된다. I 및 Q 페이즈의 필터링된 기저대역 신호 (33 및 34) 는 그 후 디지털 기저대역 IC (12) 로 전달된다. 아날로그-대-디지털 컨버터 (25 및 26) 가 그 후 기저대역 신호 (33 및 34) 를 디지털 기저대역 IC (12) 에서의 기저대역 프로세싱을 위한 하나 이상의 디지털 스트림으로 디지털화한다. 기저대역 프로세싱의 단계들 중 하나는 FFT 블록 (27) 이 디지털 스트림을 후속 디지털 신호 프로세싱을 위한 심볼로 변환하는 것을 수반한다.
다른 예에서, 수신기 (10) 는 차동 시스템이 아니라 오히려 싱글-엔디드 (single-ended) 이다. 싱글-엔디드 수신기 시스템은 플러스 및 마이너스 페이즈 신호를 이용하지 않는다.
수신기에 의해 생성되는 열 잡음을 저감시킴으로써 수신기의 신호-대-잡음비 (SNR) 를 증가시키는 것은 소정 정도에 대해서만 효과적이다. SNR 이 열 잡음을 저감시킴으로써 증가된 경우라도, SNR 은 수신 체인이 포화되는 경우 급속하게 열화되고, 수신기의 응답은 비선형이 된다. 따라서, 열 잡음을 저감시키는 것 외에, 수신기 전단의 비선형성을 저감시킴으로써 수신기의 전체 SNR 이 개선될 수 있다. 증폭된 계단형 이득 믹서부 (15) 는 다수의 이득 상태를 이용하여 선형성을 개선함으로써 수신기 (10) 의 SNR 을 개선한다. 저잡음 증폭기 (17 내지 19) 의 3 개의 증폭기 이득 모드 각각에 대해 4 개의 믹서 이득 모드를 제공함으로써 12 개의 이득 상태가 달성된다. 저잡음 증폭기 (17 내지 19) 는 수신 체인이 매우 큰 입력 신호 강도에서도 포화되지 않도록 RF 신호 강도를 저감시키는 능력을 갖는다. 미세한 이득 스텝은 각 증폭기 이득 모드의 가장 높은 믹서 이득 모드에서 SNR 의 열화를 방지한다.
저잡음 증폭기 (17 내지 19) 는 병렬로 접속된다. 저잡음 증폭기 중 단하나의 저잡음 증폭기는 임의의 주어진 시간에 선택적이다. 각 저잡음 증폭기는 3 개의 증폭기 이득 모드 중 하나에 대응한다. 각 저잡음 증폭기는 그 저잡음 증폭기에 대해 바이어싱 전류를 턴 온 또는 턴 오프시킴으로써 턴 온 또는 턴 오프된다. 바이어싱 전류는 SPI 직렬 버스 (28) 를 이용하여 디지털 기저대역 IC (12) 에 의해 기입되는 RF 트랜시버 IC (11) 내의 레지스터 (도 1 에는 미도시) 에 의해 제어된다. 한번에 단 하나의 저잡음 증폭기를 동작시킴으로써, 저잡음 증폭기 간의 기생 커플링이 회피된다. 쉽게 포화되는 제 2 단에 의해 야기되는 제 2 단의 직렬 접속된 저잡음 증폭기의 응답의 비선형성이 또한 회피된다. 또한, 제 1 단의 직렬 접속된 저잡음 증폭기와 제 2 단의 직렬 접속된 저잡음 증폭기 사이의 임피던스의 매칭과 연관된 어려움이 회피된다. 저잡음 증폭기를 직렬로 접속시키지 않음으로써 전류 소모가 또한 저감된다.
일 실시형태에서, 3 개의 저잡음 증폭기 (17 내지 19) 는 각각 약 -22dBS, -44dBS 및 -58dBS 의 트랜스컨덕턴스 이득을 갖는다. 따라서, 제 1 LNA (17) 가 온인 경우, RF 신호 (32) 의 입력 전압과 제 1 LNA (17) 의 출력 전류 간의 비율은 약 -22dBS 이다. 3 개의 저잡음 증폭기 (17 내지 19) 는 남의 도움 없이 약 36dB (-22dBS 내지 -58dBS) 의 이득 제어 범위를 제공한다. 각 계단형 이득 믹서 (20 및 21) 의 변환 손실은 약 -7dB 이다. 그 결과 인-페이즈 계단형 이득 믹서 (20) 나 쿼드러처-페이즈 계단형 이득 믹서 (21) 중 어느 하나 플러스 제 1 LNA (17) 의 대응하는 트랜스컨덕턴스 이득은 약 -29dBS 이다. 따라서, 3 개의 저잡음 증폭기 (17 내지 19) 로부터 발생하는 증폭된 계단형 이득 믹서부 (15) 의 이득 제어 범위는 약 -29dBS 와 -65dBS 사이이므로, 총 범위는 약 36dB 이다.
계단형 이득 믹서 (20 및 21) 각각은 4 개의 이득 모드에서 동작한다. 가장 높은 감쇠 이득 모드에서, 각 계단형 이득 믹서는 약 -12dBS 의 추가적인 트랜스컨덕턴스 이득을 제공한다. 인-페이즈 계단형 이득 믹서 (20) 나 쿼드러처-페이즈 계단형 이득 믹서 (21) 중 어느 하나의 가장 높은 감쇠 믹서 이득 모드 플러스 LNA (19) 의 제 3 증폭기 이득 모드에 대응하는 트랜스컨덕턴스 이득은 약 -77dBS 이다. 따라서, 가장 낮은 감쇠 믹서 이득 모드 (-29dBS) 를 가진 제 1 증폭기 이득 모드로부터 가장 높은 감쇠 믹서 이득 모드 (-77dBS) 를 가진 제 3 증폭기 이득 모드까지의 증폭된 계단형 이득 믹서부 (15) 의 총 이득 제어 범위는 약 -48dBS 이다.
이제, 증폭된 계단형 이득 믹서부 (15) 의 동작이 도 2 에 도시된 단순화된 실시형태 (35) 와 관련하여 설명된다. 단순화된 실시형태 (35) 는 3 개의 증폭기 이득 모드 각각에 대해 2 개의 믹서 이득 모드를 제공함으로써 달성되는 6 개의 이득 상태에서 동작한다. 단순화된 실시형태 (35) 는 쿼드러처 진폭 변조 없이 및 차동 신호의 생성 없이 기본적인 다운변환 복조를 수행한다. 도 2 는 안테나 (16) 에 커플링된 증폭된 계단형 이득 믹서부의 단순화된 실시형태 (35), 국부 발진기 (36) 및 기저대역 필터 (37) 를 도시한다. 단순화된 실시형태 (35) 는 계단형 이득 믹서 (38) 에 커플링되는 3 개의 저잡음 증폭기 (17 내지 19) 를 포함한다. 계단형 이득 믹서 (38) 는 2 개의 MOSFET 트랜지스터 (39 및 40) 및 2 개의 스위치 (41 및 42) 를 가지며, 이 실시형태에서는, 2 개의 스위치 (41 및 42) 또한 MOSFET 트랜지스터이다. 믹서로서 이용되는 트랜지스터 (39 및 40) 각각은 스위치로서 이용되는 트랜지스터 (41 및 42) 에 비해 약 3 배가 크다. 3 개의 증폭기 이득 모드 각각에서, 계단형 이득 믹서 (38) 는 1/2 모드나 2/2 모드 중 어느 하나에서 동작할 수 있다. 1/2 모드에서, 계단형 이득 믹서 (38) 로부터 기저대역 필터 (37) 로의 출력 전류는 n-채널 전계 효과 트랜지스터 (39) 를 통해서만 흐른다. 1/2 모드에서는 스위치 (41) 가 개방되고 스위치 (42) 가 폐쇄되기 때문에 n-채널 전계 효과 트랜지스터 (40) 를 통해서는 출력 전류가 흐르지 않는다. 2/2 모드에서, 계단형 이득 믹서 (38) 로부터의 출력 전류는 FET (39) 와 FET (40) 양자를 통해서 흐른다. 스위칭 신호 (43) 가 어써트되는 경우에 스위치 (41) 가 폐쇄되고 스위치 (42) 가 개방되도록 계단형 이득 믹서 (38) 가 구성된다. 일 실시형태에서, 스위칭 신호 (43) 는 디지털 1 이 믹서 제어 레지스터 (39) 의 8 번째 비트에 기입되는 경우에 어써트된다.
스위칭 신호 (43) 를 디어써트 (deassert) 함으로써, 단순화된 실시형태 (35) 의 전단 이득은 3 개의 증폭기 이득 모드 각각에서 저감될 수 있다. 1/2 믹서 이득 모드에서 동작하는 능력은 단순화된 실시형태 (35) 의 이득 상태의 수를 2 배로 만든다. 더 많은 이득 상태를 제공함으로써, 수신 체인 포화의 가능성이 저감되며, 증폭된 계단형 이득 믹서부 (35) 의 신호-대-잡음비가 전체 이득 제어 범위에 걸쳐 더 높은 레벨로 유지된다. 단순화된 실시형태 (35) 의 추가적인 믹서 이득 상태는 트랜지스터 (39 및 40) 로 공급되는 바이어싱 전류 없이 패시브 믹서 구성을 이용하여 달성된다. 추가적인 믹서 이득 상태는 전류 소모를 상당히 증가시키지 않고 패시브 믹서 구성으로 달성된다. 또한, 추가적인 믹서 이득 상태를 제공하는데 이용된 스위치 (41 및 42) 는 기저대역에 기생 커패시턴스를 부가함으로써 성능을 상당히 저하시키지 않는다. 스위치 (41 및 42) 는 계단형 이득 믹서 (38) 의 국부 발진기 포트 (45) 또는 RF 포트 (44) 와는 대조적으로, 믹서 트랜지스터 (39 및 40) 의 기저대역 측에 배치되기 때문에 계단형 이득 믹서 (38) 의 기생 커패시턴스의 영향을 상당히 증가시키지 않는다. RF 포트 (44) 또는 국부 발진기 포트 (45) 에 대한 임피던스는 믹서 이득 상태 간의 스위칭 동안 일정하게 유지된다. RF 포트 (44) 또는 국부 발진기 포트 (45) 에 대한 높은 주파수 환경에 기생 커패시턴스를 부가하는 것은 RF 신호 (32) 를 상당히 감쇠시킬 낮은 임피던스를 초래할 것이다. 예를 들어, RF 포트 (44) 의 높은 주파수 환경에서 단지 약 20 옴의 임피던스를 초래하는 1 피코패럿의 부가된 기생 커패시턴스는 계단형 이득 믹서 (38) 의 보다 낮은 주파수 기저대역 측에 대해 훨썬 더 높은 2 킬로-옴 임피던스를 초래할 것이다. 더 높은 2 킬로-옴 임피던스는 기저대역 신호에 상당한 영향을 주지 않는다.
도 3 은 증폭된 계단형 이득 믹서부 (15) 의 계단형 이득 믹서 (20) 의 다른 실시형태를 도시한다. 도 3 의 실시형태에서, 증폭된 차동 RF 입력 신호 (32) 는 주파수 합성기 (22) 에 의해 출력되는 차동 국부 발진기 신호에 응답하여 동작하는 이중-평형 계단형 이득 믹서 (20) 를 구동한다. 저잡음 증폭기 (17 내지 19) 는 0-도 (플러스) 페이즈 (46) 와 180-도 (마이너스) 페이즈 (47) 양자의 차동 RF 입력 전류를 출력한다. 계단형 이득 믹서 (20) 의 출력은 국부 발진기 주파수에서 다운변환된 차동 RF 입력 신호 (32) 를 나타내는 차동 I-페이즈 기저대역 신호 (33) 이다. 계단형 이득 믹서 (20) 는 주파수 합성기 (22) 에 의해 제공되는 I-페이즈 LO 신호 (30) 를 수신한다. 계단형 이득 믹서 (20) 는 플러스 페이즈 (48) 와 마이너스 페이즈 (49) 양자의 출력 전류의 I-페이즈 기저대역 신호 (33) 를 출력한다.
도 3 에 도시한 구성과 유사한 구성에서, 계단형 이득 믹서 (21) 는 또한 플러스 페이즈 (46) 와 마이너스 페이즈 (47) 양자의 증폭된 차동 RF 입력 전류를 수신한다. 계단형 이득 믹서 (21) 는 I-페이즈 LO 신호 (30) 로부터 90 도 만큼 시프트되는 차동 Q-페이즈 LO 신호 (31) 를 수신한다. 계단형 이득 믹서 (21) 는 플러스 페이즈와 마이너스 페이즈 양자의 Q-페이즈 기저대역 신호 (34) 를 출력한다.
도 3 의 실시형태에서, 계단형 이득 믹서 (20) 의 플러스 페이즈 측 및 마이너스 페이즈 측은 차동, 이중-평형 계단형 이득 믹서를 형성하기 위해 분로 (shunt) 스위치 (50 내지 53) 및 직렬 스위치 (54 내지 61) 와 결합된다. 수신기 (10) 는 저잡음 증폭기 (17 내지 19) 및 계단형 이득 믹서 (20 및 21) 가 상이하게 동작하기 때문에 차동 수신기로서 동작한다. 계단형 이득 믹서 (20) 는 RF 측 및 기저대역 측 양자가 상이하게 동작하기 때문에 "이중-평형" 이다. 계단형 이득 믹서 (20) 의 플러스 페이즈 측 및 마이너스 페이즈 측 각각은 8 개의 n-채널 전계 효과 트랜지스터로 구성된다. 계단형 이득 믹서 (20) 의 플러스 페이즈 측은 트랜지스터 (62 내지 69) 를 포함하고, 계단형 이득 믹서 (20) 의 마이너스 페이즈 측은 트랜지스터 (70 내지 77) 를 포함한다. 계단형 이득 믹서 (20) 의 플러스 페이즈 측 및 마이너스 페이즈 측 각각의 8 개의 FET 중 4 개의 FET (66 내지 69, 74 내지 77) 의 게이트는 LO 신호 (30) 의 I-페이즈의 플러스 페이즈에 커플링된다. 계단형 이득 믹서 (20) 의 플러스 페이즈 측 및 마이너스 페이즈 측 각각의 8 개의 FET 중 나머지 4 개의 FET (62 내지 65, 70 내지 73) 의 게이트는 LO 신호 (30) 의 I-페이즈의 마이너스 페이즈에 커플링된다. 스위치 (50 내지 61) 는 계단형 이득 믹서 (20) 의 플러스 페이즈 측과 마이너스 페이즈 측 간에 대칭이 유지되도록 구성된다. 스위칭 신호를 스위치 (50 내지 61) 에 어써트 및 디어써트함으로써, 계단형 이득 믹서 (20) 는 4 개의 믹서 이득 모드 (4/4, 3/4, 2/4 및 1/4) 에서 동작하도록 제어될 수 있다. 1/4 모드에서, 전류는 16 개의 트랜지스터 (62 내지 77) 중 4 개의 트랜지스터를 통해 흐른다. 4/4 모드에서, 전류는 16 개 모든 트랜지스터 (62 내지 77) 를 통해 흐른다. 4 개의 믹서 이득 모드에서, 모든 3 개의 스위치 그룹 (50 내지 53, 54 내지 57 및 58 내지 61) 내의 스위치 중 1 개의 스위치, 2 개의 스위치, 3 개의 스위치 또는 4 개의 스위치 중 어느 하나의 개수의 스위치가 폐쇄된다. 따라서, 단지 4 개의 스위칭 신호만이 12 개의 스위치 (50 내지 61) 를 동작시키기 위해 요구되며, 믹서 제어 레지스터 (29) 의 단지 4 비트만이 4 개의 믹서 이득 모드에서 계단형 이득 믹서 (20) 를 동작시키기 위해 요구된다. 계단형 이득 믹서 (21) 가 믹서 (20) 와 유사하게 동작하기 때문에, 동일한 4 비트가 양자의 계단형 이득 믹서 (20 및 21) 를 제어하는데 이용될 수 있다.
도 3 의 실시형태에서, 16 개의 트랜지스터 (62 내지 77) 모두는 동일한 사이즈이다. 따라서, 전류의 1/4 은 4/4 모드에서 16 개의 트랜지스터를 통해 흐르는 것처럼 1/4 모드에서 4 개의 트랜지스터를 통해 흐른다. 그 결과, 4/4 모드에서의 기저대역 출력 전류가 0dB 의 증폭을 초래하는 경우, 3/4, 2/4 및 1/4 모드에서의 감쇠는 각각 -2.5dB, -6dB 및 -12dB 에 대응한다. 계단형 이득 믹서 (20) 의 다른 실시형태에서, 16 개의 트랜지스터 (62 내지 77) 각각은 동일한 사이즈가 아니다. 예를 들어, 4 개의 모드 (4/4, 3/4, 2/4, 1/4) 의 증폭이 dB 단위의 선형 스텝을 초래하도록 상대적인 트랜지스터 사이즈의 4 개의 트랜지스터 그룹 (62, 70, 69, 77; 63, 71, 68, 76; 64, 72, 67, 75; 및 65, 73, 66, 74) 이 선택될 수 있다. 4 개의 모드 (4/4. 3/4, 2/4, 1/4) 의 상대적인 증폭은 예를 들어 0dB, -2dB, -4dB 및 -6dB 일 수 있다.
계단형 이득 믹서 (20) 의 4/4 모드는 RF 입력 전류가 모든 16 개의 트랜지스터 (62 내지 77) 를 통하여 흐르는 경우 가장 높은 이득 모드에 대응한다. 4/4 모드에서, 모든 4 개의 분로 스위치 (50 내지 53) 는 개방되고, 모든 8 개의 직렬 스위치 (54 내지 61) 는 폐쇄된다. 도 4 는 차동, 이중-평형 계단형 이득 믹서 (20) 의 4/4 모드와 등가인 차동, 이중-평형 믹서 (78) 를 도시한다. 예를 들어, 믹서 (78) 의 트랜지스터 (79) 를 통하여 흐르는 플러스 페이즈 (46) 의 RF 입력 전류의 크기는 도 3 의 계단형 이득 믹서 (20) 의 4 개의 트랜지스터 (62 내지 65) 를 통하여 흐르는 플러스 페이즈 (46) 의 RF 입력 전류의 크기와 등가이다.
도 3 으로 돌아가면, 계단형 이득 믹서 (20) 의 1/4 모드에서, 직렬 스위치 (54 및 61) 는 폐쇄되고, 분로 스위치 (51 내지 53) 인 모든 다른 스위치는 개방된다. 3 개의 트랜지스터 (63 내지 65) 의 밖으로 흐르는 기저대역 전류는 계단형 이득 믹서 (20) 의 마이너스 측 주위에 루프 백하고 트랜지스터 (66 내지 68) 를 통하여 플러스 측으로 돌아간다. 주위에 루프 백하는 분로 전류는 계단형 이득 믹서 (20) 의 신호 경로를 통하여 흐르지 않는다. 트랜지스터 (62 및 77) 를 통하여 흐르는 플러스 페이즈 RF 입력 전류 (46) 는 플러스 페이즈 (48) 의 인-페이즈 기저대역 신호 (33) 로서 스위치 (54) 를 통하여 흘러나온다. 트랜지스터 (69 및 70) 를 통하여 흐르는 마이너스 페이즈 RF 입력 전류 (47) 는 마이너스 페이즈 (49) 의 인-페이즈 기저대역 신호 (33) 로서 스위치 (61) 를 통하여 흘러나온다. 1/4 모드는 4/4 모드와 비교하여 약 -12dB 감쇠를 갖는다.
도 5 는 도 3 의 실시형태의 다른 타입의 단순화된 블록도를 도시한다. 도 3 과 도 5 양자는 유사한 회로 구성의 계단형 이득 믹서 (20) 를 나타낸다. 도 5 는 믹서에 대해 교차된 원 표시를 사용한다. 도 5 의 교차된 원 내의 참조 번호들은 도 3 의 번호가 붙은 트랜지스터에 대응한다. 도 5 의 블록도는 또한 계단형 이득 믹서 (20) 내의 트랜지스터의 물리적 구현을 나타낸다. 도 5 는 계단형 이득 믹서 (20) 의 트랜지스터가 4 개의 분리된 믹서로서 그룹화되는 것을 나타낸다.
도 6 은 믹서 (20) 또는 믹서 (21) 의 4 개의 믹서 이득 모드를 저잡음 증폭기 (17 내지 19) 의 3 개의 증폭기 이득 모드와 결합함으로써 달성된 12 개의 이득 상태를 도시한다. 이득 상태 1 은 가장 높은 이득을 갖고, 이득 상태 12 는 가장 낮은 이득 (또는 가장 큰 감쇠) 를 갖는다.
도 7 은 도 6 의 12 개의 이득 상태 각각에서 증폭된 계단형 이득 믹서부 (15) 의 전단 이득의 그래프이다. dBS 단위의 전단 이득은 대응하는 이득 상태에서 이용되고 있는 저잡음 증폭기의 트랜스컨덕턴스 이득 플러스 이용되고 있는 믹서 트랜지스터의 이득의 측정치이다. 트랜스컨덕턴스 이득은 저잡음 증폭기 (17 내지 19) 중 하나로의 입력 전압을 기존의 계단형 이득 믹서 (20 및 21) 의 기저대역 출력 전류와 비교한다. 도 7 의 전단 이득은 5.5GHz 에 중심을 둔 RF 신호 (32) 의 주파수에서 시뮬레이션되었다. 도 7 의 이득 제어 범위에 걸친 증폭된 계단형 이득 믹서부 (15) 의 평균 DC 전류 소모는 12.7mA 였다. 도 7 은 이득 제어 범위가 추가적인 3 개의 믹서 이득 모드 (3/4, 2/4 및 1/4) 를 이용함으로써 이득 상태 9 에서 -65dBS 로부터 이득 상태 12 에서 -77dBS 로 확대된다는 것을 도시한다. 약 50dB 의 전체 이득 제어 범위가 이득 상태 1 에서 약 -28.6dBS 로부터 이득 상태 12 에서 약 -77dBS 까지 달성된다.
도 8 은 도 6 의 12 개의 이득 상태 각각에서 증폭된 계단형 이득 믹서부 (15) 의 전단 잡음 지수의 그래프이다. 전단 잡음 지수는 증폭기 및 믹서에 의해 부가된 잡음을 증폭된 계단형 이득 믹서부 (15) 로의 입력 열 잡음과 비교한다. 가장 낮은 이득 상태 12 에서, 증폭된 계단형 이득 믹서부 (15) 는 35dB 의 잡음을 증폭된 계단형 이득 믹서부 (15) 에 의해 수신되는 열 잡음에 부가한다. 가장 높은 이득 상태 1 에서, 증폭된 계단형 이득 믹서부 (15) 는 1.6dB 의 잡음만을 부가한다. 도 8 에 나타내진 부가된 잡음은 부가된 비선형성 잡음을 포함하지 않는다.
도 9 는 도 6 의 12 개의 이득 상태 각각에서 증폭된 계단형 이득 믹서부 (15) 의 입력 3 차 인터셉트 포인트 (입력 IP3) 의 그래프이다. IIP3 수치는 1 밀리와트에 대한 dB 단위 (dBm) 의 전력 측정치이며 증폭된 계단형 이득 믹서부 (15) 의 선형성의 표시이다. 도 9 는 증폭된 계단형 이득 믹서부 (15) 의 IIP3 이 이득 상태 5 에서 약 14dBm 인 것을 나타낸다. 따라서, 이득 상태 5 에서 증폭된 계단형 이득 믹서부 (15) 는 수신 체인의 포화 없이 약 0dBm 의 전력을 갖는 입력 RF 신호를 허용할 수 있다. 증폭된 계단형 이득 믹서부 (15) 의 선형성은 이득 상태 1 내지 이득 상태 4 에서 열악하다. 그러나, 입력 RF 신호 (32) 의 크기가 낮고 이득이 높은 경우에는 작은 RF 신호 (32) 가 수신 체인을 포화시키지 않기 때문에 높은 이득 상태에서의 열악한 선형성에 의해 성능이 손상받지 않는다. 더 높은 이득 상태 9 내지 12 에서, 증폭된 계단형 이득 믹서부 (15) 의 선형성은 양호하다. 예를 들어, 입력 선형성은 이득 상태 10 에서 약 24dBm 이고, 증폭된 계단형 이득 믹서부 (15) 는 더 큰 입력 신호를 허용할 수 있다. 약 10dBm 의 입력 전력을 가진 입력 RF 신호 (32) 는 수신 체인의 포화 없이 이득 상태 10 에서 복조될 수 있다.
도 10 은 이득 상태 1 에서 증폭된 계단형 이득 믹서부 (15) 의 프로세스 코너에 대해 다양한 성능 표시자를 열거한 테이블이다. 성능 표시자는 이득 상태 1 의 경우, 5.1GHz 내지 5.9GHz 의 범위에 이르는 RF 주파수, ±5% 만큼 변화하는 전력 공급 전압, -30℃ 내지 85℃ 의 온도 범위, 및 다양한 실리콘 프로세스 코너에 대해 시뮬레이션되었다. 도 10 의 이득 값은 열거된 이득 상태에 대한 도 7 의 전단 이득 값에 대응한다. 잡음 지수 값은 도 8 의 전단 잡음 지수 값에 대응한다. IIP3 값은 도 9 의 입력 IP3 값에 대응한다. 도 10 은 또한 열거된 이득 상태에 대한 입력 리턴 손실을 나타내는 S11 값을 포함한다.
도 11 은 하나의 신규의 양태에 따른 신규의 방법 (80) 의 플로우차트이다. 단계 81 에서, 무선 주파수 입력 신호가 제 1 트랜지스터 및 제 2 트랜지스터의 소스 리드 상에서 수신된다. 일 예에서, 트랜지스터의 소스 리드는 도 2 의 제 1 트랜지스터 (39) 의 소스 리드 및 제 2 트랜지스터 (40) 의 소스 리드이다. 무선 주파수 입력 신호 (32) 는 LNA (17 내지 19) 에 의해 증폭된 후 트랜지스터 (39 및 40) 의 소스 리드 상에서 수신된다. 단계 82 에서, 발진기 신호가 제 1 트랜지스터의 게이트 리드 및 제 2 트랜지스터의 게이트 리드 상에서 수신된다. 예를 들어, RF 트랜지스버 IC (11) 내의 국부 발진기 (36) 에 의해 생성되는 발진기 신호는 트랜지스터 (39 및 40) 의 게이트 리드 상에서 수신된다. 단계 83 에서, 기저대역 신호가 제 1 트랜지스터의 드레인 리드로부터 출력된다. 예를 들어, 기저대역 신호 전류 (84) 는 도 2 의 제 1 트랜지스터 (39) 의 드레인 리드로부터 출력된다. 기저대역 신호는 크기를 가진 전류를 갖는다. 단계 85 에서, 기저대역 신호의 전류의 크기가 제 1 트랜지스터의 드레인 리드를 제 2 트랜지스터의 드레인 리드에 커플링함으로써 증가된다. 예를 들어, 제 1 트랜지스터 (39) 의 드레인 리드는 스위치 (41) 를 폐쇄함으로써 트랜지스터 (40) 의 드레인 리드에 커플링된다. 도 2 에 도시한 바와 같이, 스위치 (41) 는 제 1 트랜지스터 (39) 의 드레인 리드와 제 2 트랜지스터 (40) 의 드레인 리드 양자에 커플링된다. 스위칭 신호 (43) 가 어써트되는 경우에 스위치 (41) 는 폐쇄되고 스위치 (42) 는 개방된다.
하나 이상의 예시적인 실시형태에서, 상기 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합에서 구현될 수도 있다. 예를 들어, 믹서 및 증폭기 제어가 디지털 기저대역 IC (12) 에서 실행되는 소프트웨어에 의해 수행될 수도 있다. 소프트웨어에서 구현되는 경우, 상기 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 디바이스, 자기 디스크 저장 디바이스 또는 다른 자기 저장 디바이스, 또는 명령들 또는 데이터 구조의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 문맥이 컴퓨터 판독가능 매체라 적절히 불린다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 테크놀로지를 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 테크놀로지가 포함된다. 디스크 (disk) 및 디스크 (disc) 는 본원에 사용되는 바와 같이, 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루-레이 디스크를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 반면, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
계단형 이득 믹서가 교육용으로 소정의 특정 실시형태와 함께 설명되었지만, 계단형 이득 믹서는 그것으로 제한되지는 않는다. 예를 들어, 증폭된 계단형 이득 믹서부 (15) 는 핸드헬드 무선 디바이스의 수신기 (10) 의 일부로서 기술된다. 그러나, 증폭된 계단형 이득 믹서부 (15) 는 또한 OFDM 통신 시스템의 기지국 내의 수신기에서 이용될 수도 있다. 또한, 증폭된 계단형 이득 믹서부 (15) 는 송신기, 이를 테면 무선 디바이스 또는 OFDM 통신 시스템의 기지국에서 이용될 수 있다. 예를 들어, 계단형 이득 믹서 (20) 는 무선 디바이스 또는 기지국으로부터 송신된 RF 신호로 기저대역 데이터를 변조하도록 이용될 수 있다. 상기 개시된 실시형태의 이전의 설명은 당업자로 하여금 계단형 이득 믹서를 제조 또는 이용할 수 있게 하기 위해 제공된다. 이들 실시형태에 대한 다양한 변형이 당업자에게 쉽게 명백할 것이며, 본원에 정의된 일반적인 원리는 개시된 대상의 사상 또는 범위로부터 벗어남 없이 다른 실시형태에 적용될 수도 있다. 따라서, 상기 개시된 계단형 이득 믹서는 본원에 도시된 실시형태로 제한되는 것으로 의도되지 않고 본원에 개시된 원리 및 신규의 특징에 부합하는 최광의 범위를 따르게 될 것이다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 모드 및 제 2 모드에서 동작하는 디바이스로서,
    소스 리드 및 드레인 리드를 가진 제 1 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 2 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 3 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 4 트랜지스터로서, 플러스 페이즈의 차동 무선 주파수 입력 신호가 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터의 각 소스 리드 상에 존재하는, 상기 제 4 트랜지스터;
    상기 제 2 트랜지스터의 상기 드레인 리드에 커플링된 제 1 스위치로서, 상기 제 1 트랜지스터의 상기 드레인 리드는 상기 제 1 모드에서 상기 제 1 스위치가 폐쇄되는 경우에 상기 제 1 스위치를 통하여 상기 제 2 트랜지스터의 상기 드레인 리드에 커플링되는, 상기 제 1 스위치;
    소스 리드 및 드레인 리드를 가진 제 5 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 6 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 7 트랜지스터;
    소스 리드 및 드레인 리드를 가진 제 8 트랜지스터로서, 마이너스 페이즈의 상기 차동 무선 주파수 입력 신호가 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터 및 상기 제 8 트랜지스터의 각 소스 리드 상에 존재하는, 상기 제 8 트랜지스터;
    상기 제 6 트랜지스터의 상기 드레인 리드에 커플링된 제 2 스위치로서, 상기 제 5 트랜지스터의 상기 드레인 리드는 상기 제 1 모드에서 상기 제 2 스위치가 폐쇄되는 경우에 상기 제 2 스위치를 통하여 상기 제 6 트랜지스터의 상기 드레인 리드에 커플링되는, 상기 제 2 스위치; 및
    상기 제 1 모드에서 개방되는 제 3 스위치로서, 상기 제 2 트랜지스터의 상기 드레인 리드는 상기 제 2 모드에서 상기 제 3 스위치가 폐쇄되는 경우에 상기 제 3 스위치를 통하여 상기 제 6 트랜지스터의 상기 드레인 리드에 커플링되는, 상기 제 3 스위치를 포함하며,
    상기 제 1 스위치 및 상기 제 2 스위치는 상기 제 2 모드에서 개방되는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  9. 제 8 항에 있어서,
    상기 제 3 트랜지스터의 상기 드레인 리드는 상기 제 6 트랜지스터의 상기 드레인 리드에 커플링되며,
    상기 제 4 트랜지스터의 상기 드레인 리드는 상기 제 5 트랜지스터의 상기 드레인 리드에 커플링되며,
    상기 제 7 트랜지스터의 상기 드레인 리드는 상기 제 2 트랜지스터의 상기 드레인 리드에 커플링되며,
    상기 제 8 트랜지스터의 상기 드레인 리드는 상기 제 1 트랜지스터의 상기 드레인 리드에 커플링되는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  10. 제 8 항에 있어서,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 5 트랜지스터, 상기 제 6 트랜지스터, 상기 제 7 트랜지스터 및 상기 제 8 트랜지스터 각각은 게이트 리드를 가지며,
    마이너스 페이즈의 발진기 신호가 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 5 트랜지스터 및 상기 제 6 트랜지스터의 상기 게이트 리드 상에 존재하며,
    플러스 페이즈의 상기 발진기 신호는 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 상기 제 7 트랜지스터 및 상기 제 8 트랜지스터의 상기 게이트 리드 상에 존재하는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  11. 제 8 항에 있어서,
    플러스 페이즈의 차동 기저대역 출력 전류가 상기 제 1 트랜지스터의 상기 드레인 리드 상에 존재하며,
    마이너스 페이즈의 상기 차동 기저대역 출력 전류는 상기 제 5 트랜지스터의 상기 드레인 리드 상에 존재하는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  12. 제 11 항에 있어서,
    상기 차동 기저대역 출력 전류는 크기를 가지며,
    상기 제 1 모드에서의 상기 차동 기저대역 출력 전류의 크기는 상기 제 2 모드에서의 상기 차동 기저대역 출력 전류의 크기보다 더 큰, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  13. 제 8 항에 있어서,
    상기 제 2 모드에서 전류가 상기 제 2 트랜지스터의 상기 드레인 리드로부터 상기 제 3 스위치를 통하여 상기 제 6 트랜지스터의 상기 드레인 리드로 루프하는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  14. 제 8 항에 있어서,
    출력 리드를 갖는 저잡음 증폭기를 더 포함하며,
    상기 저잡음 증폭기의 상기 출력 리드는 상기 제 1 트랜지스터의 상기 소스 리드에 커플링되는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  15. 제 8 항에 있어서,
    상기 제 1 스위치는 트랜지스터이며,
    상기 제 1 트랜지스터는 상기 제 1 스위치의 상기 트랜지스터에 비해 2 배 보다 큰, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  16. 제 8 항에 있어서,
    상기 제 1 트랜지스터는 바이어싱 전류를 수신하지 않는, 제 1 모드 및 제 2 모드에서 동작하는 디바이스.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020107023466A 2008-03-21 2009-03-20 계단형 이득 믹서 KR101203440B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/053,371 US8229043B2 (en) 2008-03-21 2008-03-21 Stepped gain mixer
US12/053,371 2008-03-21
PCT/US2009/037885 WO2009117708A1 (en) 2008-03-21 2009-03-20 Stepped gain mixer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016650A Division KR101256772B1 (ko) 2008-03-21 2009-03-20 계단형 이득 믹서

Publications (2)

Publication Number Publication Date
KR20100136515A KR20100136515A (ko) 2010-12-28
KR101203440B1 true KR101203440B1 (ko) 2012-11-21

Family

ID=40736645

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107023466A KR101203440B1 (ko) 2008-03-21 2009-03-20 계단형 이득 믹서
KR1020127016650A KR101256772B1 (ko) 2008-03-21 2009-03-20 계단형 이득 믹서

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127016650A KR101256772B1 (ko) 2008-03-21 2009-03-20 계단형 이득 믹서

Country Status (7)

Country Link
US (1) US8229043B2 (ko)
EP (2) EP2281338B1 (ko)
JP (2) JP5166599B2 (ko)
KR (2) KR101203440B1 (ko)
CN (1) CN101978596B (ko)
TW (1) TW201004128A (ko)
WO (1) WO2009117708A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8385465B2 (en) * 2008-03-29 2013-02-26 Qualcomm Incorporated Transmitter chain timing and transmit power control
US8620254B2 (en) 2010-02-04 2013-12-31 Cornell University Wireless communication device and system
US8791772B2 (en) * 2010-09-07 2014-07-29 Mks Instruments, Inc. LCL high power combiner
US9431961B2 (en) * 2014-10-29 2016-08-30 Qualcomm Incorporated Phase shifting mixer
US9780734B2 (en) 2015-10-06 2017-10-03 Qualcomm Incorporated Noise cancelling baseband amplifier
IT202000010834A1 (it) * 2020-05-13 2021-11-13 St Microelectronics Srl Circuito di controllo automatico del guadagno, ricevitore, trasmettitore e procedimento corrispondenti

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360155A (en) 2000-03-07 2001-09-12 Lucent Technologies Inc Switched current sources
US20050258888A1 (en) * 2004-04-29 2005-11-24 Atheros Communications, Inc. Method and apparatus for a gain controlled mixer
US20060035611A1 (en) 2004-08-13 2006-02-16 Connell Lawrence E High linearity and low noise CMOS mixer and signal mixing method
WO2007142341A1 (ja) 2006-06-08 2007-12-13 Panasonic Corporation 離散フィルタ、サンプリングミキサおよび無線装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1220190B (it) * 1987-12-22 1990-06-06 Sgs Thomson Microelectronics Circuito analogico integrato con topologia e caratteristiche intrinseche selezionabili via comando digitale
JP3791115B2 (ja) * 1997-05-09 2006-06-28 ソニー株式会社 高周波増幅回路、送信回路及び受信回路
JP2001094460A (ja) 1999-09-27 2001-04-06 Toshiba Corp 無線装置
JP3425426B2 (ja) * 2000-01-31 2003-07-14 松下電器産業株式会社 トランスコンダクタおよびフィルタ回路
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
JP3721144B2 (ja) * 2001-05-11 2005-11-30 株式会社東芝 周波数変換器、直交復調器及び直交変調器
JP2003298441A (ja) * 2002-04-01 2003-10-17 Hitachi Ltd 低消費電力受信装置
JP2004165961A (ja) * 2002-11-13 2004-06-10 Matsushita Electric Ind Co Ltd ミキサ回路
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
US7092679B2 (en) * 2003-12-04 2006-08-15 Broadcom Corporation Low loss diversity antenna T/R switch
DE60320117T2 (de) 2003-12-10 2008-09-11 Telefonaktiebolaget Lm Ericsson (Publ) Mischervorrichtung
JP2007221402A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 可変利得増幅器及びその半導体集積装置
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP4408893B2 (ja) 2006-03-22 2010-02-03 サムソン エレクトロ−メカニックス カンパニーリミテッド． サブハーモニック方式の周波数変換装置
JP4719044B2 (ja) * 2006-03-22 2011-07-06 株式会社東芝 増幅回路
JP2007258861A (ja) 2006-03-22 2007-10-04 Niigata Seimitsu Kk 周波数変換回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2360155A (en) 2000-03-07 2001-09-12 Lucent Technologies Inc Switched current sources
US20050258888A1 (en) * 2004-04-29 2005-11-24 Atheros Communications, Inc. Method and apparatus for a gain controlled mixer
US20060035611A1 (en) 2004-08-13 2006-02-16 Connell Lawrence E High linearity and low noise CMOS mixer and signal mixing method
WO2007142341A1 (ja) 2006-06-08 2007-12-13 Panasonic Corporation 離散フィルタ、サンプリングミキサおよび無線装置

Also Published As

Publication number Publication date
JP2013048467A (ja) 2013-03-07
JP5166599B2 (ja) 2013-03-21
WO2009117708A1 (en) 2009-09-24
CN101978596A (zh) 2011-02-16
TW201004128A (en) 2010-01-16
US8229043B2 (en) 2012-07-24
US20090238313A1 (en) 2009-09-24
JP5684215B2 (ja) 2015-03-11
KR20120089761A (ko) 2012-08-13
CN101978596B (zh) 2013-09-18
KR101256772B1 (ko) 2013-04-25
EP2281338B1 (en) 2019-08-07
EP2281338A1 (en) 2011-02-09
KR20100136515A (ko) 2010-12-28
JP2011517527A (ja) 2011-06-09
EP3355469A1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
US8095103B2 (en) Upconverter and downconverter with switched transconductance and LO masking
KR101203440B1 (ko) 계단형 이득 믹서
US8041327B2 (en) Wideband resistive input mixer with noise-cancelled impedance
US20090323864A1 (en) Single ended multiband feedback linearized rf amplifier and mixer with dc-offset and im2 suppression feedback loop
Manstretta et al. A 0.18/spl mu/m CMOS direct-conversion receiver front-end for UMTS
US8761703B2 (en) Variable-gain mixer for a wireless receiver with current compensation
US10008987B1 (en) Switch and matching noise cancelling for switch low noise amplifier
US10305517B1 (en) Current-mode filtering with switching
Pretl et al. A SiGe-bipolar down-conversion mixer for a UMTS zero-IF receiver
US8179167B2 (en) Wide bandwidth fast hopping frequency synthesizer circuits and methods
Rakers et al. Multi-mode cellular transceivers for LTE and LTE-Advanced
Abdelghany et al. A low flicker noise direct conversion receiver for the IEEE 802.11 a wireless LAN standard
Kampe et al. A DVB-H receiver architecture
Yoon Multi-standard receiver for bluetooth and WLAN applications
Chen et al. CMOS RF circuits for 5-GHz BWA
Newman et al. A WiMax Double Downconversion IF Sampling Receiver Design
Ahmet A 1.2 V and 69 mW 60 GHz Multi-channel Tunable CMOS Receiver Design
Garuda et al. System analysis of multiple-input multiple-output WLAN receiver
Alink et al. CMOS RF Transceiver Considerations for DSA
Vidojkovic et al. Front-end architecture selection

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 8