JP5160746B2 - チップ型電子部品の製造方法 - Google Patents

チップ型電子部品の製造方法 Download PDF

Info

Publication number
JP5160746B2
JP5160746B2 JP2006091998A JP2006091998A JP5160746B2 JP 5160746 B2 JP5160746 B2 JP 5160746B2 JP 2006091998 A JP2006091998 A JP 2006091998A JP 2006091998 A JP2006091998 A JP 2006091998A JP 5160746 B2 JP5160746 B2 JP 5160746B2
Authority
JP
Japan
Prior art keywords
element body
support sheet
external electrode
electrode pattern
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006091998A
Other languages
English (en)
Other versions
JP2007266485A (ja
Inventor
秀樹 増田
稔 佐藤
健生 扇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006091998A priority Critical patent/JP5160746B2/ja
Publication of JP2007266485A publication Critical patent/JP2007266485A/ja
Application granted granted Critical
Publication of JP5160746B2 publication Critical patent/JP5160746B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、チップ型電子部品の製造方法に係り、さらに詳しくは、パターン幅が均一で、角部においても厚みが一定で機械的強度に優れた外部電極を有するチップ型電子部品の製造方法に関する。
たとえば下記の特許文献1に示すように、チップ型電子部品の外部電極を形成するには、素子本体の端部を、導電性ペースト中に浸漬し、素子本体の端部にペースト膜を形成し、その後に焼き付けることにより形成している。
しかしながら、この従来の方法では、塗布法により外部電極ペースト膜を形成するために、電極膜のパターン幅を均一に設定することが困難である。また、特に素子本体の角部において、電極ペースト膜の厚みが薄くなり、均一な膜厚の電極ペースト膜を形成することが困難である。電極ペースト膜の厚みが不均一であると、焼き付け後の外部電極の強度が低下することになる。
特開平6−260377号公報
本発明は、このような実状に鑑みてなされ、その目的は、パターン幅が均一で、角部においても厚みが一定で機械的強度に優れた外部電極を有するチップ型電子部品の製造方法を提供することである。
上記目的を達成するために、本発明に係るチップ型電子部品の製造方法は、
支持シートの表面に外部電極パターンを形成する工程と、
前記外部電極パターンが形成された支持シートの表面に、素子本体を押し付け、素子本体の表面に外部電極パターンを転写する工程と、を有する。
本発明に係るチップ型電子部品の製造方法では、塗布法ではなく、印刷法などにより所定のパターン幅および均一な膜厚に予め形成された外部電極パターンを素子本体の所定位置に押し付けることにより転写する。そのため、パターン幅が均一で、角部においても厚みが一定で機械的強度に優れた外部電極を有するチップ型電子部品を容易に製造することができる。
好ましくは、前記支持シートはポリエチレンテレフタレート(PET)製フイルムであり、前記外部電極パターンが形成される前記支持シートの表面には、剥離容易化処理が施してある。剥離容易化処理としては、支持シートの表面を粗面化処理したり、シリコーン膜を形成する処理などが例示される。
好ましくは、前記支持シートは、熱を加えると粘着力が低下する熱剥離フィルムであり、
前記外部電極パターンが形成された支持シートの表面に、前記素子本体を押し付ける時には、熱を加える。支持シートの表面に素子本体を押し付ける際に熱を加えると、熱剥離フィルムは、粘着力が低下し、外部電極パターンが容易に支持シートの表面に転写される。
あるいは、前記支持シートの表面には、熱を加えると粘着力が低下する熱剥離層が積層しても良く、
前記熱剥離層の表面は外部電極パターンが形成してあり、
前記外部電極パターンが形成された熱剥離層の表面に、前記素子本体を押し付ける時には、熱を加えて、前記支持シートの表面から前記熱剥離層を剥がし、前記外部電極パターンと共に前記熱剥離層をも前記素子本体の表面に転写する。
この場合において、前記熱剥離層は、前記素子本体の脱バインダ処理により前記素子本体から除去されて、前記素子本体の表面には、外部電極パターンのみが残り、
その後に、前記素子本体が熱処理される。その結果、素子本体の表面には、外部電極が焼き付けられる。
好ましくは、静水圧力を利用して、前記支持シートの表面を前記素子本体に押し付ける。静水圧を利用すれば、その圧力は、支持シートの裏面に均等に作用し、外部電極パターンが良好に転写される。
好ましくは、素子本体のサイズに対応する嵌め込み穴が形成してある支持台の上に、前記支持シートを設置し、支持シートの表面から前記素子本体を押し付け、前記素子本体を支持シートと共に前記嵌め込み穴の内部に押し込む。この方法によれば、素子本体の角部を跨り連続して、素子本体の二面以上の位置に外部電極パターンを容易に転写することができる。
好ましくは、前記支持シートには、前記素子本体のサイズに対応する凹部を予め形成し、
前記凹部に、前記外部電極パターンを形成し、
前記外部電極パターンが形成してある前記凹部に、前記素子本体を押し付け、前記素子本体の表面に外部電極パターンを転写する。
あるいは、前記支持シートには、前記外部電極パターンを形成し、その後に、前記外部電極パターンに対応する位置に、前記素子本体のサイズに対応する凹部を形成しても良い。
以下、本発明を、図面に示す実施形態に基づき説明する。
図1(A)は本発明の一実施形態に係るチップ型電子部品の製造方法を示す斜視図、図1(B)は図1(A)に示す工程を得て得られたチップ型電子部品の斜視図、
図2は図1(A)に示すII−II線に沿う要部断面図、
図3は図2のIII-III線に沿う要部断面図、
図4は、嵌め込み穴が形成してある支持台上で、素子本体を支持シートに向けて押し付けた状態を示す要部断面図、
図5は図4の続きの工程を示す断面図、
図6(A)〜図6(E)は本発明の他の実施形態に係るチップ型電子部品の製造方法を示す斜視図、
図7(A)〜図7(C)は本発明のさらに他の実施形態に係るチップ型電子部品の製造方法を示す要部断面図および斜視図、
図8(A)〜図8(C)は本発明のさらに他の実施形態に係るチップ型電子部品の製造方法を示す要部断面図および斜視図、
図9(A)は本発明の実施例に係る転写後の支持シートの写真、図9(B)は本発明の実施例に係る転写後のチップ型電子部品の写真である。
第1実施形態
図1(A)に示すように、本発明の一実施形態に係るチップ型電子部品の製造方法では、まず、素子本体2を準備する。素子本体2は、特に限定されないが、たとえば内部電極層が印刷されたグリーンシートを多数積層してあるセラミック積層体である。素子本体2のサイズは、特に限定されないが、小さいものでは、縦1.0mm、横0.5mmである。
素子本体2と共に、支持シート4を準備する。支持シート4は、本実施形態では、PETフィルムで構成してある。支持シート4の厚みは、特に限定されず、可撓性が保たれる厚みである。
支持シート4の表面には、剥離容易化処理として、粗面化処理、あるいはシリコーン膜形成処理が施してある。支持シート4の表面には、図1(A)に示すように、外部電極パターン6がスクリーン印刷法などで形成してある。支持シート4の表面に形成してある外部電極パターン6の配置パターンは、図1(B)に示す素子本体2の表面に外部電極6aを形成するための繰り返しパターンである。
この外部電極パターン6を印刷法により形成するための導電ペーストとしては、導電性粒子とバインダ樹脂と溶剤と可塑剤とを有するものであれば特に限定されないが、好ましくは以下に示す組成である。
すなわち、この実施形態では、導電性ペーストは、導電性粒子として平均粒径0.3〜2.0μmの銀粒子と、バインダ樹脂としてアクリル樹脂と、溶剤としてジエチレングリコールモノブチルエーテルと、可塑剤としてはフタル酸エステルまたはグリコール系とを有する。
バインダ樹脂の含有量は、ペースト全体を100として、好ましくは7.5〜15.0重量%である。可塑剤の添加量は、好ましくは5.0〜8.0重量%である。通常、導体ペースト膜は乾燥すると皮膜にヒビが発生しやすいため、この実施形態では、ペースト中に可塑剤が多く含まれた組成である。
支持シート4の表面に形成してある外部電極パターン6の厚みは、乾燥後の膜厚で、好ましくは10〜30μmである。
本実施形態では、図2〜図4に示すように、外部電極パターン6が形成してある支持シート4の表面に、素子本体2の外表面の一部を押し付ける。その際に、支持シート4は、たとえば図4に示すように、素子本体2のサイズに対応する嵌め込み穴10が形成してある支持台8の上に載置され、その上から素子本体2を押し付けることが好ましい。素子本体2の支持シート4に対する押し付け圧力は、特に限定されないが、好ましくは4.9MPa〜49.0MPa程度である。
素子本体2を押し付けることで、支持シート4は、素子本体2と共に嵌め込み穴10の内部に落とし込まれ、素子本体2の下面から両側面の一部にわたり、外部電極パターン6が圧着される。その後に、支持台8を素子本体2から相対的に引き離すことで、支持シート4も素子本体2から剥がれ、図5に示すように、素子本体2には、外部電極パターン6が転写されて外部電極6aとなる。
その後、素子本体2の上面および両側面の一部に対しても、上述と同様にして、外部電極パターン6を転写して外部電極6aを形成することができる。なお、素子本体2における下面、上面および側面は、相対的な概念であり、図によって変化する。たとえば図2〜図4において、素子本体2の下面は、図1(B)における素子本体2の側面となる。
その後に、必要に応じて、脱バインダ処理、焼付け処理を行うことで、チップ型電子部品を得ることができる。本実施形態のチップ型電子部品は、たとえば多端子積層コンデンサ、コモンモードフィルタ、インダクタ、バリスタ、3端子フィルタ、バンドパスフィルタ、バラン、カプラ、アンテナスイッチモジュールなどとして好ましく用いられる。脱バインダ処理条件、焼付け条件などは、製造しようとする電子部品の種類、セラミック材料、電極材料などに応じて決定される。
本実施形態に係るチップ型電子部品の製造方法では、塗布法ではなく、印刷法などにより所定のパターン幅および均一な膜厚に予め形成された外部電極パターン6を素子本体2の所定位置に押し付けることにより転写する。そのため、パターン幅が均一で、図5に示すように、素子本体2の角部2aにおいても厚みが一定で機械的強度に優れた外部電極6aを有するチップ型電子部品を容易に製造することができる。
なお、上述した実施形態では、図4に示す嵌め込み穴10を有する支持台8を用いて、素子本体2を支持シート4に押し付けたが、本発明では、それに限定されず、支持台8を用いることなく、単に、素子本体2の下面および側面の一部を、支持シート4で囲んで押し付けても良い。
また、上述した実施形態では、支持シート4として、PETフィルムを用いたが、本発明では、それに限定されず、その他の樹脂フィルムを用いても良い。その他の樹脂フィルムの中でも、好ましくは支持シート4として熱剥離フィルムを用いる。熱剥離フィルムとは、熱を加えることで、粘着力が低下する粘着性フィルムである。熱剥離フィルムとしては、たとえば市販の感熱性粘着シートなどが用いられる。
支持シート4として熱剥離フィルムを用いる場合には、素子本体2を支持シート4に対して押し付けた後、あるいは同時に、支持シート4に熱を加えればよい。加熱温度は、熱剥離フィルムの粘着性が低下する温度であれば特に限定されないが、好ましくは、50〜150゜Cである。
支持シート4に熱を加えることで、支持シート4の表面の粘着力が低下し、外部電極パターン6は、支持シート4から容易に剥がれ、転写残りが無く、素子本体2に対して容易に転写される。
前述した実施形態に比較して、支持シート4に対する素子本体4の押し付け力も低下させることが可能である。なお、熱は、たとえば図4に示す支持台8を加熱することで、支持シート4に伝達できる。その他の方法として、熱風を支持シート4および/または素子本体2に加えることも考えられる。
第2実施形態
本実施形態の方法では、図6(A)に示すように、まず、PETフィルムなどで構成してある支持シート4を準備し、次に、同図(B)に示すように、支持シート4の表面に熱剥離層12を形成する。熱剥離層12は、通常の室温では、粘着性を有し、熱を加えることで、粘着性が低下する層であり、熱剥離フィルムと同様な材質で構成してある。
この実施形態では、図6(C)に示すように、熱剥離層12の上に、外部電極パターン6を印刷法により形成する。その後に、素子本体2の一部を、支持シート4で囲んで押し付け、その後に、熱を加えることで、熱剥離層12が支持シート4から容易に剥がれ、熱剥離層12が素子本体2に対して粘着する。その状態を図6(D)に示す。
その後に、脱バインダ処理および焼付け処理を行うことで、熱剥離層12を構成する樹脂成分は除去され、熱剥離層12の表面に印刷してある外部電極パターン6のみが素子本体2の表面に焼き付けられて外部電極6aとして残る。
本実施形態のその他の構成および作用効果は、前述した第1実施形態と同様である。
第3実施形態
本実施形態の方法では、図7(A)に示すように、まず、熱剥離フィルムで構成してある支持シート12aに、素子本体2のサイズに対応する凹部20を予め形成しておく。凹部20は、フィルムをプレス成形することにより形成できる。あるいはフィルムの所定位置で真空引きすることにより凹部20を形成しても良い。
その後に、各凹部20には、外部電極パターン6を印刷法により形成しておく。なお、支持シート12aの表面に外部電極パターン6を形成してから凹部を形成しても良いが、凹部20を形成してから外部電極パターン6を印刷により形成する方が作業性がよく、パターン6の厚みを均一に形成しやすい。
次に、図7(B)に示すように、支持台8の嵌め込み穴10に対応させて各凹部20を位置させ、上から素子本体2を支持シート12aの凹部20に落とし込み、その後に、支持台8を加熱すれば、外部電極パターン6は、支持シート12aから容易に剥がれる。その結果、図7(C)に示すように、外部電極パターン6は素子本体2の表面に良好に転写され、外部電極6aとなる。
本実施形態のその他の構成および作用効果は、前述した第1実施形態と同様である。
第4実施形態
本実施形態の方法では、図8(A)に示すように、まず、熱剥離フィルムで構成してある支持シート12aに、素子本体2のサイズに対応する凹部20と凸部20bとを交互に予め形成しておく。そして、各凹部20には、外部電極パターン6を印刷法により形成しておく。
また、各素子本体2の下面は、支持基板30などにより固定しておく。その状態で、各素子本体2の上面に支持シート12aの各凹部20aが位置するように、支持シート12aを上からかぶせる。その後に、図8(B)に示すように、支持シート12aの上から静水圧力を加える。静水圧力としては、特に限定されないが、好ましくは4.9MPa〜49.0MPaである。
その後に、支持シート12aを加熱すれば、外部電極パターン6は、支持シート12aから容易に剥がれる。その結果、図8(C)に示すように、外部電極パターン6は素子本体2の表面に良好に転写され、外部電極6aとなる。
本実施形態のその他の構成および作用効果は、前述した第1実施形態と同様である。
図9(A)は実際に転写した後の熱剥離フィルムからなる支持シートの表面を示し、図9(B)は外部電極パターンが転写された後の素子本体の写真である。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
たとえば、上述した実施形態では、素子本体2として、焼成後のチップを用いたが、本発明の方法では、それに限定されず、焼成前のグリーンチップからなる素子本体であっても良い。
図1(A)は本発明の一実施形態に係るチップ型電子部品の製造方法を示す斜視図、図1(B)は図1(A)に示す工程を得て得られたチップ型電子部品の斜視図である。 図2は図1(A)に示すII−II線に沿う要部断面図である。 図3は図2のIII-III線に沿う要部断面図である。 図4は、嵌め込み穴が形成してある支持台上で、素子本体を支持シートに向けて押し付けた状態を示す要部断面図である。 図5は図4の続きの工程を示す断面図である。 図6(A)〜図6(E)は本発明の他の実施形態に係るチップ型電子部品の製造方法を示す斜視図である。 図7(A)〜図7(C)は本発明のさらに他の実施形態に係るチップ型電子部品の製造方法を示す要部断面図および斜視図である。 図8(A)〜図8(C)は本発明のさらに他の実施形態に係るチップ型電子部品の製造方法を示す要部断面図および斜視図である。 図9(A)は本発明の実施例に係る転写後の支持シートの写真、図9(B)は本発明の実施例に係る転写後のチップ型電子部品の写真である。
符号の説明
2… 素子本体
2a… 角部
4,12a… 支持シート
6… 外部電極パターン
6a… 外部電極
8… 支持台
10… 嵌め込み穴
12… 熱剥離層
20,20a… 凹部
20b… 凸部
30… 支持基板

Claims (4)

  1. 支持シートの凹部に外部電極パターンが形成された支持シートを準備する工程と、
    素子本体に前記凹部が位置するように前記支持シートをかぶせる工程と、
    前記支持シートの上から静水圧力を加えて、支持シートを、前記素子本体に押し付け、前記静水圧力を前記支持シートの裏面に均等に作用させて、前記素子本体の表面に外部電極パターンを転写する工程と、を有し、
    前記凹部は、前記素子本体のサイズに対応することを特徴とするチップ型電子部品の製造方法。
  2. 前記支持シートはポリエチレンテレフタレート製フィルムであり、前記外部電極パターンが形成される前記支持シートの表面には、剥離容易化処理が施してある請求項1に記載のチップ型電子部品の製造方法。
  3. 前記支持シートには、前記素子本体のサイズに対応する前記凹部を予め形成し、
    前記凹部に、前記外部電極パターンを形成し、
    前記外部電極パターンが形成してある前記凹部に、前記素子本体を押し付け、前記素子本体の表面に外部電極パターンを転写することを特徴とする請求項1または2に記載のチップ型電子部品の製造方法。
  4. 前記支持シートには、前記外部電極パターンを形成し、その後に、
    前記外部電極パターンに対応する位置に、前記素子本体のサイズに対応する前記凹部を形成し、
    前記外部電極パターンが形成してある前記凹部に、前記素子本体を押し付け、前記素子本体の表面に外部電極パターンを転写することを特徴とする請求項1または2に記載のチップ型電子部品の製造方法。
JP2006091998A 2006-03-29 2006-03-29 チップ型電子部品の製造方法 Expired - Fee Related JP5160746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006091998A JP5160746B2 (ja) 2006-03-29 2006-03-29 チップ型電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091998A JP5160746B2 (ja) 2006-03-29 2006-03-29 チップ型電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2007266485A JP2007266485A (ja) 2007-10-11
JP5160746B2 true JP5160746B2 (ja) 2013-03-13

Family

ID=38639149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091998A Expired - Fee Related JP5160746B2 (ja) 2006-03-29 2006-03-29 チップ型電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5160746B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287211B2 (ja) * 2008-12-17 2013-09-11 株式会社村田製作所 セラミック電子部品の製造方法および製造装置
TW201813724A (zh) * 2016-10-14 2018-04-16 創力艾生股份有限公司 電子零件的製造方法及裝置以及電子零件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6341011A (ja) * 1986-08-06 1988-02-22 株式会社村田製作所 電子部品の製造方法
JPS6341010A (ja) * 1986-08-06 1988-02-22 株式会社村田製作所 電子部品の製造方法
JPH0590073A (ja) * 1991-09-30 1993-04-09 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JPH09246125A (ja) * 1996-03-11 1997-09-19 Mitsubishi Materials Corp チップ型電子部品の製造方法
JPH1116761A (ja) * 1997-06-23 1999-01-22 Taiyo Yuden Co Ltd 電子部品の外部電極形成方法
JP4544390B2 (ja) * 2001-09-21 2010-09-15 Tdk株式会社 積層セラミック電子部品の製造方法
JP4160858B2 (ja) * 2003-05-28 2008-10-08 京セラ株式会社 積層セラミック電子部品の製造方法
JP4289100B2 (ja) * 2003-09-25 2009-07-01 株式会社村田製作所 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
JP2007266485A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4576670B2 (ja) セラミック基板の製造方法
JP3760942B2 (ja) 積層セラミック電子部品の製造方法
JP2003276017A (ja) セラミックグリーンシート及びその製法並びにセラミック積層体の製法
JPWO2004061879A1 (ja) 内部電極を持つ電子部品の製造方法
JP5160746B2 (ja) チップ型電子部品の製造方法
WO2004095479A1 (ja) 積層電子部品用の積層体ユニットの製造方法
JP2009200439A (ja) 積層型電子部品の製造方法
JP3527667B2 (ja) セラミック電子部品の製造方法
JP4116854B2 (ja) セラミック積層体の製造方法
JP3603655B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品の製造方法
JP2011096754A (ja) 支持フィルムおよびこれを用いた配線基板の製造方法、ならびに配線基板
JP3602368B2 (ja) 積層セラミック電子部品の製造方法
JP2002343674A (ja) 積層セラミックコンデンサの製造方法
JP4663706B2 (ja) 電子部品の製造方法
JP7276658B2 (ja) セラミック電子部品および積層セラミックコンデンサの製造方法
JP3196713B2 (ja) セラミック電子部品の製造方法
JP6743903B2 (ja) セラミック基板及びセラミック基板の製造方法
JP4084785B2 (ja) 電子部品の製造方法
JP4341282B2 (ja) セラミック電子部品の製造方法
JP2998499B2 (ja) 積層セラミックコンデンサの製造方法
JP2003086456A (ja) 積層セラミックコンデンサの内部電極転写箔、およびその製造方法
JP3527668B2 (ja) セラミック電子部品の製造方法
JP2001110674A (ja) セラミック電子部品の製造方法
KR100818513B1 (ko) 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법
JP2003347708A (ja) 電極パターンの転写方法および複合電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120119

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5160746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees