KR100818513B1 - 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법 - Google Patents

음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법 Download PDF

Info

Publication number
KR100818513B1
KR100818513B1 KR1020060084729A KR20060084729A KR100818513B1 KR 100818513 B1 KR100818513 B1 KR 100818513B1 KR 1020060084729 A KR1020060084729 A KR 1020060084729A KR 20060084729 A KR20060084729 A KR 20060084729A KR 100818513 B1 KR100818513 B1 KR 100818513B1
Authority
KR
South Korea
Prior art keywords
dielectric sheet
binder
electrode pattern
film
forming
Prior art date
Application number
KR1020060084729A
Other languages
English (en)
Other versions
KR20080021378A (ko
Inventor
최용석
정승교
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060084729A priority Critical patent/KR100818513B1/ko
Publication of KR20080021378A publication Critical patent/KR20080021378A/ko
Application granted granted Critical
Publication of KR100818513B1 publication Critical patent/KR100818513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 베이스 필름 상에 바인더 필름을 형성하는 단계와, 상기 바인더 필름 상에 전극패턴을 형성하는 단계, 및 상기 전극패턴을 덮도록 상기 바인더 필름 상에 유전체 시트를 형성하는 단계를 포함하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법 및 음각전극패턴을 갖는 다층 세라믹 기판 제조방법을 제공한다.
LTCC, 전극(electrode), 음각(engraved)

Description

음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹 기판 제조방법{MANUFACTURING METHOD OF DIELECTRIC SHEET PRODUCT AND LAMINATED CERAMIC BOARD HAVING ENGRAVED ELECTRODE PATTERN}
도1은 종래기술에 따른 LTCC 외부 전극의 형성방법의 순서도이다.
도2a 내지 도2c는 본 발명의 바람직한 실시형태에 따른 음각 전극이 형성된 유전체 시트 제품 제조공정의 단면도이다.
도3은 본 발명에 사용되는 바인더 필름의 제조공정도이다.
도4a 내지 도4g는 본 발명의 일 실시형태에 따른 음각 전극이 형성된 다층 세라믹 기판 제조 방법에 대한 단면도이다.
도5는 본 발명의 다른 실시형태에 따른 음각 전극이 형성된 다층 세라믹 기판 제조 방법에 대한 플로우 차트이다.
<도면의 주요부분에 대한 부호 설명>
20 : 유전체 시트 제품 21 : 베이스 필름
22 : 바인더 필름 23 : 인쇄 전극
24 : 유전체 시트 40 : 다층 세라믹 기판
45 : 비아홀 46 : 성형 시트
본 발명은, LTCC(Low Temperature Cofired Ceramics)의 전극을 형성하는 방법에 관한 것으로, 보다 상세하게는 전극이 유전체층에 음각으로 형성되는 방법에 관한 것이다.
최근 무선통신분야에서는 고주파 대역에서 사용 가능하고, 다양한 기능을 가지면서도 크기가 작은 세라믹부품들이 사용되는데 , 상기 세라믹 부품들은 주로 적층기술을 기반으로 저온에서 소성되는 LTCC(low temperature cofired ceramics)공정에 의해 제조된다.
LTCC는 복수개의 세라믹층이 적층되고 각 층마다 전극이 형성되며, 상기 전극들을 비아홀 등을 통해서 서로 연결된다.
도1은 종래기술에 의한 LTCC에서의 최상층의 전극 형성방법이다.
도1을 참조하면, 적층 유전체 시트층의 사이에 내부 전극(12)이 형성되어 있으며, 상기 내부 전극(12)은 비아홀(13)을 통해 연결되어 있는 유전체 시트(11)를 준비하고(a), 상기 적층된 유전체 시트상에 도전성 페이스트 등을 사용하여 전극(14)을 인쇄하고(b), 상기 전극(14)을 소성할 수 있는 온도로 소성 후(c), 상기 전극에 대해 도금을 실시(d)하여 외부전극을 형성한다.
종래기술에 따라 LTCC 외부전극을 형성하는 경우 신호의 손실을 줄이기 위해 기본적으로 대략 10㎛ 정도의 두께를 유지하고 있다. 이러한 인쇄방식으로 적층체의 최상면에 전극을 형성하는 경우에 후속 공정인 도금공정에서 도금액이 상기 인쇄된 전극과 유전체 시트층의 사이로 침투될 가능성이 높다. 이는 이후 완제품에서 전극과 세라믹층의 부착력을 약화시키는 원인이 된다. 또한, 기존의 전극인쇄 방법에서 위로 볼록한 인쇄 패턴의 높이가 균일하지 않을 경우 볼그리드 어레이(BGA) 또는 표면 실장방법(SMT)으로 IC 또는 칩(chip)이 부착될 때 그 접합품질이 떨어지는 문제점이 있다.
상기한 문제점을 해결하기 위해서, 본 발명은 유전체 시트의 내부에 음각되어 전극과 유전체층 사이의 부착력이 강화되는 전극을 형성하는 방법과 음각 인쇄 방식을 통한 우수한 표면 조도를 이용하여 IC 또는 칩과의 부착성의 향상을 제공하는데 그 목적이 있다.
본 발명은, 베이스 필름 상에 바인더 필름을 형성하는 단계와, 상기 바인더 필름 상에 전극패턴을 형성하는 단계, 및 상기 전극패턴을 덮도록 상기 바인더 필름 상에 유전체 시트를 형성하는 단계를 포함하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법을 제공한다.
상기 바인더 필름을 형성하는 단계는, 바인더 수지와 용매를 혼합하여 바인더 용액을 마련하는 단계와, 상기 바인더 용액을 상기 베이스 필름에 도포하는 단계와, 상기 도포된 바인더 용액을 건조시키는 단계를 포함할 수 있다.
상기 바인더 수지는, 셀룰로오스(cellulose), 에틸 셀룰로오스(ethyl cellulose), 폴리비닐 부티랄(polyvinyl butyral: PVB), 폴리메틸 메타크릴레이트(polymethyl methacrylate: PMMA), 폴리아크릴 에스테르(polyacrylate esters) 중에서 선택된 하나 또는 둘 이상의 혼합물일 수 있다.
상기 용매는, 메틸 에틸 케톤(methyl ethyl kethone), 에틸 알코올(ethyl alcohol), 이소프로필 알코올(isopropyl alcohol), 톨루엔(toluene), 디에틸 에테르(diethyl ether), 삼염화 에틸렌(trichloro ethylene), 메탄올(methanol)등의 단일 용매 또는 둘 이상의 혼합용매일 수 있다.
상기 전극패턴을 형성하는 단계는, 상기 바인더 필름 상에 전극페이스트를 원하는 패턴으로 인쇄하는 단계와, 상기 인쇄된 전극페이스트를 건조시키는 단계를 포함할 수 있다.
상기 유전체 시트 제품 제조방법은, 상기 유전체 시트에 적어도 하나의 도전성 비아홀을 형성하는 단계를 더 포함할 수 있다.
바람직하게는, 상기 바인더 필름으로부터 상기 베이스 필름을 제거하는 단계를 더 포함할 수 있다.
본 발명은 또한, 상기의 제조방법으로 제조된 음각전극패턴을 갖는 적어도 하나의 유전체 시트 제품을 마련하는 단계와, 상기 유전체 시트 제품에 적어도 하나의 도전성 비아홀을 형성하는 단계와, 상기 적어도 하나의 유전체 시트 제품을 포함한 복수의 유전체 시트를 가압 적층하여 다층 세라믹 기판을 위한 적층체를 형성하는 단계와, 상기 적어도 하나의 유전체 시트 제품으로부터 상기 베이스 필름을 제거하는 단계와, 상기 적층체를 가소시킴으로써 상기 적어도 하나의 유전체 시트 제품의 바인더 필름를 제거하는 단계, 및 상기 적층체를 소성하는 단계를 포함하는 다층 세라믹 기판 제조방법을 제공한다.
상기 적층체를 형성하는 단계는, 상기 음각전극패턴을 갖는 유전체 시트 제품이 상기 적층체의 최외곽층으로 배치되도록 적층하는 단계를 포함할 수 있다.
상기 베이스 필름을 제거하는 단계는, 상기 적층체를 형성하는 단계에서 상기 적어도 하나의 유전체 시트 제품을 원하는 적층 위치에 배치한 후에, 상기 베이스 필름을 제거함으로써 실행될 수 있다.
상기 가소공정의 온도는 250 내지 400℃이고, 상기 소성공정의 온도는 800 내지 1000℃일 수 있다.
상기 바인더 필름을 제거하는 단계는, 상기 적층체를 소성하는 단계에서 실행될 수 있다.
본 발명은, 바인더수지로 이루어진 바인더 필름, 및 상기 바인더 필름 상에 형성되며, 상기 바인더 필름과 접하는 면에 전극패턴이 음각으로 형성된 유전체 시트를 포함하는 유전체 시트 제품을 제공한다.
이하, 도면을 참조하여 본 발명에 대해 상세히 설명하겠다.
도2a 내지 도2c는 본 발명의 바람직한 실시형태에 따른 음각 전극이 형성된 유전체 시트 제조공정의 단면도이다.
도2a를 참조하면, 베이스 필름(21)상에 바인더 필름(22)이 형성된다.
상기 베이스 필름(21)은, Si 코팅된 PET 필름이 사용될 수 있다.
상기 바인더 필름(22)은, 바인더 수지 및 용매를 혼합한 바인더 용액을 상기 베이스 필름(21)에 도포하고 건조하여 제조할 수 있다.
상기 바인더 필름(22)은 5~8 ㎛의 두께를 갖는 층으로 형성되는 것이 바람직하다.
상기 바인더 필름이 형성되는 과정은 도3에서 더 상세하게 설명하겠다.
도2b를 참조하면, 상기 바인더 필름(22)상에 전극패턴(23)이 형성된다.
상기 전극패턴(23)이 형성되는 바인더 필름(22)의 표면은 상기 베이스 필름(21)의 표면보다 큰 거칠기를 가지고 있어서 전극패턴을 인쇄하는데 용이한 면이 있다.
상기 전극패턴(23)은 도전성 잉크 또는 도전성 페이스트를 사용해서 인쇄할 수 있으며, 본 실시예에서는 은(Ag)분말을 주원료로 하는 페이스트를 사용하였다.
본 실시예에서는, 스크린 인쇄법에 의해 전극 잉크를 일정간격을 두면서 연속적으로 인쇄했다. 상기 전극 페이스트가 인쇄된 상기 바인더 필름을 약 85℃로 가열된 열풍건조지역을 통과시켜 상기 전극 페이스트중의 용제를 증발시켜 전극패턴을 형성하였다.
본 실시예에서, 상기 바인더 필름(22)상에 형성된 전극패턴(23)은 약 10㎛ 정도의 두께를 갖도록 하였다.
도2c를 참조하면, 상기 인쇄된 전극패턴(23) 및 바인더 필름(22)을 덮는 유전체시트(24)가 형성된다.
상기 유전체 시트(24)는 유전체 슬러리를 이용하여 상기 전극패턴이 인쇄된 바인더 필름 위에 성형될 수 있다.
본 실시예에서, 상기 유전체 슬러리는, LTCC 분말 100g에 톨루엔/에탄올(60/40 vol%)혼합용액 30g과 기타 유기 첨가물 1g을 잘 섞이도록 밀링(milling) 하여, 충분히 믹스된 후 다시 고형분 40%의 아크릴 계열(또는 PVB 계열)의 바인더 용액 40g를 첨가한 후 충분히 섞이도록 밀링(milling)하여 제조하였다.
이와 같이, 유전체 슬러리로 상기 전극패턴(23) 및 바인더 필름을 도포한 후에 적절한 온도에서 건조시켜 상기 유전체시트(24)가 형성된다.
이러한 공정에 의해 형성된 유전체 시트 제품(20)은 유전체 시트(24)에 전극패턴(23)이 음각 형성되어 있어서, 전극이 유전체 시트에 양각으로 형성된 종래의 기술에 비해 상기 유전체 시트(24)와 전극패턴(23)이 접촉하는 면적이 넓어지므로 부착력이 강해진다.
상기 유전체 시트(24) 및 전극패턴(23) 상에 형성된 베이스 필름(21)은, 물리적인 힘을 가해 제거할 수 있으며, 바인더 필름(22)은 열을 가해 제거할 수 있다.
상기 바인더 필름(22)은 250 ~ 400℃ 정도의 온도에서 전소되는 특징을 갖도록 제조될 수 있다.
도3은 본 발명에 사용되는 바인더 필름의 제조공정도이다.
상기 서술한 다양한 바인더 수지 및 용매 중에서 본 발명에 실시될 상기 바인더 수지 및 용매를 선택할 경우, 상기 바인더 수지 및 용매는 용융성이 높은 것을 선택한다. 상기와 같이 바인더 수지 및 용매가 선택되면, 상기 선택된 바인더 수지 및 용매를 혼합하여 바인더 용액(32)을 만든다. 바람직하게는, 상기 바인더 용액(32)의 바인더 수지 및 용매의 혼합비는 무게를 기준으로 1:10 일 수 있다.
본 발명의 실시예에서 상기 바인더 수지로는 폴리비닐 부티랄(polyvinyl butyral: PVB)을 선택하고, 상기 용매로는 톨루엔(toluene) 및 에탄올(ethanole)이혼합된 혼합용매를 선택할 수 있다. 바람직하게는, 상기 혼합용매의 톨루엔 및 에탄올의 혼합비는 60wt% : 40wt% 일 수 있다.
상기 선택된 바인더 수지 및 용매가 혼합된 바인더 용액(32)을 홀이 있는 지그(37)에 장입한 후, 상기 바인더 용액(32)이 장입된 지그(32)를 베이스 필름(31)의 길이 방향으로 이동시키면서 상기 베이스 필름(31)에 상기 바인더 용액(32)을 캐스팅하여 바인더 필름(32)을 제작한다. 상기와 같이 제작된 바인더 필름(32)은 원하는 면적으로 재단된다.
도4a 내지 도4g는 본 발명의 일 실시형태에 따른 음각 전극이 형성된 다층 세라믹 기판 제조 방법에 대한 단면도이다.
도4a 내지 도4c의 공정은 상기 도2에서 설명된바 있으므로 상세한 설명은 생략한다.
도4d를 참조하면, 도2의 공정을 통해 제조된 유전체 시트 제품(20)에 비아홀(45)을 형성한다. 본 실시예에서는 도2의 공정에 의해 제조된 유전체 시트 제품(20)을 180도 회전시켜 베이스 필름(41)이 상부에 위치하도록 하고 비아홀(45)을 형성하였다.
상기 비아홀(45)은 유전체 시트(44)에 음각된 전극패턴(43)을 다른 층에 형성된 전극과 전기적으로 연결하기 위해서 상기 유전체 시트 제품(20)을 관통하여 형성된다.
상기 비아홀(45)을 형성하는 단계는, 원하는 전극 패턴의 연결구조에 따라 펀칭 후에 도전성 물질로 펀칭된 부분을 채우는 비아필(via-fill) 방법을 사용할 수 있다.
이와 같은 비아홀이 각각의 유전체 시트 제품마다 개별적으로 형성되고, 상기 유전체 시트 제품들이 적층되는 순서로 적층 캐패시터가 형성되는 것이 일반적이다. 그러나 공정에 따라서, 적층된 구조체 전체를 관통하는 비아홀도 형성될 수 있다.
도4e를 참조하면, 상기 비아홀(45)이 형성된 유전체 시트 제품(20)의 유전체시트(44)를 다른 성형 시트(46)와 접촉시키고 가압 적층하여 적층체를 형성하는 공정이다.
본 실시예의 성형 시트(46)는 3개의 유전체 시트가 적층되어 있으며, 상기 성형시트(46)의 적층체 사이에도 전극 및 비아홀이 형성되어 있다.
도4f는, 베이스 필름(41)을 박리하는 단계이다.
상기 베이스 필름(21)은 손을 사용하여 쉽게 박리할 수 있다.
이 공정을 통해 유전체 시트를 덮고 있는 바인더 필름이 노출되게 된다.
도4g는, 가소 공정에 의해 바인더 필름(42)을 제거하는 단계이다.
상기 적층된 유전체 적층체를 소성하기 위해서는 고온(800~900℃)으로 소성 하는 단계를 거쳐야 한다.
상기 바인더 필름(42)은 250 내지 400℃의 온도에서 전소되는 성질을 갖도록 제조될 수 있다. 따라서, 상기 유전체 시트의 소성온도에서 상기 바인더 필름(22)은 전소되어 제거될 수 있다.
이러한 고온 소성에 의해 상기 유전체 적층체가 소성되는 동시에 상기 전극도 열팽창에 의해 부피가 변할 수 있다. 전극이 양각 인쇄된 경우에는 이러한 전극과 유전체 시트의 열팽창 계수의 차이에 의해 소성시 전극이 박리되거나 불량률이 높아지는 경우가 생긴다. 그러나, 본 실시예에서는 외부 전극패턴(43)이 이미 유전체 시트(44)의 내부로 음각되어 형성되어 있기 때문에 열팽창 계수 차이에 의해 전극이 유전체시트와 박리되는 현상을 줄일 수 있다.
이 공정에 의해 상기 음각된 전극패턴(43)의 일부면만 외부로 노출시킬 수 있다. 상기 전극패턴(43)의 노출되지 않은 면은 상기 유전체 시트(44)와 접촉하고 있으므로, 유전체 시트의 상면에 전극패턴을 인쇄하는 경우보다 접촉면적이 넓어져서 부착력이 강하게 된다.
이와 같이, 상기 바인더 필름(42)을 제거하면, 유전체 시트(44)에 음각 인쇄된 전극패턴(43)의 일면이 외부로 노출된다. 상기 노출된 전극패턴(43)의 표면에 도금을 행할 수 있다.
도금 과정에서, 상기 전극의 일표면만이 노출되어 있으므로, 상기 전극패턴(43)과 유전체층(44) 사이의 계면에 도금액이 침투할 수 있는 확률이 낮아진다. 따라서, 도금에 의해 발생 될 수 있는 전극의 불량을 방지할 수 있다.
또한, 상기 음각 인쇄된 전극패턴(43)의 노출면은 양각으로 인쇄된 전극의 노출면에 비해 평평한 면을 가질 것이다. 전극이 양각으로 인쇄되는 경우에는 도전성 페이스트의 응집력 때문에 평평한 면이 형성되기 어렵기 때문이다.
따라서, 상기 전극패턴의 노출면에 외부 소자를 실장 하는 경우에, 본 실시예에 따른 음각 인쇄된 전극이 양각 인쇄된 전극보다 조도가 높아지므로 실장 강도의 신뢰성을 높일 수 있다.
도5는 본 발명의 실시형태에 따른 음각 전극패턴이 형성된 유전체 시트가 중간층에 배치되는 다층 세라믹 기판 제조 방법의 플로우 차트이다.
도5를 참조하면, 베이스 필름을 준비하는 단계, 상기 베이스 필름상에 바인더 필름을 형성하는 단계, 상기 바인더 필름상에 전극패턴을 형성하는 단계, 상기 바인더 필름상에 상기 전극을 덮도록 유전체 시트를 형성하여 유전체 시트 제품을 형성하는 단계는 도2에서 설명된 바와 같이 음각된 전극패턴이 형성된 유전체 시트 제품을 제조하는 공정이다.
상기 단계 이후에, 상기 음각 전극패턴이 형성된 유전체 시트에 비아홀을 형성하고, 상기 비아홀이 형성된 유전체 시트 제품의 유전체 시트를 다른 성형 시트 에 접촉시키고 가압 적층한다.
상기 적층된 유전체 시트 제품에서 베이스 필름을 제거한다. 상기 베이스 필름은 물리적인 힘을 가해 손으로 쉽게 제거할 수 있다.
상기 베이스 필름이 제거된 유전체 시트 제품의 바인더 필름이 노출된다. 상기 노출된 바인더 필름상에 다른 성형 시트를 접촉시켜 가압 적층한다.
상기 적층된 성형 시트를 고온에서 소성 시켜 다층 세라믹 기판을 소성한다. 상기 고온 소성 공정에 의해 성형 시트들 사이에 있는 바인더 필름은 전소 되어 제거된다.
본 실시예에서는, 음각 전극패턴이 형성된 유전체 시트를 다층 세라믹 기판의 중간층에 형성되도록 하는 공정을 나타낸다.
이러한 공정을 위해서, 유전체 시트 제품에서 베이스 필름만을 제거한 후, 노출된 바인더 필름상에 다른 성형 시트를 적층하고, 소성 공정을 통해 상기 적층체를 일체화 시킨다.
본 실시예에서, 적층되는 유전체 시트의 사이에 위치하는 상기 바인더 필름은 각각의 유전체 시트 사이의 결합력을 증가시키고 엽열(delamination)을 방지하는 역할을 한다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 바인더 필름 및 슬러리의 성분 및 그 비율 등은 다양하게 구현될 수 있다.
첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명에 따르면, 전극이 유전체 시트에 음각으로 형성되므로, 전극과 유전체 시트 계면에 도금액이 침투되는 것을 방지할 수 있고, 전극과 유전체의 전극 고착력이 강화되며, 전극 표면의 조도가 향상되어 전극에 부착되는 IC 또는 칩과의 접합력을 향상시킬 수 있다.

Claims (13)

  1. 베이스 필름 상에 바인더 필름을 형성하는 단계;
    상기 바인더 필름 상에 전극패턴을 형성하는 단계; 및
    상기 전극패턴을 덮도록 상기 바인더 필름 상에 유전체 시트를 형성하는 단계를 포함하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법.
  2. 제1항에 있어서,
    상기 바인더 필름을 형성하는 단계는,
    바인더 수지와 용매를 혼합하여 바인더 용액을 마련하는 단계와,
    상기 바인더 용액을 상기 베이스 필름에 도포하는 단계와,
    상기 도포된 바인더 용액을 건조시키는 단계를 포함하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법.
  3. 제2항에 있어서,
    상기 바인더 수지는,
    셀룰로오스(cellulose), 에틸 셀룰로오스(ethyl cellulose), 폴리비닐 부티랄(polyvinyl butyral: PVB), 폴리메틸 메타크릴레이트(polymethyl methacrylate: PMMA), 폴리아크릴 에스테르(polyacrylate esters) 중에서 선택된 하나 또는 둘 이상의 혼합물인 것을 특징으로 하는 음각전극패턴을 갖는 유전체 시트 제품 제조방 법.
  4. 제2항에 있어서,
    상기 용매는,
    메틸 에틸 케톤(methyl ethyl kethone), 에틸 알코올(ethyl alcohol), 이소프로필 알코올(isopropyl alcohol), 톨루엔(toluene), 디에틸 에테르(diethyl ether), 삼염화 에틸렌(trichloro ethylene), 및 메탄올(methanol) 중에서 선택된 단일 용매 또는 둘 이상의 혼합용매인 것을 특징으로 하는 음각전극패턴을 갖는 유전체 시트 제품 제조 방법.
  5. 제1항에 있어서,
    상기 전극패턴을 형성하는 단계는,
    상기 바인더 필름 상에 전극페이스트를 원하는 패턴으로 인쇄하는 단계와,
    상기 인쇄된 전극페이스트를 건조시키는 단계를 포함하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법.
  6. 제1항에 있어서,
    상기 유전체 시트에 적어도 하나의 도전성 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법.
  7. 제1항에 있어서,
    상기 바인더 필름으로부터 상기 베이스 필름을 제거하는 단계를 더 포함하는 것을 특징으로 하는 음각전극패턴을 갖는 유전체 시트 제품 제조방법.
  8. 제1항 내지 제5항 중 어느 한 항에 따른 제조방법으로 제조된 음각전극패턴을 갖는 적어도 하나의 유전체 시트 제품을 마련하는 단계;
    상기 유전체 시트 제품에 적어도 하나의 비아홀을 형성하는 단계;
    상기 적어도 하나의 유전체 시트 제품을 포함한 적어도 하나의 유전체 시트를 가압 적층하여 다층 세라믹 기판을 위한 적층체를 형성하는 단계;
    상기 적어도 하나의 유전체 시트 제품으로부터 상기 베이스 필름을 제거하는 단계;
    상기 적층체를 가소시킴으로써 상기 적어도 하나의 유전체 시트 제품의 바인더 필름를 제거하는 단계; 및
    상기 적층체를 소성하는 단계를 포함하는 다층 세라믹 기판 제조방법.
  9. 제8항에 있어서,
    상기 적층체를 형성하는 단계는,
    상기 음각전극패턴을 갖는 유전체 시트 제품이 상기 적층체의 최외곽층으로 배치되도록 적층하는 단계를 포함하는 것을 특징으로 하는 다층 세라믹 기판 제조방법.
  10. 제8항에 있어서,
    상기 베이스 필름을 제거하는 단계는, 상기 적층체를 형성하는 단계에서 상기 적어도 하나의 유전체 시트 제품을 원하는 적층위치에 배치한 후에, 상기 베이스 필름을 제거함으로써 실행되는 것을 특징으로 하는 다층 세라믹 기판 제조방법.
  11. 제8항에 있어서,
    상기 바인더 필름을 제거하는 단계의 온도는 250 내지 400℃이고, 상기 적층체를 소성하는 단계의 온도는 800 내지 1000℃인 것을 특징으로 하는 다층 세라믹 기판 제조방법.
  12. 제8항에 있어서,
    상기 바인더 필름을 제거하는 단계는, 상기 적층체를 소성하는 단계에서 실행되는 것을 특징으로 하는 다층 세라믹 기판 제조방법.
  13. 바인더 수지로 이루어진 바인더 필름; 및
    상기 바인더 필름 상에 형성되며, 상기 바인더 필름과 접하는 면에 전극패턴이 음각으로 형성된 유전체 시트를 포함하는 유전체 시트 제품.
KR1020060084729A 2006-09-04 2006-09-04 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법 KR100818513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084729A KR100818513B1 (ko) 2006-09-04 2006-09-04 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084729A KR100818513B1 (ko) 2006-09-04 2006-09-04 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법

Publications (2)

Publication Number Publication Date
KR20080021378A KR20080021378A (ko) 2008-03-07
KR100818513B1 true KR100818513B1 (ko) 2008-03-31

Family

ID=39395900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084729A KR100818513B1 (ko) 2006-09-04 2006-09-04 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법

Country Status (1)

Country Link
KR (1) KR100818513B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162066A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法及びその製造装置
JPH11245497A (ja) 1998-02-27 1999-09-14 Toppan Printing Co Ltd パターン形成方法及びパターンの形成された基板
KR20060017023A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터 및 그제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162066A (ja) * 1995-12-04 1997-06-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法及びその製造装置
JPH11245497A (ja) 1998-02-27 1999-09-14 Toppan Printing Co Ltd パターン形成方法及びパターンの形成された基板
KR20060017023A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터 및 그제조방법

Also Published As

Publication number Publication date
KR20080021378A (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
CN102148081A (zh) 一种叠层片式陶瓷电子元器件的制造方法
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
JP2001352152A (ja) セラミック基板の製造方法
KR100674843B1 (ko) 기판의 치수변형을 최소화할 수 있는 ｌｔｃｃ기판의제조방법 및 이로부터 제조된 ｌｔｃｃ기판
KR100818513B1 (ko) 음각전극패턴을 갖는 유전체 시트 제품 및 다층 세라믹기판 제조방법
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
CN113179581B (zh) Ltcc器件及其制造方法
JP4203485B2 (ja) 積層セラミック基板の製造方法
KR100916067B1 (ko) 유전체 시트 및 다층 세라믹 기판 제조방법
KR101108823B1 (ko) 세라믹 기판 제조 방법
TW200815309A (en) Ceramic substrate and fabricating method thereof
KR100586942B1 (ko) 바인더 필름을 이용한 층간 적층방법
JP2006173240A (ja) セラミック基板の製造方法
KR20080050776A (ko) 다층 세라믹 캐패시터 제조방법
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JPH02166793A (ja) 多層セラミック回路基板の製造方法
TW200911072A (en) Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof
KR101878379B1 (ko) Com 타입 메탈 pcb용 mccl 제작 방법 및 이를 이용한 com 타입 메탈 pcb 제작 방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR100310908B1 (ko) 표면이평탄한금속상저온동시소성세라믹기판의제작공정
KR20000038386A (ko) 캠버가 제어된 금속상 저온 동시 소성 세라믹기판의 제작 공정
JP2003347708A (ja) 電極パターンの転写方法および複合電子部品の製造方法
JP3872440B2 (ja) ガラスセラミック回路基板の製造方法
JP2004253429A (ja) セラミック多層基板の製造方法
JP4108692B2 (ja) 複合電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee