JP5060112B2 - シフトレジスタ - Google Patents
シフトレジスタ Download PDFInfo
- Publication number
- JP5060112B2 JP5060112B2 JP2006325407A JP2006325407A JP5060112B2 JP 5060112 B2 JP5060112 B2 JP 5060112B2 JP 2006325407 A JP2006325407 A JP 2006325407A JP 2006325407 A JP2006325407 A JP 2006325407A JP 5060112 B2 JP5060112 B2 JP 5060112B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control signal
- circuit
- stage
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
図1は、本発明の第1の実施の形態を示すシフトレジスタのステージSAの回路図である。本実施の形態において、従来と同様な部分には同じ符号を付し、異なる部分を中心にして説明する。なお、本実施の形態のシフトレジスタは、複数のステージSA(SA1、SA2、・・・SAn)が直列に接続されて構成されている。そして、各ステージSAは、制御信号入力端子101と、制御信号出力端子102と、クロック信号入力端子103と、イネーブル回路1と、ディスエーブル回路2とを備えている。
図4は、本発明の第2の実施の形態を示すシフトレジスタのステージSBの回路図である。本実施の形態において、従来や第1の実施の形態と同様な部分には同じ符号を付し、異なる部分を中心にして説明する。なお、本実施の形態のシフトレジスタは、複数のステージSB(SB1、SB2、・・・SBn)が直列に接続されて構成されている。そして、各ステージSBは、制御信号入力端子101と、制御信号出力端子102と、クロック信号入力端子103と、イネーブル回路11と、ディスエーブル回路12とを備えている。
図5は、本発明の第3の実施の形態を示すシフトレジスタのステージSCの回路図である。本実施の形態において、従来や第1の実施の形態と同様な部分には同じ符号を付し、異なる部分を中心にして説明する。なお、本実施の形態のシフトレジスタは、複数のステージSC(SC1、SC2、・・・SCn)が直列に接続されて構成されている。そして、各ステージSCは、制御信号入力端子101と、制御信号出力端子102と、クロック信号入力端子103と、イネーブル回路1と、ディスエーブル回路22とを備えている。
図7は、本発明の第4の実施の形態を示すシフトレジスタのステージSDの回路図である。本実施の形態において、従来や前述した実施の形態と同様な部分には同じ符号を付し、異なる部分を中心にして説明する。なお、本実施の形態のシフトレジスタは、複数のステージSD(SD1、SD2、・・・SDn)が直列に接続されて構成されている。そして、各ステージSDは、制御信号入力端子101と、制御信号出力端子102と、クロック信号入力端子103と、イネーブル回路11と、ディスエーブル回路32とを備えている。
図8は、本発明の第5の実施の形態を示すシフトレジスタ50の回路図である。本実施の形態において、従来や前述した実施の形態と同様な部分には同じ符号を付し、異なる部分を中心にして説明する。なお、本実施の形態のシフトレジスタ50は、複数のステージSCが直列に接続されて構成されている。
2 ディスエーブル回路
3 回路本体
4 駆動回路
11 イネーブル回路
12 ディスエーブル回路
14 駆動回路
22 ディスエーブル回路
24 駆動回路
32 ディスエーブル回路
34 駆動回路
105 スイッチングトランジスタ
106 駆動トランジスタ
117 駆動トランジスタ
SA ステージ
SB ステージ
SC ステージ
SD ステージ
T7 第7トランジスタ
T8 第8トランジスタ
T9 第9トランジスタ
T10 第10トランジスタ
T11 第11トランジスタ
T12 第12トランジスタ
T13 第13トランジスタ
Vdd 高電圧
Vss 低電圧
Claims (2)
- 直列に接続された複数のステージからなるシフトレジスタにおいて、
前記複数のステージの各々は、イネーブル回路と、このイネーブル回路に接続されたディスエーブル回路と、を備え、
前記イネーブル回路は、入力された制御信号に基づいてオンにされるスイッチングトランジスタと、当該スイッチングトランジスタを介して供給される前記入力された制御信号に応じてクロック信号を次のステージの制御信号として出力する駆動トランジスタと、を備え、
前記ディスエーブル回路は、前記スイッチングトランジスタに制御信号が入力されて前記駆動トランジスタから前記次のステージの制御信号が出力される間を除く期間において、前記駆動トランジスタの出力を低電圧状態に維持する駆動回路と、当該駆動回路のオンオフ制御をする回路本体と、を備え、
当該回路本体は、第1の接続点を高電圧にプルアップする第1のトランジスタと、前記第1の接続点を前記入力された制御信号に応じて低電圧にプルダウンする第2のトランジスタと、前記第1の接続点の電位に応じてスイッチングをする第3のトランジスタと、当該第3のトランジスタのソースとの接続点である第2の接続点を前記入力された制御信号に応じて低電圧にプルダウンする第4のトランジスタと、前記第3のトランジスタのドレインとの接続点である第3の接続点を高電圧にプルアップする第5のトランジスタと、当該第3の接続点を前記次のステージの制御信号に対応する前記クロック信号に応じて低電圧にプルダウンする第6のトランジスタと、を含み、
前記駆動回路は、前記スイッチングトランジスタと前記駆動トランジスタとを接続する共有導線を低電圧にプルダウンする第7のトランジスタと、前記駆動トランジスタの出力端子を低電圧にプルダウンする第8のトランジスタと、を含み、
前記回路本体は、前記入力された制御信号に応じて前記第7のトランジスタ及び前記第8のトランジスタによるプルダウンを解除すると共に、前記次のステージの制御信号に応じて引き続き前記第7のトランジスタ及び前記第8のトランジスタによるプルダウンを解除することを特徴とするシフトレジスタ。 - 前記イネーブル回路は、前記駆動トランジスタと並列に接続され、前記スイッチングトランジスタからの前記入力された制御信号に応じて、前記次のステージの制御信号に対応する前記クロック信号を前記回路本体に出力する第2の駆動トランジスタを備え、
前記駆動回路は、前記第2の駆動トランジスタからの前記クロック信号を低電圧にプルダウンする第9のトランジスタを含み、
前記回路本体は、前記入力された制御信号に応じて前記第7、第8及び第9のトランジスタによるプルダウンを解除すると共に、前記第2の駆動トランジスタからの前記クロック信号に応じて引き続き前記第7、第8及び第9のトランジスタによるプルダウンを解除することを特徴とする請求項1に記載のシフトレジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/327,245 US7430268B2 (en) | 2006-01-05 | 2006-01-05 | Dynamic shift register with built-in disable circuit |
US11/327245 | 2006-01-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007184076A JP2007184076A (ja) | 2007-07-19 |
JP5060112B2 true JP5060112B2 (ja) | 2012-10-31 |
Family
ID=37738053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006325407A Active JP5060112B2 (ja) | 2006-01-05 | 2006-12-01 | シフトレジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7430268B2 (ja) |
JP (1) | JP5060112B2 (ja) |
CN (1) | CN100456391C (ja) |
TW (1) | TWI347573B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101415562B1 (ko) * | 2007-08-06 | 2014-07-07 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 가지는 표시장치 |
JP5538890B2 (ja) * | 2007-09-12 | 2014-07-02 | シャープ株式会社 | シフトレジスタ |
CN101785065B (zh) | 2007-09-12 | 2013-05-15 | 夏普株式会社 | 移位寄存器 |
CN101861625B (zh) * | 2007-12-27 | 2014-04-16 | 夏普株式会社 | 移位寄存器 |
CN102654969B (zh) * | 2011-12-31 | 2013-07-24 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
CN103295641B (zh) * | 2012-06-29 | 2016-02-10 | 上海天马微电子有限公司 | 移位寄存器及其驱动方法 |
TWI572246B (zh) * | 2015-09-07 | 2017-02-21 | 力林科技股份有限公司 | 發光二極體背光模組及其驅動裝置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5434899A (en) * | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
US5859630A (en) * | 1996-12-09 | 1999-01-12 | Thomson Multimedia S.A. | Bi-directional shift register |
KR100281336B1 (ko) * | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
KR100430099B1 (ko) * | 1999-03-02 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
JP2002175695A (ja) * | 2000-12-06 | 2002-06-21 | Alps Electric Co Ltd | シフトレジスタおよびシフトレジスタ回路 |
KR100752602B1 (ko) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
TW525139B (en) * | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
KR100803163B1 (ko) * | 2001-09-03 | 2008-02-14 | 삼성전자주식회사 | 액정표시장치 |
KR100753365B1 (ko) * | 2001-10-16 | 2007-08-30 | 삼성전자주식회사 | 쉬프트 레지스터 및 이를 갖는 액정표시장치 |
TWI298478B (en) * | 2002-06-15 | 2008-07-01 | Samsung Electronics Co Ltd | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
TW564429B (en) * | 2002-08-08 | 2003-12-01 | Au Optronics Corp | Shift register circuit |
TWI282081B (en) * | 2002-08-13 | 2007-06-01 | Au Optronics Corp | Shift register circuit |
TW571282B (en) * | 2002-09-17 | 2004-01-11 | Au Optronics Corp | Bi-directional shift register |
KR100574363B1 (ko) * | 2002-12-04 | 2006-04-27 | 엘지.필립스 엘시디 주식회사 | 레벨 쉬프터를 내장한 쉬프트 레지스터 |
US7319452B2 (en) * | 2003-03-25 | 2008-01-15 | Samsung Electronics Co., Ltd. | Shift register and display device having the same |
TWI220051B (en) * | 2003-05-22 | 2004-08-01 | Au Optronics Corp | Shift register circuit |
TWI229341B (en) * | 2003-08-13 | 2005-03-11 | Toppoly Optoelectronics Corp | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display |
US7203264B2 (en) * | 2005-06-28 | 2007-04-10 | Wintek Corporation | High-stability shift circuit using amorphous silicon thin film transistors |
US7286627B2 (en) * | 2005-07-22 | 2007-10-23 | Wintek Corporation | Shift register circuit with high stability |
TWI281164B (en) * | 2005-09-29 | 2007-05-11 | Au Optronics Corp | A shift register |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
-
2006
- 2006-01-05 US US11/327,245 patent/US7430268B2/en active Active
- 2006-08-17 TW TW095130222A patent/TWI347573B/zh not_active IP Right Cessation
- 2006-09-12 CN CNB2006101536223A patent/CN100456391C/zh active Active
- 2006-12-01 JP JP2006325407A patent/JP5060112B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TW200727216A (en) | 2007-07-16 |
TWI347573B (en) | 2011-08-21 |
US20070153967A1 (en) | 2007-07-05 |
JP2007184076A (ja) | 2007-07-19 |
CN100456391C (zh) | 2009-01-28 |
US7430268B2 (en) | 2008-09-30 |
CN1917089A (zh) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959813B2 (ja) | 半導体装置及び表示装置 | |
JP5048081B2 (ja) | バッファおよび表示装置 | |
JP5060112B2 (ja) | シフトレジスタ | |
JP6423957B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
JP4912186B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP6542901B2 (ja) | Goa回路と液晶ディスプレイ | |
JP6423956B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
JP4876108B2 (ja) | 電子回路のブートストラップポイント電圧を低下する方法、及びその方法を用いた装置 | |
KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
US9001013B2 (en) | Shift register circuitry, display and shift register | |
JP2020520038A (ja) | シフトレジスタユニット及びその制御方法、ゲート駆動回路、表示装置 | |
JP2010130688A (ja) | クロック信号発生方法及びクロック信号発生回路 | |
EP1783777A2 (en) | Shift register circuit | |
KR100826997B1 (ko) | 평판표시장치의 게이트 드라이버용 쉬프트 레지스터 | |
JP6601667B2 (ja) | シフトレジスタ回路及びゲートドライバ並びに表示装置 | |
CN104246897A (zh) | 移位寄存器和显示装置 | |
JP2010009738A (ja) | ブートストラップ回路及びそれを用いたシフトレジスタと表示装置 | |
WO2018126754A1 (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
TW200421248A (en) | Shift register and driving method thereof | |
US7760845B2 (en) | Shift register for a liquid crystal display | |
US20150161958A1 (en) | Gate driver | |
JP2011259418A (ja) | バッファ回路 | |
TWI552137B (zh) | 閘極驅動電路及其移位暫存器 | |
WO2019223550A1 (zh) | 移位寄存器、栅极驱动电路和显示装置 | |
JP2004040809A (ja) | 低電圧クロック信号を用いる連続パルス列発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070802 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100723 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101022 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101027 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5060112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |