JP5054081B2 - サーマルプリンタ - Google Patents

Description

本発明は、ラインサーマルヘッドを用いて印字を行うサーマルプリンタに関する。

従来、サーマルプリンタでは、ライン状に配置された多数の発熱素子を備えたラインサーマルヘッドによって主走査方向に画像を形成しつつ、主走査方向と直交する方向である副走査方向への用紙搬送を行い、印刷用紙上に画像を形成するようにしている。このようなサーマルプリンタでは、発熱素子を通電加熱することで印刷を行い、転写紙とインクリボンとを使用する場合には印刷用紙表面にインクリボンのインクを溶融又は昇華して転写紙に転写して画像を形成する。また、印刷用紙として感熱紙を用いる場合には感熱発色によって感熱紙に画像形成を行う（例えば、特許文献１参照）。

このようなサーマルプリンタのラインサーマルヘッドの制御について図１０及び図１１に基づいて説明する。図１０は従来のサーマルプリンタの構成を示すブロック図、図１１は図１０に示したサーマルヘッドの動作を示すタイミングチャートである。

図１０に示すように、サーマルプリンタ１００は、ラインサーマルヘッド１０１と、シフトレジスタ１０２と、ラッチ回路１０３と、スイッチ回路１０４と、ヘッドコントローラ１０５と、制御装置（ＣＰＵ）１０６とを備えている。

ラインサーマルヘッド１０１は、通電されることで発熱する複数の発熱素子１０１−１〜１０１−ｎが列状に配置されて構成されている。シフトレジスタ１０２は、ヘッドコントローラ１０５からの印刷データ読込クロック信号（ＣＬＫ）に同調してシリアル印刷データ（Ｄ１）を読み込みパラレル印刷データとして格納する。ラッチ回路１０３は、ヘッドコントローラ１０５からのラッチ信号（ＬＡＴＣＨ）に基づいて、シフトレジスタ１０２が格納しているパラレル印刷データ（Ｄ２）を読み込んで格納する。スイッチ回路１０４は、多数の発熱素子１０１−１〜１０１−ｎに対応して設けられたアンドゲート１０４−１〜１０４−ｎを備え、ラッチ回路１０３からのパラレル印刷データ（Ｄ２）とヘッドコントローラ１０５からのストローブ信号（ＳＴＢ）の論理積を各発熱素子１０１−１〜１０１−ｎに出力する。

ここで、ヘッドコントローラ１０５はサーマルプリンタ１００の制御装置（ＣＰＵ）１０６に制御され、クロック信号ＣＬＫ、シリアル印刷データＤ１、ラッチ信号ＬＡＴＣＨ、ストローブ信号ＳＴＢを出力する。制御装置１０６は、印刷用紙の副走査方向の移動、上位装置からの印刷データ入力の状況に応じてヘッドコントローラ１０５を制御する。

次に、サーマルプリンタ１００の動作について説明する。

図１１に示すように、サーマルプリンタ１００では、所定周期のクロック信号ＣＬＫ（図１１（ａ））に従い印刷１ライン毎にシリアル印刷データＤ１（図１１（ｂ））をシフトレジスタ１０２に取り込み、ラッチ回路１０３が１ラインのシリアル印刷データ（Ｄ１）を取り込んだ後、ラッチ信号ＬＡＴＣＨが発せられる（図１１（ｃ））。この状態でラッチ回路１０３にはシリアル印刷データＤ２が格納された状態となり、スイッチ回路１０４のアンドゲート１０４−１〜１０４−ｎにストローブ信号ＳＴＢが入力されて（図１１（ｄ））各発熱素子１０１−１〜１０１−ｎはシリアル印刷データＤ２に従って発熱する。

これにより、印刷用紙に各発熱素子１０１−１〜１０１−ｎの発熱状態による印刷がなされる。

近年、上述したようなラインサーマルヘッドにおいては、ストローブ信号ＳＴＢが入力されるドライブＩＣを複数備えることにより、各発熱素子１０１−１〜１０１−ｎの印字駆動のタイミングをずらすことが可能となっている。

例えば、サーマルプリンタを電源容量の少ないプリンタに適用する場合には、予め各ドライブＩＣを別々に駆動する（以下、分割駆動という）ことで、各ドライブＩＣで同時に電源を使用することを回避することができる。一方、サーマルプリンタをＰＯＳシステム等で用いられるレシートプリンタに適用する場合には、各ドライブＩＣを同時に駆動する（以下、一括駆動という）ことで、印字スピードを高速化することができる。

しかしながら、各ドライブＩＣを一括駆動する場合、印字速度の高速化が図れるものの、ベタ印字や横罫線を印字する際には、一括駆動されるドット数が大きくなるために電源電圧のドロップが発生し、十分な濃度を得ることができない、という問題がある。

また、分割駆動、例えば２分割駆動を行う場合、１ラインの駆動に必要な時間が２倍となり、十分な印字スピードを得ることができない、という問題がある。

本発明は、上記に鑑みてなされたものであって、電源容量の少ないサーマルプリンタであっても、印字の状況に応じ、印字スピードを落とすことなく印字でき、印字濃度を損ねることなく印字動作を行うことができるサーマルプリンタを提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明のサーマルプリンタは、複数の発熱素子が列状に配置されたラインサーマルヘッドと、前記ラインサーマルヘッドの前記各発熱素子を分割した単位である３つのブロックを各々駆動する第１ないし第３の駆動部と、印刷データを前記３つのブロック毎の印刷データに分割した分割データを前記第１ないし第３の駆動部にそれぞれ出力するデータ分割部と、クロックに同期して前記各分割データのデータラインにおける前記発熱素子のＯＮドット数をそれぞれ計数する第１ないし第３のドット数計算部と、前記第１および第２のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する第１加算回路と、前記第２および第３のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する第２加算回路と、前記第１ないし第３のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する総加算回路と、前記第１ないし第３ドット数計算部で計数されたＯＮドット数に応じた駆動パターンを前記３つのブロックの印字率に応じて変更して、前記第１ないし第３の駆動部を制御する駆動制御部と、を備え、前記駆動制御部は、前記総加算回路で計数されたＯＮドット数の合計が第１閾値を超えた場合に、印字率が高いと判断して、前記第１ないし第３の駆動部を別々に駆動し、前記総加算回路で計数されたＯＮドット数の合計が第２閾値以下の場合に、印字率が低いと判断して、前記第１ないし第３の駆動部を同時に駆動し、前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合であって、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以下の場合には、前記第１および第２の駆動部を同時に駆動するとともに、前記第３の駆動部については別に駆動し、前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合、かつ、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以上の場合であって、前記第２加算回路で計数されたＯＮドット数の合計が第４閾値以下の場合には、前記第２および第３の駆動部を同時に駆動するとともに、前記第１の駆動部については別に駆動し、前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合、かつ、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以上の場合であって、前記第２加算回路で計数されたＯＮドット数の合計が第４閾値以上の場合には、前記第１および第３の駆動部を同時に駆動するとともに、前記第２の駆動部については別に駆動する。

本発明によれば、印字制御部が、ラインサーマルヘッドの各発熱素子を分割した単位である複数のブロックを各々駆動する複数の駆動部を全て同時に駆動するか、または少なくとも１以上の駆動部を他の駆動部とは別に駆動するか、といった駆動パターンを各ブロックの印字率に応じて変更して、各駆動部を制御することにより、電源容量の少ないラインサーマルプリンタであっても、全ブロックの印字率が低い場合には各駆動部を同時に駆動させる駆動パターンにして印字スピードの高速化を図るとともに、全ブロックの印字率が高い場合には各駆動部を別々に駆動させる駆動パターンにして各駆動部で同時に電源を使用することを回避させることで印字濃度を損ねることを防止する、ということを選択的に実行させることができる。また、各ブロックの印字率がそれぞれ異なるような場合には、各ブロックの印字率に応じ、印字率が低いブロックでは印字スピードを落とすことなく印字でき、印字率が高いブロックでは印字濃度を損ねることなく印字動作を行うことができる、という効果を奏する。

図１は、本発明の実施の形態にかかるラベルプリンタを概略的に示す側面図である。 図２は、ラベルプリンタの各部の電気的接続を示すブロック図である。 図３は、ラインサーマルヘッドおよびヘッドコントローラを主体に示すブロック図である。 図４は、ドライブＩＣの構成を示す回路図である。 図５は、ドライブＩＣ毎の動作を示すタイミングチャートである。 図６は、ブロックの分割駆動パターン変更処理の流れを示す模式図である。 図７は、各ドライブＩＣを一括駆動させる場合の動作を示すタイミングチャートである。 図８は、各ドライブＩＣを分割駆動させる場合の動作を示すタイミングチャートである。 図９は、ラインサーマルヘッドおよびヘッドコントローラを主体に示すブロック図である。 図１０は、従来のサーマルプリンタの構成を示すブロック図である。 図１１は、図１０に示したサーマルヘッドの動作を示すタイミングチャートである。

以下に添付図面を参照して、この発明にかかるサーマルプリンタの最良な実施の形態を図１ないし図９を参照しつつ詳細に説明する。本実施の形態は、ラベルプリンタへの適用例である。

図１は、本発明の実施の形態にかかるラベルプリンタ１を概略的に示す側面図である。ハウジング４の外部に連続紙２を保持する用紙保持部３が設けられている。本実施の形態のラベルプリンタ１は、この用紙保持部３に保持された連続紙２をハウジング４の内部に引き込み、引き込んだ連続紙２に対してハウジング４の内部に収納された印刷機構５によって所定事項を印刷する。本実施の形態では、連続紙２としては、ロール状に巻回されたロール紙形態のラベル用紙又はタグ用紙が用いられる。

ハウジング４の内部には、給紙口６から排紙口７に連なる通紙経路８が形成されており、用紙保持部３において回転自在な一対の用紙保持ローラ９に転動自在に保持された連続紙２は給紙口６から通紙経路８に引き込まれ、排紙口７から排紙されるように案内されている。

こうして連続紙２を案内する通紙経路８には、印刷機構５が設けられている。印刷機構５は、ステッピングモータ１０（図２参照）によって回転駆動される回転自在なプラテンローラ１１と、このプラテンローラ１１に通紙経路８を介して当接するラインサーマルヘッド１２とを主体に形成されている。ラインサーマルヘッド１２は、プラテンローラ１１と平行に配置された支軸１３に回動自在に支持されたヘッド保持板１４に保持されており、このヘッド保持板１４は、図示しないスプリングによってラインサーマルヘッド１２がプラテンローラ１１に押し付けられる方向に付勢されている。

ここで、印刷機構５による印刷済み連続紙２の発行形態として、本実施の形態のラベルプリンタ１では、通紙経路８において印刷機構５のすぐ下流位置に配置されたラベル剥離板１５を用いて台紙からラベルを剥離して発行する剥離発行、連続紙２をそのままの形態で発行する連続発行、及び、カッタユニット１６を用いて１ラベル毎に台紙をカットしてラベルを発行するか、あるいは、連続紙を所定の単位でカットして発行するカット発行という３種類の発行形態の選択が可能である。ここでは、そのための構造や制御の説明は省略する。

図２は、ラベルプリンタ１の各部の電気的接続を示すブロック図である。プラテンローラ１１を回転駆動するためのステッピングモータ１０やラインサーマルヘッド１２等の各部は、ＣＰＵ１７等によって構成されたマイクロコンピュータ１８によって駆動制御される。つまり、各種演算処理を実行して各部を集中的に制御するＣＰＵ１７が設けられ、このＣＰＵ１７には固定データを固定的に格納するＲＯＭ１９と可変データを書換え自在に格納するＲＡＭ２０とがシステムバス２１を介して接続されている。ＲＯＭ１９には制御プログラムが格納され、マイクロコンピュータ１８は、ＲＯＭ１９に格納された制御プログラムに従い、ＲＡＭ２０をワークエリアとして利用しつつ各種の処理を実行する。

本実施の形態では、印刷機構５における印刷動作のためにマイクロコンピュータ１８に駆動制御される各部として、プラテンローラ１１を回転駆動するためのステッピングモータ１０を駆動制御するためのモータドライバ２２と、ラインサーマルヘッド１２の制御を行う印字制御部であるヘッドコントローラ４０とが設けられている。これらのモータドライバ２２及びヘッドコントローラ４０は、システムバス２１を介してＣＰＵ１７に接続されている。

また、本実施の形態のラベルプリンタ１は、ライン型の印刷方式を採用することから、ラインサーマルヘッド１２がライン状に備える多数個の発熱素子２４（図４参照）によって主走査方向の印刷を行い、連続紙２の搬送によって生ずるラインサーマルヘッド１２に対する連続紙２の移動によって副走査方向の印刷を行う。そこで、副走査方向の印刷のために、連続紙２の搬送タイミング等の検出が必要となり、本実施の形態では、このような検出のために透過型センサ２５と反射型センサ２６との２種類のセンサを含むセンサ部２７が通紙経路８中に配置されている。これらの透過型センサ２５と反射型センサ２６とは、Ｉ／Ｏポート２８を介してシステムバス２１に接続されている。ここで、透過型センサ２５は、連続紙２として用いられたラベル用紙におけるラベル間の台紙部分を検出するセンサであり、反射型センサ２６は、タグ用紙に印刷された位置検出用のマークを検出するセンサである。

さらに、本実施の形態のラベルプリンタ１では、外部機器から転送された印刷データをインターフェース２９から取り込み、このインターフェース２９を介して取り込んだ印刷データを画像データに変換して画像メモリ３０に展開する。なお、ＣＰＵ１７は、受信した印刷データを変換した画像データから１ライン毎のデータを出力する。そこで、それらのインターフェース２９及び画像メモリ３０も、システムバス２１を介してＣＰＵ１７に接続されている。

加えて、ラインサーマルヘッド１２のヘッド基板（図示せず）にはサーミスタ及びＡＤコンバータ（いずれも図示せず）が取り付けられており、このサーミスタによる検出信号（ヘッド温度情報）はＡＤコンバータによりデジタル値に変換されてＣＰＵ１７に取り込まれるように接続されている。

次に、ラインサーマルヘッド１２およびヘッドコントローラ４０について詳述する。ここで、図３はラインサーマルヘッド１２およびヘッドコントローラ４０を主体に示すブロック図、図４はドライブＩＣの構成を示す回路図、図５はドライブＩＣ毎の動作を示すタイミングチャートである。

ラインサーマルヘッド１２は、多数個（例えば、４３２個）の通電されることで発熱する列状に配置された発熱素子２４（２４−１〜２４−ｎ）（図４参照）に対して選択的に図示しない電源回路からの２４Ｖを印加することができるように構成されている。図３に示すように、ラインサーマルヘッド１２においては、駆動部である複数のドライブＩＣ５１〜５３を備えている。このようにラインサーマルヘッド１２の各発熱素子２４を分割した単位である複数のブロックを各々駆動する複数のドライブＩＣ５１〜５３を備えることにより、各発熱素子２４−１〜２４−ｎの印字駆動のタイミングをずらすことが可能となっている。

ヘッドコントローラ４０は、ラインサーマルヘッド１２の制御を行う印字制御部である。図３に示すように、ヘッドコントローラ４０は、ブロックデータ分割回路４１と、ＯＮドット数カウンタ４２〜４４と、第１加算回路４５と、第２加算回路４６と、総加算回路４７と、ストローブコントローラ４８と、を備えている。

各ドライブＩＣ５１〜５３は、図４に示すように、電圧を発熱素子２４に選択的に印加するためのスイッチ回路３３として、各発熱素子２４に対応させて、スイッチングトランジスタとして作用する複数個のトランジスタ３１（３１−１〜３１−ｎ）を備える。そして、各トランジスタ３１のオン・オフを制御するためのベースには、それぞれＡＮＤゲート３２（３２−１〜３２−ｎ）が接続され、これらのＡＮＤゲート３２からの出力信号が入力されるようになっている。

また、ラインサーマルヘッド１２には、入力されるクロック信号ＣＬＫを基準クロックとして動作するＤタイプのフリップフロップ回路（ＦＦ回路）からなるシフトレジスタ３４が設けられている。このシフトレジスタ３４は１４４ビットのものとして構成され、上記４３２個の発熱素子を３つに分けて各ドライブＩＣ５１〜５３に割り振られている。各ドライブＩＣ５１〜５３のシフトレジスタ３４には並列的に印刷データが入力されるため、印刷データの入力が高速になる。

図３に示すように、ヘッドコントローラ４０のブロックデータ分割回路４１は、ＣＰＵ１７から入力された印刷データを、ラインサーマルヘッド１２のドライブＩＣ５１〜５３にかかる発熱素子２４に対応するブロック毎の印刷データ（ＤＡＴ１，ＤＡＴ２，ＤＡＴ３）に分割して、各ドライブＩＣ５１〜５３のシフトレジスタ３４に出力する。

また、ドット数計算部であるヘッドコントローラ４０のＯＮドット数カウンタ４２〜４４は、データ分割部であるブロックデータ分割回路４１でブロック分割（ブロック１，ブロック２，ブロック３）された印刷データ（ＤＡＴ１，ＤＡＴ２，ＤＡＴ３）のそれぞれについて、図５に示すように、クロックに同期してデータラインにおける発熱素子の１の数（ＯＮのドット数）を計数する。第１加算回路４５は、ＯＮドット数カウンタ４２，４３における計数がそれぞれ入力されると、各計数を加算したＯＮドット数の計数結果を算出する。また、第２加算回路４６は、ＯＮドット数カウンタ４３，４４における計数がそれぞれ入力されると、各計数を加算したＯＮドット数の計数結果を算出する。さらに、総加算回路４７は、ＯＮドット数カウンタ４２〜４４における計数がそれぞれ入力されると、３つの全ブロックのＯＮドット数の計数を加算したＯＮドット数の計数結果を算出する。第１加算回路４５、第２加算回路４６、総加算回路４７の各加算回路で算出された計数結果は、ストローブコントローラ４８に入力される。

駆動制御部であるストローブコントローラ４８は、各加算回路の計数結果に応じて、ラインサーマルヘッド１２のドライブＩＣ５１〜５３にかかる発熱素子２４に対応するブロックの分割駆動のパターンを制御する。ストローブコントローラ４８によって実行されるブロックの分割駆動パターン変更処理については、後述する。

各ドライブＩＣ５１〜５３のシフトレジスタ３４には、ヘッドコントローラ４０で履歴処理（説明は省略する）がされた印刷データ（ＤＡＴ１，ＤＡＴ２，ＤＡＴ３）が、ラインサーマルヘッド１２の１ライン分ずつシリアル入力されるように構成されている。そして、各ドライブＩＣ５１〜５３の各シフトレジスタ３４にシリアル入力された１ラインを構成する印刷データはラッチ回路３５にパラレル出力されるように構成されている。各ラッチ回路３５は、データラッチ信号ＬＡＴＣＨの入力によってパラレル印刷データをＡＮＤゲート３２の一方の入力端子に入力するように構成されている（図４参照）。

一方、ストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）は、ヘッドコントローラ４０によって生成されてＣＰＵ１７からＡＮＤゲート３２のもう一方の入力端子に入力される。これにより、ＡＮＤゲート３２から出力信号が発生してトランジスタ３１のベースに出力される。こうして、対応する発熱素子２４に電圧が印加され、発熱素子２４が発熱駆動される。

次に、ストローブコントローラ４８によって実行される分割駆動ブロックのパターン変更処理について詳述する。ここで、図６はブロックの分割駆動パターン変更処理の流れを示す模式図である。

図６に示すように、総加算回路４７における計数結果が“１４４ｄｏｔ以下”の場合、すなわち印字率が低い場合には、ストローブコントローラ４８は、各ドライブＩＣ５１〜５３を分割駆動せずに同時に駆動（一括駆動）させるようなストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を各ドライブＩＣ５１〜５３に出力することで、印字スピードの高速化を図る。

ここで、図７は各ドライブＩＣ５１〜５３を一括駆動させる場合の動作を示すタイミングチャートである。図７に示すように、ストローブコントローラ４８は、各ドライブＩＣ５１〜５３に対してストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を同時に出力している。

一方、総加算回路４７における計数結果が“２８９ｄｏｔ以上”の場合、すなわち印字率が高い場合には、ストローブコントローラ４８は、各ドライブＩＣ５１〜５３を別々に駆動（３分割駆動）させるようなストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を各ドライブＩＣ５１〜５３に出力することで、各ドライブＩＣ５１〜５３で同時に電源を使用することを回避させる。

また、ストローブコントローラ４８は、総加算回路４７における計数結果が“１４５〜２８８ｄｏｔ”の場合には、まず第１加算回路４５の計数結果を参照する。ストローブコントローラ４８は、第１加算回路４５の計数結果が“１４４ｄｏｔ以下”の場合、すなわちブロック１およびブロック２の印字率が低い場合には、ブロック１を駆動するドライブＩＣ５１およびブロック２を駆動するドライブＩＣ５２を分割駆動せずに同時に駆動（一括駆動）させるとともに、ブロック３を駆動するドライブＩＣ５３のみを別々に駆動（２分割駆動）させるようなストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を各ドライブＩＣ５１〜５３に出力する。

ここで、図８は各ドライブＩＣ５１〜５３を分割駆動させる場合の動作を示すタイミングチャートである。図８に示すように、ストローブコントローラ４８は、ドライブＩＣ５１〜５２に対してストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２）を同時に出力するとともに、ドライブＩＣ５３に対するストローブ信号ＳＴＢ（ＳＴＢ３）をドライブＩＣ５１〜５２に対するストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２）よりも遅延させて出力している。

一方、ストローブコントローラ４８は、第１加算回路４５の計数結果が“１４５〜２８８ｄｏｔ”の場合には、第２加算回路４６の計数結果を参照する。ストローブコントローラ４８は、第２加算回路４６の計数結果が“１４４ｄｏｔ以下”の場合、すなわちブロック２およびブロック３の印字率が低い場合には、ブロック２を駆動するドライブＩＣ５２およびブロック３を駆動するドライブＩＣ５３を分割駆動せずに同時に駆動（一括駆動）させるとともに、ブロック１を駆動するドライブＩＣ５１のみを別々に駆動（２分割駆動）させるようなストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を各ドライブＩＣ５１〜５３に出力する。

一方、ストローブコントローラ４８は、第２加算回路４６の計数結果が“１４５〜２８８ｄｏｔ”の場合には、ブロック１を駆動するドライブＩＣ５１およびブロック３を駆動するドライブＩＣ５３を分割駆動せずに同時に駆動（一括駆動）させるとともに、ブロック２を駆動するドライブＩＣ５２のみを別々に駆動（２分割駆動）させるようなストローブ信号ＳＴＢ（ＳＴＢ１，ＳＴＢ２，ＳＴＢ３）を各ドライブＩＣ５１〜５３に出力する。

このように本実施の形態によれば、ヘッドコントローラ４０が、ラインサーマルヘッド１２の各発熱素子を分割した単位である複数のブロックを各々駆動する複数のドライブＩＣを全て同時に駆動するか、または少なくとも１以上のドライブＩＣを他のドライブＩＣとは別に駆動するか、といった駆動パターンを各ブロックの印字率に応じて変更して、各ドライブＩＣを制御する。これにより、電源容量の少ないラインサーマルプリンタであっても、全ブロックの印字率が低い場合には各ドライブＩＣを同時に駆動させる駆動パターンにして印字スピードの高速化を図るとともに、全ブロックの印字率が高い場合には各ドライブＩＣを別々に駆動させる駆動パターンにして各ドライブＩＣで同時に電源を使用することを回避させることで印字濃度を損ねることを防止する、ということを選択的に実行させることができる。また、各ブロックの印字率がそれぞれ異なるような場合には、各ブロックの印字率に応じ、印字率が低いブロックでは印字スピードを落とすことなく印字でき、印字率が高いブロックでは印字濃度を損ねることなく印字動作を行うことができる、という効果を奏する。

なお、本実施の形態においては、データラインの１の数（ＯＮの数）の計数結果によってブロックの分割駆動パターン変更を実行するようにしたが、これに限るものではない。例えば、図９に示すようにストローブコントローラ４８にライン数検出手段として機能するラインカウンタ４９を設け、ブロックの分割駆動パターンの変更は、各変更条件が規定ライン数だけ続いた時に機能するようにしても良い。

また、ストローブコントローラ４８は、サーミスタによって検出されるラインサーマルヘッド１２の温度情報を加味し、当該温度情報に応じてブロックの分割駆動パターン変更の判定基準（ドット数の境界値）を変更するものでも良い。このようにすることで、ストローブコントローラ４８は、印字率が高い場合であってもラインサーマルヘッド１２の温度が高い場合には、電源の負担が少なくて済むことから、複数のドライブＩＣを分割駆動せずに同時に駆動（一括駆動）させることができる。

１ サーマルプリンタ
１２ ラインサーマルヘッド
２４ 発熱素子
４０ 印字制御部
４１ データ分割部
４２〜４４ ドット数計算部
４８ 駆動制御部
５１〜５３ 駆動部

特開平８−２５８３１３号公報

Claims (2)

1. 複数の発熱素子が列状に配置されたラインサーマルヘッドと、
   前記ラインサーマルヘッドの前記各発熱素子を分割した単位である３つのブロックを各々駆動する第１ないし第３の駆動部と、
   印刷データを前記３つのブロック毎の印刷データに分割した分割データを前記第１ないし第３の駆動部にそれぞれ出力するデータ分割部と、
   クロックに同期して前記各分割データのデータラインにおける前記発熱素子のＯＮドット数をそれぞれ計数する第１ないし第３のドット数計算部と、
   前記第１および第２のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する第１加算回路と、
   前記第２および第３のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する第２加算回路と、
   前記第１ないし第３のドット数計算部におけるそれぞれのＯＮドット数の計数を加算する総加算回路と、
   前記第１ないし第３ドット数計算部で計数されたＯＮドット数に応じた駆動パターンを前記３つのブロックの印字率に応じて変更して、前記第１ないし第３の駆動部を制御する駆動制御部と、
   を備え、
   前記駆動制御部は、
   前記総加算回路で計数されたＯＮドット数の合計が第１閾値を超えた場合に、印字率が高いと判断して、前記第１ないし第３の駆動部を別々に駆動し、
   前記総加算回路で計数されたＯＮドット数の合計が第２閾値以下の場合に、印字率が低いと判断して、前記第１ないし第３の駆動部を同時に駆動し、
   前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合であって、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以下の場合には、前記第１および第２の駆動部を同時に駆動するとともに、前記第３の駆動部については別に駆動し、
   前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合、かつ、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以上の場合であって、前記第２加算回路で計数されたＯＮドット数の合計が第４閾値以下の場合には、前記第２および第３の駆動部を同時に駆動するとともに、前記第１の駆動部については別に駆動し、
   前記総加算回路で計数されたＯＮドット数の合計が第２閾値以上であって第１閾値以下の場合、かつ、前記第１加算回路で計数されたＯＮドット数の合計が第３閾値以上の場合であって、前記第２加算回路で計数されたＯＮドット数の合計が第４閾値以上の場合には、前記第１および第３の駆動部を同時に駆動するとともに、前記第２の駆動部については別に駆動する、
   ことを特徴とするサーマルプリンタ。
2. 前記ラインサーマルヘッドに設けられ、当該ラインサーマルヘッドのヘッド温度を検出するサーミスタを更に備え、
   前記駆動制御部は、前記サーミスタによって検出される前記ラインサーマルヘッドのヘッド温度情報を加味し、当該ヘッド温度情報に応じて駆動パターン変更の判定基準を変更する、
   ことを特徴とする請求項１記載のサーマルプリンタ。

Images