JP5014581B2 - 電荷転送イメージ素子の製造方法 - Google Patents

電荷転送イメージ素子の製造方法 Download PDF

Info

Publication number
JP5014581B2
JP5014581B2 JP2005039111A JP2005039111A JP5014581B2 JP 5014581 B2 JP5014581 B2 JP 5014581B2 JP 2005039111 A JP2005039111 A JP 2005039111A JP 2005039111 A JP2005039111 A JP 2005039111A JP 5014581 B2 JP5014581 B2 JP 5014581B2
Authority
JP
Japan
Prior art keywords
photosensitive film
well
pitch
charge transfer
transfer image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005039111A
Other languages
English (en)
Other versions
JP2005244217A (ja
Inventor
錫 河 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005244217A publication Critical patent/JP2005244217A/ja
Application granted granted Critical
Publication of JP5014581B2 publication Critical patent/JP5014581B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、電荷転送イメージ素子の製造方法に関する。
電荷転送イメージ素子は、入射された光により受光部によって生成されて蓄電された光励起電荷を出力部に移送し、移送された電荷を最終的に電圧形態に変換して画像（イメージ）情報を出力させる装置である。
電荷転送イメージ素子には、電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ；以下、ＣＣＤと称する。）を利用したものがあり、受光部である各画素の信号（電荷）を一時にアナログ的に画素以外の素子に転送して置き、その後、その信号を順次に読み出す信号転送方式を採用している。
このようなＣＣＤは、画素信号の転送方式によりフレーム転送（Ｆｒａｍｅ Ｔｒａｎｓｆｅｒ）方式とインターライン転送（Ｉｎｔｅｒｌｉｎｅ Ｔｒａｎｓｆｅｒ）方式とに大別される。
ＣＣＤは、複数の金属酸化膜半導体（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；以下、ＭＯＳと称する。）ダイオードやＰ／Ｎ接合フォトダイオードを一定した配列で形成した構造を有する。フレーム転送方式のＣＣＤは、入射光を信号電荷に変換する撮影部、信号電荷を蓄積する蓄積部及び信号電荷を水平転送する水平転送部、及び信号電荷を、電荷量に応じた電圧に変換して増幅する出力増幅器を含んで構成される。
また、インターライン転送方式のＣＣＤは、入射される光の強度により信号電荷を発生するフォトダイオードと、信号電荷を垂直方向に転送する垂直転送チャネルと、垂直転送チャネルから転送された信号電荷を水平方向に転送する水平転送チャネルと、水平転送チャネルから転送された信号電荷を検出して、電荷量に応じた電圧に変換する出力回路部と、を含んで構成される。
また、電荷転送イメージ素子は、フォトダイオード、垂直転送チャネル、水平転送チャネルなどを含む画素領域以外に、入出力回路部、増幅回路部などが集積される周辺回路領域を有する。
この際、一つのサブ基板上に画素領域と画素領域を取り囲む周辺回路領域が形成される。
一般的に、ＣＣＤを形成する基板は、チップの全領域がＮ形サブ基板を用いており、このＮ形サブ基板には一定の動作電圧が印加される。一方、周辺回路領域は、さまざまなトランジスタやダイオードなど素子が必要なため、このＮ形サブ基板にウェルが形成されている。中でも周辺回路領域のＰウェル部分は、グラウンドと連結することができるように、Ｐウェル形成工程時に、画素領域より高濃度のＰウェルを形成しなければならない。
従って、従来にはマスクを二枚使用して、１回目は全面に、２回目は周辺回路領域部分に追加してＰタイプイオン注入を行っていた。
このように、２回のドーピング工程とマスクの使用は、製造工程が煩わしく、コストが高い問題点がある。
韓国特許出願公開第２００２−００１２９０７号公報
本発明の技術的課題は、前記ドーピングマスクを用いることで、工程の短縮及びコスト削減が可能な電荷転送イメージ素子の製造方法を提供するところにある。
前述した技術的課題を達成するための本発明による電荷転送イメージ素子の製造方法は、周辺回路領域と画素領域とを有するサブ基板の全面に感光膜を形成する段階と、前記周辺回路領域のサブ基板上部の感光膜は除去し、前記画素領域のサブ基板上部の感光膜は一定したピッチの開口部が反復されて形成されるように感光膜パターンを形成する段階と、前記感光膜パターンをドーピングマスクとして前記サブ基板の全面に同一な濃度のイオンを注入する段階と、熱処理工程により前記注入されたイオンを拡散させ、前記周辺回路に第１ウェルを形成し、前記画素領域に第２ウェルを形成する段階を含み、前記周辺回路領域と前記画素領域は直接接し、前記第１ウェル及び第２ウェルは直接接し、相違なるイオン濃度を有していること、を含むことを特徴とする。
この製造方法において、感光膜パターンは、画素領域で、ライン形開口部が一定したピッチを有し、反復されて形成された構造を有することができる。
また、感光膜パターンは、画素領域で、開口部が上下左右一定したピッチを有し、反復的に形成されて、格子形状の構造を有することができる。
さらに、感光膜パターンは、画素領域で、開口部が上下左右一定したピッチを有し、ジグザグ形状で反復的に形成されることができる。
一方、ピッチは、ドーピングマスクを通じて注入されたイオンが拡散されて隣り合う開口部を通じて注入されたイオンが互いに繋がってウェルを形成することができる幅であることが望ましい。
その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
前述したように本発明によれば、ドーピングマスクが一定したピッチの開口部が反復されて形成された感光膜パターンより成り、前記ピッチが、隣り合う前記開口部を通じて注入されたイオンが互いに基板内で繋がってウェルを形成することができる幅を有するようにしたことで、同一な濃度のイオン注入を一回実施することで相異なる濃度を有するウェル領域を同時に形成させ得る。また、このドーピングマスクを使用することで電荷転送イメージ素子または半導体素子を製造するときに相異なる濃度を有するウェル領域を一つのドーピングマスクを用いて製造することができるようになり、工程短縮、及びコスト削減を成すことができる。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
先ず、図１及び図２を参照して本発明の一実施形態による電荷転送イメージ素子の構造を説明する。
図１は、本発明の一実施形態による電荷転送イメージ素子の概略的構成を示した平面図である。
図２は、図１のＩＩ−ＩＩ’線を切って示した断面図であって、イメージ素子を構成するフォトダイオード、ＭＯＳ構造などを省略し、サブ基板及びサブ基板上に形成されたウェル領域が簡略に示されている。
図１及び図２に示されたように、本発明の一実施形態による電荷転送イメージ素子は、マトリックス配列を成すように形成された多数の受光部１００と、受光部１００のマトリックス配列中それぞれの列と平行に形成された垂直転送チャネル２００と、垂直転送チャネル２００の一側端部に垂直転送チャネル２００と垂直に形成された水平転送チャネル３００を含む画素領域Ａと画素領域Ａの周辺に形成された周辺回路領域Ｂとを含んで構成されている。
ここで、受光部１００は、外部から入射される光の強度により信号電荷を発生するフォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ；以下、ＰＤと称する。）を含んで構成される。
垂直転送チャネル２００は、フォトダイオードに受光及び蓄積された信号電荷を垂直方向に転送するように構成される。
水平転送チャネル３００は、垂直転送チャネル２００から転送された信号電荷を水平方向に転送して後述する信号検出回路に転送するように構成される。
また、周辺回路領域Ｂは、受光部１００から蓄積された電荷が垂直転送チャネル２００を通じて下へ順次に転送され、次いで水平転送チャネル３００を通じて水平移動された電荷を増幅して出力させる信号検出回路と、その外の入出力回路、保護回路などが集積されることができる領域で定義される。
前述した一つの受光部１００と受光部周囲のチャネル領域を含んで一つの単位セル（ｕｎｉｔ ｃｅｌｌ）を構成する。
一方、受光部１００は、各フォトダイオードに対応する電位ウェル（ｐｏｔｅｎｔｉａｌ ｗｅｌｌ）に蓄積されることができる信号電荷量に限界があるので、受光部１００の一部分に強い照度の可視光線が入射されれば、それに比例して発生された信号電荷は、電位ウェルの容量を超えて周囲へ流出されることができる。
この際、流出された信号電荷が周辺単位セルに入れば、ハイライト部の像が幾倍に拡張されて示されるブルーミング（Ｂｌｏｏｍｉｎｇ）現象を誘発し、流出された電荷が隣接チャネルに流れて連続像に示されるスミア（Ｓｍｅａｒ）現象を招来する。こうした現象を防ぐため後述するオーバーフロードレーン（Ｏｖｅｒ Ｆｌｏｗ Ｄｒａｉｎ；以下、ＯＦＤと称する。）構造を成す。
図３を参照してＯＦＤ構造を有する本発明の一実施形態による電荷転送イメージ素子の単位セルを説明する。
図３は、本発明の一実施形態による電荷転送イメージ素子の単位セルを示した断面図である。
図３に示されたように、Ｎ形半導体サブ基板１０の表面領域には、縦形オーバーフロー障壁としてブルーミング抑制のためのＰ形ウェル１１が形成され、Ｐ形ウェル１１内にＮ形フォトダイオード１２が形成される。
前述したＮ形フォトダイオード１２の表面領域は、高濃度で注入されたＰ形ホール捕集層１３が形成されている。また、フォトダイオード１２の垂直列の間に垂直転送チャネル１４がＰ形第２のウェル１５上に形成され、両者の間には転送電極１６が延びて形成された伝達ゲートの下部にＰ形伝達チャネル１７が形成される。
前述した半導体基板上には、絶縁層１８を介在して転送電極１６が形成され、フォトダイオード１２を除外した全地域に遮光層１９が形成される。
こうした構造でサブ基板１０に加えられるＯＦＤ動作電圧に応じて、フォトダイオード１２内に光励起された電子などが蓄積されつつ電位ウェルの蓄積容量を超えれば過剰の信号電荷は、Ｐ形ウェル１１の電位障壁を越えてサブ基板１０側に嵌る。
一方、前述したような構成に全チップにかかっているＮ形サブ基板に一定したＯＦＤ動作電圧が印加されるので、周辺回路領域ＢのＰウェル部分は、グラウンドに連結されることができるように画素領域Ａより高濃度のＰウェル（Ｐ−ｗｅｌｌ）を形成するのが一般的である。
従って、図２に示されたように、電荷転送イメージ素子の序盤ウェル形成工程のときに、サブ基板１０の画素領域Ａと周辺回路領域Ｂに相異なるドーピング濃度を有するようにそれぞれ低濃度のＰウェル２１と相対的に高濃度のＰウェル２２を形成する。
本発明の一実施形態による電荷転送イメージ素子を製造するための序盤ウェル形成工程について図４〜図６を参照してより詳しく説明する。
図４は、本発明の一実施形態による電荷転送イメージ素子を製造するためにサブ基板上に感光膜を蒸着する一番目段階の工程断面図である。
図５は、サブ基板上に感光膜マスクパターンを用いてイオン注入を実施する図４の次段階の工程断面図である。
図６は、注入されたイオンがアニーリングを通じて適切に拡散されてウェル領域を形成したことを示す図５の次段階の工程断面図である。
先ず、図４に示されたように、電荷転送イメージ素子の画素領域Ａと周辺回路領域Ｂとを有するサブ基板１０の全面に感光膜（フォトレジスト）５０を形成する。
その後、図５に示されたように、感光膜５１を写真エッチング工程によりパターニングして、画素領域Ａには、一定したピッチａを有するライン形状の開口部５０を持つ感光膜パターンＰＲを形成し、周辺回路領域Ｂには、感光膜が全て除去されるようにする。
なお、このとき、感光膜パターンＰＲは、ライン形状のほか、格子形状又はジグザグ形状で形成することができ、これらについては後述する。
続いて、感光膜パターンＰＲをドーピングマスクとして用いて、周辺回路領域Ｂと画素領域Ａとを含むサブ基板１０上にＰタイプイオン（Ｐ−ｔｙｐｅ ｉｏｎ）を同一な濃度に注入する。これにより、図５に示すように、開口部５１に相当する部分に対応して基板１０内部にイオン注入領域２１’及び２２’が形成される。なお、図５において図面符号２１’は、画素領域Ａに注入されたイオンの分布を図式的に示したものであり、図面符号２２’は、周辺回路領域Ｂに注入されたイオンの分布を図式的に示したものである。
その後、図６に示されたように、感光膜パターンＰＲを除去し、ドーピングされたＰタイプイオンが適切に拡散される条件により熱処理（アニーリング）を進行する。この熱処理により、イオン注入領域２１’及び２２’内のＰタイプイオンが拡散されて、各Ｐタイプイオンの濃度プロファイルが重畳されて均一な濃度を有するＰウェル（Ｐ−ｗｅｌｌ）領域２１及び２２が形成させるが、このとき、イオン注入領域２１’は、開口部５１を通じてイオン注入されているため、熱処理前の段階（図５）では、Ｐタイプイオンがある部分（イオン注入領域２１’）とない部分が交互に繰り返えされた状態となっており、これが熱処理によってＰタイプイオンの入っていない部分に拡散するので、全体としては濃度の低いＰウェル領域２１ができあがる。一方、イオン注入領域２２’は開口部５１により注入された領域２１’よりも広い領域にイオン注入されているため、同じ温度で熱処理が行われれば、Ｐウェル領域２１よりも高濃度のＰウェル領域２２ができあがる。
従って、一つのマスクパターンを用いてとして相異なるドーピング濃度を有する低濃度Ｐウェル２１とこれより相対的に高濃度のＰウェル２２をそれぞれ形成することができる。
図７〜図９を参照して、感光膜パターンＰＲより成ったドーピングマスクについて詳細に説明する。
図７は、本発明の第１の実施形態によるドーピングマスクを示す平面図である。
図７に示されたように、本発明の第１の実施形態によるドーピングマスクは、感光膜パターンＰＲであり、ライン形開口部５０が一定したピッチａを有し、反復されて形成された構造である。
この際、ドーピングマスクのピッチａは、アニーリングを通じて開口部に注入されたイオンとそれに隣なる開口部５０に注入されたイオンが拡散されて互いに連結されてＰウェル領域２１を形成することができる程度の幅で形成されたものが望ましい。
従って、第１の実施形態によるドーピングマスクを使用して、本発明の一実施形態による電荷転送イメージ素子のサブ基板１０上に同じ濃度のイオン注入を実施した後、熱処理を行えば、ライン形開口部５０が一定したピッチで反復されて形成されたマスクパターン下部の画素領域Ａには、周辺回路領域ＢのＰウェル２２より１／２程度低い濃度でＰウェル２１が形成される。
この際、開口部の幅を調節してＰウェル領域２１の濃度を調節することができる。例えば、同一なピッチ内で開口部の幅を広く調整すれば、１／２よりさらに高い濃度のＰウェル２１を形成させ得る。
図８は、本発明の第２の実施形態によるドーピングマスクを示す平面図である。
図８に示されたように、本発明の第２の実施形態によるドーピングマスクは、所定形態の開口部６０が上下左右一定したピッチｂ，ａを有し、格子形状で反復されて形成された構造である。この際、上下ピッチｂ及び左右ピッチａは、相異なる数値でも酔いし、同一な数値であってもよい。
また、開口部６０は、多様な形状で形成されることができるが、例えば正方形形状であり得る。
一方、ドーピングマスクのピッチｂ，ａは、アニーリングを通じて開口部６０に注入されたイオンとそれに隣接する開口部６０に注入されたイオンが拡散されて互いに連結されてウェルを形成することができる程度の幅で形成されたことが望ましい。
従って、第２の実施形態によるドーピングマスクを使用して、本発明の一実施形態による電荷転送イメージ素子のサブ基板１０上に同じ濃度のイオン注入を実施した後、熱処理を行えば、正方形開口部が一定したピッチで格子構造を成すマスクパターンの下部の画素領域Ａには、周辺回路領域ＢのＰウェル領域２２より１／４ばかり低い濃度でＰウェル領域２１が形成されることができる。
図９は、本発明の第３の実施形態によるドーピングマスクを示す平面図である。
図９に示されたように、本発明の第３の実施形態によるドーピングマスクは、所定形状の開口部７０が上下左右一定したピッチｂ，ａを有し、ジグザグ形状で行き違って反復されて形成された構造である。この際、上下ピッチｂ及び左右ピッチａは、相異なる数値であることができ、同一な数値であることもできる。
また、開口部７０は、多様な形状で形成されることができ、例えば正方形形状であり得る。
一方、ドーピングマスクのピッチｂ，ａは、アニーリングを通じて開口部７０に注入されたイオンとそれに隣接する開口部７０に注入されたイオンが拡散されて互いに連結されてウェルを形成することができる程度の幅で形成されたものが望ましい。
従って、第３の実施形態によるドーピングマスクを使用して、本発明の一実施形態による電荷転送イメージ素子のサブ基板１０上に同じ濃度のイオン注入を実施した後、熱処理を行えば、所定形状の開口部が上下左右一定したピッチｂ，ａを有し、ジグザグ形状で行き違って反復されて形成されたマスクパターン下部の画素領域Ａには、周辺回路領域ＢのＰウェル領域２２より低い濃度でＰウェル領域２１が形成されることができる。
以上、本発明の実施形態として、一つのドーピングマスクを使用して領域別に相異なるドーピング濃度を有するように製造する電荷転送イメージ素子を例に挙げて説明したが、電荷転送イメージ素子はいうまでもなく、半導体素子の一つであり、電荷転送イメージ素子として例示したような濃度の異なるウェル構造はさまざまな半導体素子、例えばＬＳＩなどでも用いられており、本発明は、そのように領域別に相異なるドーピング濃度を有する全ての半導体素子の製造にも用いることができる。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。従って、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明の一実施形態による電荷転送イメージ素子の概略的構成を示した平面図である。 図１のＩＩ−ＩＩ’線を切って示した断面図である。 本発明の一実施形態による電荷転送イメージ素子の単位セルを示した断面図である。 本発明の一実施形態による電荷転送イメージ素子を製造するためにサブ基板上に感光膜を蒸着する一番目段階の工程断面図である。 サブ基板上に感光膜マスクパターンを用いてイオン注入を実施する図４の次段階の工程断面図である。 注入されたイオンがアニーリングを通じて適切に拡散されてウェル領域を形成したものを示す図５の次段階の工程断面図である。 本発明の第１の実施形態によるドーピングマスクを示す平面図である。 本発明の第２の実施形態によるドーピングマスクを示す平面図である。 本発明の第３の実施形態によるドーピングマスクを示す平面図である。
符号の説明
１００：受光部
２００：垂直転送チャネル
３００：水平転送チャネル
Ａ：画素領域
Ｂ：周辺回路領域
ＯＦＤ：オーバーフロードレーン
ＰＲ：感光膜パターン

Claims (8)

  1. 周辺回路領域と画素領域とを有するサブ基板の全面に感光膜を形成する段階と、
    前記周辺回路領域のサブ基板上部の感光膜は除去し、前記画素領域のサブ基板上部の感光膜は一定したピッチの開口部が反復されて形成されるように感光膜パターンを形成する段階と、
    前記感光膜パターンをドーピングマスクとして前記サブ基板の全面に同一な濃度のイオンを注入する段階と、
    熱処理工程により前記注入されたイオンを拡散させ、前記周辺回路に第１ウェルを形成し、前記画素領域に第２ウェルを形成する段階を含み、
    前記周辺回路領域と前記画素領域は直接接し、
    前記第１ウェル及び第２ウェルは直接接し、相違なるイオン濃度を有していること、
    を含むことを特徴とする電荷転送イメージ素子の製造方法。
  2. 前記感光膜パターンは、前記画素領域で、ライン形開口部が一定したピッチを有し、反復されて形成された構造を有することを特徴とする請求項１に記載の電荷転送イメージ素子の製造方法。
  3. 前記感光膜パターンは、前記画素領域で、前記開口部が上下左右それぞれ一定したピッチを有し、反復的に形成されて、格子形状の構造を有することを特徴とする請求項１に記載の電荷転送イメージ素子の製造方法。
  4. 前記感光膜パターンは、前記上下ピッチ及び前記左右ピッチが同一なことを特徴とする請求項３に記載の電荷転送イメージ素子の製造方法。
  5. 前記感光膜パターンは、正方格子形状に形成されることを特徴とする請求項４に記載の電荷転送イメージ素子の製造方法。
  6. 前記感光膜パターンは、前記画素領域で、前記開口部が上下左右それぞれ一定したピッチを有し、ジグザグ形状で行き違って反復的に形成されることを特徴とする請求項１に記載の電荷転送イメージ素子の製造方法。
  7. 前記一定したピッチ内で、前記開口部の幅を調整してドーピング濃度を調節することを特徴とする請求項１〜６のうちいずれか一つの項に記載の電荷転送イメージ素子の製造方法。
  8. 前記ピッチは、前記ドーピングマスクを通じて注入されたイオンが拡散されて隣り合う前記開口部を通じて注入されたイオンが互いに繋がってウェルを形成することができる幅であることを特徴とする請求項１〜７のうちいずれか一つの項に記載の電荷転送イメージ素子の製造方法。
JP2005039111A 2004-02-24 2005-02-16 電荷転送イメージ素子の製造方法 Expired - Fee Related JP5014581B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2004-012196 2004-02-24
KR1020040012196A KR100598035B1 (ko) 2004-02-24 2004-02-24 전하 전송 이미지 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2005244217A JP2005244217A (ja) 2005-09-08
JP5014581B2 true JP5014581B2 (ja) 2012-08-29

Family

ID=34858808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039111A Expired - Fee Related JP5014581B2 (ja) 2004-02-24 2005-02-16 電荷転送イメージ素子の製造方法

Country Status (3)

Country Link
US (2) US7208381B2 (ja)
JP (1) JP5014581B2 (ja)
KR (1) KR100598035B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668867B1 (ko) * 2005-12-28 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 센스 엠프 형성방법
KR100764426B1 (ko) 2005-12-30 2007-10-05 주식회사 하이닉스반도체 이온 주입용 마스크 패턴 제조방법을 포함하는 반도체 소자제조방법
US8101927B2 (en) 2009-06-08 2012-01-24 Varian Semiconductor Equipment Associates, Inc. Masking apparatus for an ion implanter
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8629026B2 (en) * 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
US9577134B2 (en) 2013-12-09 2017-02-21 Sunpower Corporation Solar cell emitter region fabrication using self-aligned implant and cap
US9401450B2 (en) 2013-12-09 2016-07-26 Sunpower Corporation Solar cell emitter region fabrication using ion implantation
US9263625B2 (en) 2014-06-30 2016-02-16 Sunpower Corporation Solar cell emitter region fabrication using ion implantation
US9754791B2 (en) 2015-02-07 2017-09-05 Applied Materials, Inc. Selective deposition utilizing masks and directional plasma treatment
US20160284913A1 (en) 2015-03-27 2016-09-29 Staffan WESTERBERG Solar cell emitter region fabrication using substrate-level ion implantation
CN107004723B (zh) 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6655907B2 (ja) * 2015-08-11 2020-03-04 キヤノン株式会社 撮像素子及び撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376370A (ja) * 1986-09-18 1988-04-06 Mitsubishi Electric Corp 固体撮像素子
JPS63129618A (ja) * 1986-11-20 1988-06-02 Fuji Electric Co Ltd 半導体装置の製造方法
FR2653851B1 (fr) 1989-11-02 1992-02-14 Framatome Sa Dispositif d'obturation d'un conduit vertical de support et de guidage d'un element de forme allongee.
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
JPH06118622A (ja) * 1992-10-01 1994-04-28 Hitachi Ltd マスク及びそれを用いた半導体装置の製造方法
US5300454A (en) * 1992-11-24 1994-04-05 Motorola, Inc. Method for forming doped regions within a semiconductor substrate
US5528048A (en) * 1994-03-15 1996-06-18 Fujitsu Limited Charged particle beam exposure system and method
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
JPH11111855A (ja) * 1997-09-30 1999-04-23 Nec Corp フォトマスク及び半導体装置の製造方法
JPH11121394A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
JP4634546B2 (ja) * 1998-02-09 2011-02-16 エヌエックスピー ビー ヴィ 半導体デバイスの製造方法
JP2000031466A (ja) 1998-07-09 2000-01-28 Sony Corp 電荷転送装置の製造方法
US6144076A (en) * 1998-12-08 2000-11-07 Lsi Logic Corporation Well formation For CMOS devices integrated circuit structures
JP2001036062A (ja) * 1999-07-23 2001-02-09 Sony Corp 固体撮像素子の製造方法および固体撮像素子
US6526278B1 (en) * 2000-03-03 2003-02-25 Motorola, Inc. Mobile satellite communication system utilizing polarization diversity combining
JP2001311964A (ja) * 2000-04-27 2001-11-09 Semiconductor Energy Lab Co Ltd 半導体装置
KR20020012907A (ko) 2000-08-09 2002-02-20 박종섭 라인형태의 마스크를 이용한 반도체소자의 콘택 전극제조방법
KR100376406B1 (ko) 2001-02-01 2003-03-17 주식회사 에이스조립시스템 인쇄회로기판의 라우팅 장치
US20030064550A1 (en) * 2001-09-28 2003-04-03 Layman Paul Arthur Method of ion implantation for achieving desired dopant concentration
JP3778061B2 (ja) * 2001-11-19 2006-05-24 富士電機デバイステクノロジー株式会社 高耐圧ｉｃの製造方法

Also Published As

Publication number Publication date
KR100598035B1 (ko) 2006-07-07
KR20050087013A (ko) 2005-08-31
US7208381B2 (en) 2007-04-24
US7595518B2 (en) 2009-09-29
US20070155108A1 (en) 2007-07-05
US20050186745A1 (en) 2005-08-25
JP2005244217A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP5014581B2 (ja) 電荷転送イメージ素子の製造方法
JP3177514B2 (ja) 固体イメージセンサ
JP4714528B2 (ja) 固体撮像素子の製造方法および固体撮像素子
TW201001684A (en) Image sensor with low electrical cross-talk
WO2013108798A1 (en) Solid-state image sensor and camera
JP2008103368A (ja) 裏面照射型撮像素子及びこれを備えた撮像装置及び裏面照射型撮像素子の製造方法
US5786607A (en) Solid-state image pick-up device and method for manufacturing the same
JP2010103272A (ja) 固体撮像装置とその製造方法、及び撮像装置
US10103183B2 (en) Manufacturing method of imaging device and imaging system
US7432543B2 (en) Image sensor pixel having photodiode with indium pinning layer
US20040105023A1 (en) Solid state imaging device with an output section having reduced power consumption, and manufacturing method thereof
KR100757653B1 (ko) 광감지소자의 제조방법
CN100446262C (zh) 摄像元件和它的制造方法
JP4561328B2 (ja) 固体撮像装置およびその製造方法
JP4025208B2 (ja) 固体撮像素子およびその製造方法
KR100671140B1 (ko) 고체 촬상 소자의 제조방법
KR100359767B1 (ko) 고체촬상소자의 제조 방법
DE102005051485B4 (de) Bildsensorbauelement und Herstellungsverfahren
KR100624341B1 (ko) 시시디 고체촬상소자
JP2007299989A (ja) 半導体装置の製造方法及び固体撮像装置の製造方法、並びに固体撮像装置
KR19990049052A (ko) 고체 촬상 소자의 제조 방법
KR100240188B1 (ko) 고체촬상소자 및 그 제조방법
KR100664467B1 (ko) 고체 촬상 장치의 제조 방법
JP3772920B2 (ja) 固体撮像素子の受光部製造方法
JP3772920B6 (ja) 固体撮像素子の受光部製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees