JP5010815B2 - ゲートリセス構造及びその形成方法 - Google Patents
ゲートリセス構造及びその形成方法 Download PDFInfo
- Publication number
- JP5010815B2 JP5010815B2 JP2005199719A JP2005199719A JP5010815B2 JP 5010815 B2 JP5010815 B2 JP 5010815B2 JP 2005199719 A JP2005199719 A JP 2005199719A JP 2005199719 A JP2005199719 A JP 2005199719A JP 5010815 B2 JP5010815 B2 JP 5010815B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- substrate
- forming
- recess structure
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 57
- 238000002955 isolation Methods 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 29
- 238000003860 storage Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 23
- 230000008569 process Effects 0.000 description 15
- 230000005684 electric field Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
本発明は、ゲートリセス構造及びその形成方法に関し、より詳細には、ジャンクションの厚さを素子分離膜の厚さよりも十分に小さくすることによって、素子分離膜の両側に近接して配置されるジャンクションが相互に短絡しないようにし、素子の信頼性を向上させるゲートリセス構造及びその形成方法に関する。
近来、ＤＲＡＭ(Dynamic Random Access Memory)セルの高集積化に伴い、トランジスターの大きさ及びソース及びドレーン間のチャンネル長も減少しつつある。
このようにチャンネル長が短くなると、トランジスターの短チャンネル効果を増加させ、しきい電圧の減少につながる。
そこで、トランジスターの短チャンネル効果に起因するしきい電圧の減少を防ぐために従来はチャンネルのドーピング濃度を増加させて所望の大きさのしきい電圧を得てきたが、このようなチャンネルドーピング濃度の増加は、ソース接合部での電界集中現象を招いて漏れ電流を増加させ、結果としてＤＲＡＭセルのリフレッシュ特性を劣化させる問題につながる。
このような問題点を解決するための一方案として、最近では、ゲートリセス構造(recess gate structure)に対する研究が盛んになってきた。以下、図１に基づき、従来の技術によるゲートリセス構造について説明する。
図１は、従来の技術によるゲートリセス構造を示す断面図である。同図に示すように、従来の技術によるゲートリセス構造は、素子分離膜１０５により活性領域と素子分離領域とに区画されているシリコン基板１００と、基板１００上に形成されている複数のゲート３００と、ゲート３００の側壁においてバッファー酸化膜１５１及び窒化膜１５３が順次に積層されてなるゲートスペーサー１６０と、ゲート３００両側の基板１００内に形成されており、相互に非対称的な構造を有するジャンクション１８０と、を含む。
ここで、ジャンクション１８０は、ストレージノード部とビットラインノード部を構成し、これにより、ストレージノード部とビットラインノード部も非対称的な構造を有するようになる。この非対称的な構造は、ストレージノード部における電界集中を防止し、ビットラインノード部の抵抗特性を向上させる。
また、ゲート３００は、下部面、上部面及び垂直面からなる階段型プロファイルを有するリセス内に形成されており、特に、下部面は、図１の‘Ｃ’で示すように、素子分離膜１０５上に形成されたゲート３００の下部と素子分離膜１０５と近接する活性領域、つまり、ストレージノード部内に形成されたジャンクション１８０の上部との段差を排除するために、ストレージノード部を含んで素子分離膜１０５の一部まで延設されている。
したがって、従来の技術により製造されたゲートリセス構造は、ゲート下部の階段型プロファイルによってチャンネル長が長く形成されるため、チャンネルのドーピング濃度を増加させなくても短チャンネル効果を効率よく防ぐことができる。
しかしながら、従来の技術では、ゲートリセスの下部面が、段差を排除するために、ストレージノード部を含んでストレージノード部と隣接する素子分離膜の一部まで延在しているため、素子分離膜と隣接するストレージノード部の高さが、既存設計値‘Ａ’よりも遥か下の‘Ｂ’に低くなってしまう。すなわち、ストレージノード部のジャンクション形成高さが低くなることから、ジャンクションの厚さと素子分離膜の厚さが略同一になり、素子分離膜の両側に近接する活性領域に形成されたジャンクションが短絡する問題があった(図１の点線矢印参照)。
なお、階段型プロファイルを有するゲートリセスでは、垂直面の高さによって下部面と上部面間に段差が発生する。このため、ゲートを形成するためのエッチング工程時に、下部面にエッチング比率を合せてゲートを形成すると、上部面に相対的に高いエッチング比率が適用され、上部面に隣接するジャンクションが損なわれ、一方、上部面にエッチング比率を合せてゲートを形成すると、下部面に相対的に低いエッチング比率が適用され、基板の下部までゲート電極形成物が正確にエッチングされず基板上に残留することになり、この残留する電極形成物により隣接するゲートが導通する問題が生じる。しかも、ゲート電極形成物が基板上に残留する状態で金属プラグを形成すると、ゲートと金属プラグとが導通するため、オン／オフすべきゲートの機能を失うことになる。
本発明の目的は、上記の問題点に鑑みて、ジャンクションの厚さを素子分離膜の厚さよりも十分に小さくすることによって、素子分離膜の両側に近接配置されるジャンクションが相互に短絡しなくするゲートリセス構造及びその形成方法を提供することにある。
上記の目的を達成するために、本発明の一側面によれば、活性領域と素子分離領域とに区画されているシリコン基板と、前記基板上に形成されている複数のゲートと、前記ゲート側壁に形成されているゲートスペーサーと、前記ゲート両側の基板内に形成されており、相互にイオン濃度が異なる２つのジャンクションと、を含み、ゲート下部面が、前記基板の前記活性領域に形成され、前記基板表面に位置する上側下面と、該上側下面よりも低い位置に形成される下側下面と、前記上側下面及び前記下側下面同士の間の垂直面とからなる段付プロファイルを有するものの、前記下側下面は、前記活性領域にのみ位置し、前記素子分離領域には配置されず、かつ、ストレージノード部及びビットラインノード部の上面が、前記ゲートの前記下側下面から外れた基板表面に位置することを特徴とするゲートリセス構造が提供される。
ここで、前記ゲート下部面の前記下側下面と前記上側下面とは、相互に同じ面積を有することが好ましい。
また、前記下側下面は、前記上側下面よりも広い面積を有することが好ましい。
前記ゲート下部面の前記垂直面は、１０〜９０゜の傾斜角を有することが好ましい。また、前記ゲート下部面の前記垂直面は、５０〜２５００Åの高さを有することが好ましい。そして、前記ゲート下部面の前記垂直面は、熱工程中にイオン拡散の障壁の役割を担うようにする。
本発明の他の側面によれば、シリコン基板を素子分離領域と活性領域とに区画する段階と、前記シリコン基板の前記活性領域の一部を所定深さにエッチングして、リセスを形成する段階と、前記シリコン基板に第１次しきい電圧調節イオンを注入する段階と、前記シリコン基板上に複数のゲートを形成するものの、前記活性領域上に形成するゲートは、前記リセスと一部が重なるように形成する段階と、前記複数のゲートを有する前記シリコン基板上にストレージノード部は覆い、ビットラインノード部のみを露出させるイオン注入マスクを形成する段階と、前記イオン注入マスクを用いて第２次しきい電圧調節イオンを注入する段階と、前記イオン注入マスクを除去する段階と、前記イオン注入マスクが除去された基板内にジャンクション形成用不純物イオンを注入して、前記ゲート両側の基板内に相互にイオン濃度が異なる２つのジャンクションを形成する段階と、を含み、前記シリコン基板上に複数のゲートを形成する段階は、ゲート下部面が、前記基板の前記活性領域に形成され、前記基板表面に位置する上側下面と、該上側下面よりも低い位置に形成される下側下面と、前記上側下面及び前記下側下面同士の間の垂直面とからなる段付プロファイルを有するものの、前記下側下面は、前記活性領域にのみ位置し、前記素子分離領域には配置されず、かつ、前記ストレージノード部及び前記ビットラインノード部の上面が、前記ゲートの前記下側下面から外れた基板表面に位置するように形成する段階を含むことを特徴とするゲートリセス構造の形成方法が提供される。
前記ゲート下部面の前記下側下面と前記上側下面とは、相互に同じ面積を有するものの、前記下部面が、上部面よりも広い面積を有することが好ましい。
前記ゲート下部面の前記垂直面は、１０〜９０゜の傾斜角を有することが好ましい。また、前記ゲート下部面の前記垂直面は、５０〜２５００Åの高さを有することが好ましい。そして、前記ゲート下部面の前記垂直面は、熱工程中にイオン拡散の障壁の役割を担うことが好ましい。
本発明によるゲートリセス構造及びその形成方法によれば、非対称的構造のジャンクションを形成することができるため、ビットラインノード部の抵抗を改善し、素子安定化を図ることが可能になる。
また、本発明によれば、ジャンクションが形成される活性領域の厚さが増加するため、素子分離膜の両側に近接する活性領域に形成されたジャンクションが相互に短絡するのを防止し、素子の信頼性を向上させることが可能になる。
以下、本発明に係る実施形態を、本発明の属する技術分野で通常の知識を持つ者が容易に実施できるように、添付図面に基づき詳細に説明する。したがって、本発明は、下記する具体的な実施形態に限定されず、様々な形態に変更実施できることは明らかである。
なお、図面中、同じ構成要素には、可能な限り同一の参照符号を付し、複数の層及び領域は、明瞭な図示のためにその厚さを拡大して示すものとする。
以下、本発明に係る実施形態によるゲートリセス構造を形成する方法について、添付図面を参照しつつ詳細に説明する。
まず、図２に基づき、本発明に係る実施形態によるゲートリセス構造を説明する。
図２は、本発明に係る実施形態によるゲートリセス構造を示す断面図である。同図に示すように、ゲートリセス構造は、素子分離膜１０５により活性領域と素子分離領域とに区画されているシリコン基板１００と、基板１００上に形成されている複数のゲート３００と、ゲート３００の側壁においてバッファー酸化膜１５１及び窒化膜１５３が順次に積層されてなるゲートスペーサー１６０と、各ゲート３００の両側に近接する基板１００内に形成されており、相互に非対称的な構造を有するジャンクション１８０と、を含む。
また、ゲート３００は、下部面、上部面及び垂直面からなる階段型プロファイルを有するゲートリセス内に形成される。ここで、特に、下部面は、図２の‘Ｄ’で示すように、ゲート３００を形成する前に、活性領域の中でゲート形成領域に該当する基板１００の一部だけをエッチングして形成していることから、素子分離領域には位置しておらず、活性領域の中でもストレージノード部及びビットラインノード部を除外したゲート形成領域の一部にのみ位置することになる。これにより、素子分離膜１０５は、隣り合う素子を絶縁しうるような充分な厚さを有すると同時に、ジャンクション１８０が形成される部分、つまり、ストレージノード部及びビットラインノード部も高く形成されるため、素子分離膜１０５の両側に近接するジャンクションが相互に短絡するのを防止することができる。
このように本発明に係る実施形態ではストレージノード部と隣接するゲート形成領域の基板１００をエッチングして階段型プロファイルを有するゲートリセスを形成したが、この階段型ゲートリセスを、図示しないが、ビットラインノード部と隣接するゲート形成領域の基板１００をエッチングして形成することも可能である。
前にも述べたように、本発明によるゲートリセス構造は、素子分離膜に近接する活性領域の一部の高さ、つまり、ストレージノード部に該当するジャンクションの高さが、従来の技術に比べて高く形成されるため、素子分離膜の両側に近接して形成されるジャンクションが相互に短絡するのが防止される(図２の点線矢印参照)。
次に、図３ａ乃至図３ｆを参照して本発明に係る実施形態によるゲートリセス構造を形成する方法について説明する。
図３ａ乃至図３ｆは、本発明に係る実施形態によるゲートリセス構造を形成する方法を順次的に示す工程断面図である。
まず、図３ａに示すように、素子分離膜１０５により活性領域と素子分離領域とに区画されたシリコン基板１００上に、階段型プロファイルを有するゲートリセスをエッチングするのに用いられるステップゲートマスク１１０を形成する。ここで、ステップゲートマスク１１０は、感光膜、酸化膜、窒化膜及びポリシリコンなどのいずれか一つからなり、その形成幅は、実際ゲート形成幅の０．１〜１倍またはゲート長の０．１倍とすることが好ましい。これは、ゲートを形成するためのエッチング工程時に過剰エッチングからゲートを保護し、均一なゲート幅を与え得るような幅である。
続いて、ステップゲートマスク１１０をエッチングマスクとし、活性領域のうちゲート形成領域の基板１００の一部をエッチングすることで、所定の深さを有する階段型ゲートリセスを形成する。
このように本発明に係る実施形態では、ストレージノード部と隣接するゲート形成領域の基板１００をエッチングして階段型プロファイルを有するゲートリセスを形成したが、階段型ゲートリセスを、ビットラインノード部と隣接するゲート形成領域の基板１００をエッチングして形成することも可能である。
下部面、上部面及び垂直面からなる階段型プロファイルを有するゲートリセスにおいて、特に下部面は、素子分離膜が埋め込まれた素子分離領域には形成せず、活性領域のうちゲート形成領域の一部分にのみ形成するため、素子分離膜は隣り合う素子を絶縁しうるような充分な厚さを有する。また、素子分離膜に近接する活性領域、つまり、ストーリージノード部に該当するジャンクションの高さが高くなることから、素子分離膜の両側に近接して形成されるジャンクションが相互に短絡する従来における問題点を解消することができる。
なお、この階段型プロファイルの深さ方向の面である、いわゆる垂直面は、５０〜２５００Åの高さと１０〜９０゜の傾斜角を有するため、熱工程中のイオン拡散を防止する拡散障壁の役割を担い、非対称ジャンクション構造の効果を極大化する。
次いで、ステップゲートマスク１１０を除去した後に、図３ｂに示すように、素子分離膜１０５上にウェル形成用マスク１１５を形成し、このウェル形成用マスク１１５を用いて、露出したシリコン基板の活性領域にｐ型ウェル形成用イオン及び第１次しきい電圧調節イオンを注入する。このときに、第１次しきい電圧調節イオンとしてはｐ型イオンを使用する。
また、ウェル形成用マスク１１５を除去した後に、図３ｃに示すように、階段型プロファイルが形成されたシリコン基板１００上に、通常のゲート形成工程を施して複数のゲート３００を形成する。このゲート３００は、ゲート酸化膜１２０、ゲート導電物１５０及びハードマスク１５５の積層構造で形成される。ここで、基板１００の活性領域上に形成するゲート３００は、その一端を、図３ｃの‘Ｅ’で示すようにストレージノード部(図示せず)と近接して形成された階段型ゲートリセスの境界線と一致するように形成することで漏れ電流の発生を防止する。
続いて、このゲート側壁に酸化工程を行ってバッファー酸化膜１５１を形成する。ここで、バッファー酸化膜１５１は、ゲート側壁を保護する役割を担う。
その後、図３ｄに示すように、複数のゲート３００が形成された基板１００上に、ストレージノード部(図示せず)は覆い、ビットラインノード部(図示せず)のみを露出させるイオン注入マスク１４０を形成する。これは、後述する非対称構造を作るためのものである。そして、イオン注入マスク１４０を用いて露出されたビットラインノード部(図示せず)に、第２次しきい電圧調節イオンを注入する。このときに、第２次しきい電圧調節イオンとしては、第１次しきい電圧調節イオンと同じｐ型イオンを使用する。
このように本発明ではビットラインノード部にのみ第２次しきい電圧調節イオンを注入することで、ストレージノード部との濃度差を形成する。すなわち、ストレージノード部に比べてビットラインノード部のｐ型イオン濃度を高くし、ジャンクションの非対称特性を極大化する。
その後、イオン注入マスク１４０を除去した後に、図３ｅに示すように、基板１００の全面にｎ型ジャンクション形成用不純物イオンを注入することでソース／ドレーン接合領域を形成する。このように、ビットラインノード部にｐ型イオンが強くドーピングされている基板全面に、ｎ型ジャンクション形成用不純物イオンを注入すると、相対的にｐ型イオンが弱くドーピングされているストレージノード部にｎ型イオンが強く形成される。すなわち、ビットラインノード部に比べてストレージノード部のｎ型イオン濃度を高くし、ビットラインノード部の抵抗特性を改善する。
続いて、図３ｆに示すように、バッファー酸化膜１５１の側壁に窒化膜１５３を形成して、ゲート３００をエッチング及び洗浄等の後続工程から保護するためのゲートスペーサー１６０を完成し、このゲートスペーサー１６０の両側にビットラインノード部とストレージノード部に連結される金属プラグ２００を形成する。
次に、図４ａ及び図４ｂに基づき、従来の技術によるゲートリセス構造を有するトランジスターと本発明によるゲートリセス構造を有するトランジスターにおける電界分布を比較する。
図４ａは、従来の技術によるゲートリセス構造を有するトランジスターの電界を示し、図４ｂは、本発明に係る実施形態によるゲートリセス構造を有するトランジスターの電界を示す図である。
図４ａに示すように、素子分離膜上に形成されるゲートと素子分離膜に近接する活性領域内に形成されるジャンクションとの段差を排除するためにエッチングされた素子分離膜の垂直面の高さだけ活性領域が低くなり、よって、低くなった活性領域の下部面に形成されるジャンクションも低く形成される。したがって、同図の‘Ｆ’のように低く形成されているジャンクションが確認される。
一方、図４ｂを参照すると、素子分離膜と隣接する活性領域、つまり、ゲート形成領域の一部のみをエッチングしてゲートの下部を形成することから、素子分離膜に近接する活性領域の残りの部分は低くならず、よって、その上に形成されるジャンクションも低く形成されない。したがって、同図の‘Ｇ’に示すように、図４ａの‘Ｆ’よりも高く形成されているジャンクションが確認される。
以上、本発明を具体的な実施形態に上げて詳細に説明してきたが、本発明の権利範囲はこれに限定されるのではなく、添付した特許請求の範囲により定義される本発明の基本概念に基づいて当業者が様々に変形及び改良した形態も本発明に属するものと理解すべきである。
１００ シリコン基板、１０５ 素子分離膜、１１０ ステップゲートマスク、１１５ ウェル形成用マスク、１２０ ゲート酸化膜、１４０ イオン注入マスク、１５０ ゲート導電物、１５１ バッファー酸化膜、１５３ 窒化膜、１５５ ハードマスク、１６０ ゲートスペーサー、１８０ ジャンクション、２００ 金属プラグ、３００ ゲート。
Claims (10)
- 活性領域と素子分離領域とに区画されているシリコン基板と、
前記基板上に形成されている複数のゲートと、
前記ゲート側壁に形成されているゲートスペーサーと、
前記ゲート両側の基板内に形成されており、相互にイオン濃度が異なる２つのジャンクションと、を含み、
ゲート下部面が、前記基板の前記活性領域に形成され、前記基板表面に位置する上側下面と、該上側下面よりも低い位置に形成される下側下面と、前記上側下面及び前記下側下面同士の間の垂直面とからなる段付プロファイルを有するものの、前記下側下面は、前記活性領域にのみ位置し、前記素子分離領域には配置されず、かつ、ストレージノード部及びビットラインノード部の上面が、前記ゲートの前記下側下面から外れた基板表面に位置することを特徴とするゲートリセス構造。 - 前記ゲート下部面の前記下側下面と前記上側下面とは、相互に同じ面積を有することを特徴とする請求項１に記載のゲートリセス構造。
- 前記下側下面は、前記上側下面よりも広い面積を有することを特徴とする請求項１に記載のゲートリセス構造。
- 前記ゲート下部面の前記垂直面は、１０〜９０゜の傾斜角を有することを特徴とする請求項１に記載のゲートリセス構造。
- 前記ゲート下部面の前記垂直面は、５０〜２５００Åの高さを有することを特徴とする請求項１に記載のゲートリセス構造。
- シリコン基板を素子分離領域と活性領域とに区画する段階と、
前記シリコン基板の前記活性領域の一部を所定深さにエッチングして、リセスを形成する段階と、
前記シリコン基板に第１次しきい電圧調節イオンを注入する段階と、
前記シリコン基板上に複数のゲートを形成するものの、前記活性領域上に形成するゲートは、前記リセスと一部が重なるように形成する段階と、
前記複数のゲートを有する前記シリコン基板上にストレージノード部は覆い、ビットラインノード部のみを露出させるイオン注入マスクを形成する段階と、
前記イオン注入マスクを用いて第２次しきい電圧調節イオンを注入する段階と、
前記イオン注入マスクを除去する段階と、
前記イオン注入マスクが除去された基板内にジャンクション形成用不純物イオンを注入して、前記ゲート両側の基板内に相互にイオン濃度が異なる２つのジャンクションを形成する段階と、
を含み、
前記シリコン基板上に複数のゲートを形成する段階は、ゲート下部面が、前記基板の前記活性領域に形成され、前記基板表面に位置する上側下面と、該上側下面よりも低い位置に形成される下側下面と、前記上側下面及び前記下側下面同士の間の垂直面とからなる段付プロファイルを有するものの、前記下側下面は、前記活性領域にのみ位置し、前記素子分離領域には配置されず、かつ、前記ストレージノード部及び前記ビットラインノード部の上面が、前記ゲートの前記下側下面から外れた基板表面に位置するように形成する段階を含むことを特徴とするゲートリセス構造の形成方法。 - 前記ゲート下部面の前記下側下面と前記上側下面とは、相互に同じ面積を有することを特徴とする請求項６に記載のゲートリセス構造の形成方法。
- 前記下側下面は、前記上側下面よりも広い面積を有することを特徴とする請求項６に記載のゲートリセス構造の形成方法。
- 前記ゲート下部面の前記垂直面は、１０〜９０゜の傾斜角を有することを特徴とする請求項６に記載のゲートリセス構造の形成方法。
- 前記ゲート下部面の前記垂直面は、５０〜２５００Åの高さを有することを特徴とする請求項６に記載のゲートリセス構造の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101388A KR100564434B1 (ko) | 2004-12-03 | 2004-12-03 | 리세스 게이트 및 그 제조 방법 |
| KR10-2004-0101388 | 2004-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006165504A JP2006165504A (ja) | 2006-06-22 |
| JP5010815B2 true JP5010815B2 (ja) | 2012-08-29 |
Family
ID=36573228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005199719A Expired - Fee Related JP5010815B2 (ja) | 2004-12-03 | 2005-07-08 | ゲートリセス構造及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7423318B2 (ja) |
| JP (1) | JP5010815B2 (ja) |
| KR (1) | KR100564434B1 (ja) |
| TW (1) | TWI293772B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7306552B2 (en) * | 2004-12-03 | 2007-12-11 | Samsung Electronics Co., Ltd. | Semiconductor device having load resistor and method of fabricating the same |
| KR100755058B1 (ko) * | 2005-04-04 | 2007-09-06 | 주식회사 하이닉스반도체 | 스텝게이트를 갖는 반도체소자 및 그 제조방법 |
| KR100636680B1 (ko) * | 2005-06-29 | 2006-10-23 | 주식회사 하이닉스반도체 | 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법 |
| KR100642384B1 (ko) * | 2005-09-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 트랜지스터 및 그 제조방법 |
| KR100935192B1 (ko) * | 2006-08-25 | 2010-01-06 | 주식회사 하이닉스반도체 | 모스펫 소자 및 그 제조방법 |
| KR100905776B1 (ko) * | 2006-08-25 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100826650B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 변형된 리세스채널 게이트를 갖는 반도체소자 및 그제조방법 |
| KR100826981B1 (ko) | 2006-12-28 | 2008-05-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100843855B1 (ko) * | 2007-01-18 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| KR100869351B1 (ko) | 2007-06-28 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101024734B1 (ko) * | 2008-10-06 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101087779B1 (ko) | 2009-09-16 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| KR101096226B1 (ko) * | 2010-10-28 | 2011-12-22 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 제조 방법 |
| KR101725446B1 (ko) * | 2011-08-24 | 2017-04-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| DE102017108738B4 (de) * | 2017-04-24 | 2022-01-27 | Infineon Technologies Ag | SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR |
| US20230140124A1 (en) * | 2021-11-04 | 2023-05-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064777A (en) * | 1990-06-28 | 1991-11-12 | International Business Machines Corporation | Fabrication method for a double trench memory cell device |
| JP3716505B2 (ja) * | 1996-08-08 | 2005-11-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6051860A (en) * | 1998-01-16 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit |
| JP2000236074A (ja) * | 1998-12-17 | 2000-08-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| JP2000353792A (ja) * | 1999-06-09 | 2000-12-19 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| KR100307531B1 (ko) * | 1999-08-09 | 2001-11-01 | 김영환 | 모스페트 소자와 이를 이용한 메모리셀 및 그 제조 방법 |
| DE19954867C1 (de) * | 1999-11-15 | 2000-12-07 | Infineon Technologies Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| KR100351055B1 (ko) * | 2000-06-27 | 2002-09-05 | 삼성전자 주식회사 | 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법 |
| US6720630B2 (en) | 2001-05-30 | 2004-04-13 | International Business Machines Corporation | Structure and method for MOSFET with metallic gate electrode |
| US6686637B1 (en) | 2002-11-21 | 2004-02-03 | International Business Machines Corporation | Gate structure with independently tailored vertical doping profile |
| KR100549950B1 (ko) * | 2003-12-23 | 2006-02-07 | 삼성전자주식회사 | 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 |
| JP2005236135A (ja) * | 2004-02-20 | 2005-09-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100549578B1 (ko) * | 2004-05-25 | 2006-02-08 | 주식회사 하이닉스반도체 | Ｍｏｓ 트랜지스터 제조 방법 |
| DE102004063025B4 (de) * | 2004-07-27 | 2010-07-29 | Hynix Semiconductor Inc., Icheon | Speicherbauelement und Verfahren zur Herstellung desselben |
-
2004
- 2004-12-03 KR KR1020040101388A patent/KR100564434B1/ko active IP Right Grant
-
2005
- 2005-06-14 US US11/152,575 patent/US7423318B2/en active Active
- 2005-06-16 TW TW094119992A patent/TWI293772B/zh not_active IP Right Cessation
- 2005-07-08 JP JP2005199719A patent/JP5010815B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-08 US US12/188,756 patent/US7622353B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI293772B (en) | 2008-02-21 |
| US20090004798A1 (en) | 2009-01-01 |
| US7423318B2 (en) | 2008-09-09 |
| KR100564434B1 (ko) | 2006-03-28 |
| US7622353B2 (en) | 2009-11-24 |
| TW200620390A (en) | 2006-06-16 |
| US20060118889A1 (en) | 2006-06-08 |
| JP2006165504A (ja) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5010815B2 (ja) | ゲートリセス構造及びその形成方法 | |
| TWI523203B (zh) | 半導體裝置和製造其之方法 | |
| US7795670B2 (en) | Semiconductor device and method for fabricating the same | |
| KR101095817B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100843711B1 (ko) | 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법 | |
| US8093125B2 (en) | Manufacturing method of capacitor in semiconductor device | |
| US20090173992A1 (en) | Semiconductor device with improved performance characteristics | |
| US20140299928A1 (en) | Semiconductor device and method of forming the same | |
| US7381612B2 (en) | Method for manufacturing semiconductor device with recess channels and asymmetrical junctions | |
| US7518198B2 (en) | Transistor and method for manufacturing the same | |
| US20110018057A1 (en) | Semiconductor memory device and method for fabricating the same | |
| KR101130018B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8658491B2 (en) | Manufacturing method of transistor structure having a recessed channel | |
| KR20090039203A (ko) | 반도체 소자의 제조 방법 | |
| KR20130107490A (ko) | 반도체 소자 및 그 제조 방법 | |
| US7687350B2 (en) | Method for manufacturing semiconductor memory device using asymmetric junction ion implantation | |
| JP2008171863A (ja) | トレンチゲートの形成方法 | |
| KR100671633B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20240147699A1 (en) | Semiconductor device having word line embedded in gate trench | |
| US20230189502A1 (en) | Semiconductor device having word line embedded in gate trench | |
| JP2013062350A (ja) | 半導体装置及びその製造方法 | |
| KR101177485B1 (ko) | 매립 게이트형 반도체 소자 및 그 제조방법 | |
| JP2008171913A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |