JP4947051B2 - 導電膜および導電膜の製造方法 - Google Patents

導電膜および導電膜の製造方法 Download PDF

Info

Publication number
JP4947051B2
JP4947051B2 JP2008529067A JP2008529067A JP4947051B2 JP 4947051 B2 JP4947051 B2 JP 4947051B2 JP 2008529067 A JP2008529067 A JP 2008529067A JP 2008529067 A JP2008529067 A JP 2008529067A JP 4947051 B2 JP4947051 B2 JP 4947051B2
Authority
JP
Japan
Prior art keywords
conductive film
zno
layer
film layer
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008529067A
Other languages
English (en)
Other versions
JPWO2008105198A1 (ja
Inventor
諭卓 岸本
奏子 深堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008529067A priority Critical patent/JP4947051B2/ja
Publication of JPWO2008105198A1 publication Critical patent/JPWO2008105198A1/ja
Application granted granted Critical
Publication of JP4947051B2 publication Critical patent/JP4947051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31507—Of polycarbonate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31786—Of polyester [e.g., alkyd, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers
    • Y10T428/31935—Ester, halide or nitrile of addition polymer

Description

本願発明は、導電膜及びその製造方法に関し、詳しくは、ＺｎＯを主成分とする複数のＺｎＯ導電膜層を備えた複数層構造を有する導電膜及びその製造方法に関する。
近年、フラットパネルディスプレイや太陽電池などに透明電極が広く用いられるようになっている。そして、透明電極の材料として、ＩＴＯ（スズ添加インジウム酸化物）が広く用いられている。
しかしながら、インジウム（Ｉｎ）は高価で、資源の枯渇も懸念される物質であることから、他の材料を用いた透明電極への要求が高まっている。そして、Ｉｎを用いない透明電極として、低価格で、安定供給が可能な亜鉛（Ｚｎ）の酸化物（ＺｎＯ）を用いたＺｎＯ系透明電極の開発が進められている。
なお、ＺｎＯは、化学量論組成では絶縁体であるが、酸素欠損起因の余剰電子、およびＺｎサイトへの元素置換（ドーピング）によって導電性を付与することが可能である。そして、このようなＺｎＯを主成分として用いた透明電極としては、現状でも、抵抗率ρが１０-4Ωｃｍ台のものを作製することができるようになっている。
しかしながら、ＺｎＯ系透明導電膜は、実用性の面から見ると耐湿性が不十分であるという問題点がある。すなわち、従来のＺｎＯ系透明導電膜中には多くの酸素欠損が含まれており、湿度の高い環境下に放置すると酸素欠損への水分吸着（再酸化）によりキャリアが減少して高抵抗化を招くという問題点がある。ＩＴＯを用いた透明電極における耐湿性の目安の一つとしては、８５℃８５％ＲＨ雰囲気にて７２０ｈ経過後の抵抗変化率が±１０％とされているが、ＺｎＯ系透明導電膜で、この要件を満たすものは得られていない。
さらに、今後用途の拡大が予測される、フレキシブル基板上にＺｎＯ系透明導電膜を形成した場合、フレキシブル基板が水分を透過させるため、透明導電膜の表面からのみではなく、フレキシブル基板を透過した水分の影響により、透明導電膜の劣化がさらに大きくなるという問題点がある。
このような問題点を解消すべく、ＺｎＯ系透明導電膜の耐湿性を向上させるための方法が種々検討されており、その方法は、
(１)ＳｉＮバリア膜を設けて基板側からの水分透過を抑制する方法、
(２)加熱成膜などによって、ＺｎＯの膜質（結晶性）を改善する方法
の二つの方法に大別される。
しかしながら、現在のところ実用可能な耐湿性を備えたＺｎＯ系透明導電膜を得ることができていないのが実情である。
なお、ＺｎＯに元素をドーピングして導電性を付与することに関する技術としては、例えば、以下に示すようなものが提案されている。
(ａ)ＺｎＯの分子線、またはＺｎおよびＯの分子線を用いてＺｎＯ膜を作製する際に、ＩＡ族（Ｈ）、IIIＡ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、またはVII族（Ｆ、Ｃｌ、Ｉ、Ｂｒ）のいずれかの原子の分子線を用いてＺｎＯ膜中に不純物をドーピングすることにより、制御性良く電気抵抗を低減化させる方法（特許文献１参照）。
(ｂ)周期律表ＶＢ族又はVＩＢ族の元素がドープされた酸化亜鉛からなる透明導電体であって、上記元素を元素原子と亜鉛原子との合計原子数に対して０．１〜１０原子％含有する透明導電膜を、基材上に積層した透明導電体（特許文献２参照）。
(ｃ)基板上に陽電極と、陰電極と、これらの電極間に挟まれた有機層とを備え、陽電極として、Ｉｒ，Ｍｏ，Ｍｎ，Ｎｂ，Ｏｓ，Ｒｅ，Ｒｕ，Ｒｈ，Ｃｒ，Ｆｅ，Ｐｔ，Ｔｉ，ＷおよびＶの酸化物を１種または２種以上含有する材料からなるものを用いた透明導電膜である有機ＥＬ素子（特許文献３参照）。
(ｄ)II族元素若しくはVII族元素若しくはＩ族元素若しくはＶ族元素のいずれかをドープし、またはドープしない導電性ＺｎＯ等の透明導電性材料を用いたトランジスタ（特許文献４参照）。
(ｅ)酸化亜鉛薄膜のｃ軸：ａ軸の配向性の比が１００：１以上であり、且つ、アルミニウム、ガリウム、ホウ素などIII族およびVII族化合物のうち少なくとも１種類ドーピングされた透明導電膜（特許文献５参照）。
(ｆ)一般式（ＺｎＯ）ｍ・Ｉｎ2Ｏ3（ｍ＝２〜２０）で表わされる六方晶層状化合物のＩｎまたはＺｎの元素を、Ｓｎ、Ｙ、Ｈｏ、Ｐｂ、Ｂｉ、Ｌｉ、Ａｌ、Ｇａ、Ｓｂ、Ｓｉ、Ｃｄ、Ｍｇ、Ｃｏ、Ｎｉ、Ｚｒ、Ｈｆ、Ｓｃ、Ｙｂ、Ｌｕ、Ｆｅ、Ｎｂ、Ｔａ、Ｗ、Ｔｅ、Ａｕ、ＰｔおよびＧｅよりなる群から選ばれる少なくとも一種の元素で置換した六方晶層状化合物であって、平均厚さが０．００１μｍ〜０．３μｍ、平均アスペクト比（平均長径／平均厚さ）が３〜１０００であるインジウム亜鉛酸化物系六方晶層状化合物（特許文献６参照）。
(ｇ)酸化亜鉛透明導電膜と、III族元素及びIV族元素の群から選ばれた元素を不純物として添加した酸化亜鉛透明導電膜との複数層からなり、かつ積層順が限定されない構成を有する透明電極を基体上に形成し、該透明電極上に、蛍光体を有機高分子結着剤中に分散させてなる発光層、絶縁層及び背面電極の順序に積層した分散型エレクトロルミネッセンス素子（特許文献７参照）。
(ｈ)透明基板上に透明導電体の薄膜を積層する導電性を有する多層膜付透明基板において、最外層に透明導電体からなる第１導電膜層と、該第１導電膜層の下層に形成される主成分として酸化亜鉛を含有する透明導電体からなる第２導電膜層とを有する多層膜付透明基板（特許文献８参照）。
(ｉ)透明基板上に、窒化珪素からなる単層又は多層の透明薄膜および酸化インジウム、酸化インジウム・スズ（ＩＴＯ）、酸化スズ、酸化亜鉛、酸化アルミニウム、酸化珪素、酸化チタン、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化セレンから選ばれる材料からなる単層又は多層の透明薄膜からなる透明薄膜層、透明高分子層、前記透明薄膜層、並びに、透明基板が逐次積層されたガスバリヤー性低透湿性絶縁性透明電極用基板（特許文献９参照）。
そして、これらのＺｎＯ系透明導電膜も、耐湿性に関し、程度の差はあるとしても上述のような問題点を包含しているのが実情である。
特開平７−１０６６１５号公報 特開平８−０５０８１５号公報 特開平１１−０６７４５９号公報 特開２０００−１５０９００号公報 特開２０００−２７６９４３号公報 国際公開第２００１／０５６９２７号パンフレット 特開平０３−０５３４９５号公報 特開２００５−０４７１７８号公報 特開平８−０６８９９０号公報
本願発明は、上記課題を解決するものであり、実用可能な耐湿性と、透明導電膜として必要な特性を備え、しかも経済性に優れた、ＺｎＯ系の導電膜およびその製造方法を提供することを目的とする。
上記課題を解決するために、本願発明（請求項１）の導電膜は、
酸化亜鉛にIII族元素酸化物をドーピングして基体上に成長させた二層以上の導電膜層を備えた、複数層構造を有する導電膜であって、
基体の表面と接するように形成された、III族元素酸化物をドーパントとして含み、または含まない、ＺｎＯを主たる成分とする第１のＺｎＯ導電膜層と、
前記第１の導電膜層上に形成された、前記第１の導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第２のＺｎＯ導電膜層と
を備え、かつ、
前記第１のＺｎＯ導電膜層は、その膜厚が前記第２のＺｎＯ導電膜層の膜厚より小さいことを特徴としている。
また、請求項２の導電膜は、請求項１の発明の構成において、前記第２のＺｎＯ導電膜層上に、前記第２のＺｎＯ導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第３のＺｎＯ導電膜層を備えていることを特徴としている。
また、請求項３の導電膜は、請求項１の発明の構成において、前記第２のＺｎＯ導電膜層上に、互いに隣接する導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する二層以上のＺｎＯ導電膜層を備えていることを特徴としている。
また、請求項４の導電膜は、請求項１〜３のいずれかの発明の構成において、前記第１のＺｎＯ導電膜層の膜厚が５〜５０nmであることを特徴としている。
また、請求項５の導電膜は、請求項１〜４のいずれかの発明の構成において、前記第１のＺｎＯ導電膜層以外の、前記第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層が、酸化亜鉛（ＺｎＯ）を主成分とし、III族元素酸化物を７重量％以下の割合で含有するものであることを特徴としている。
また、請求項６の導電膜は、請求項１〜５のいずれかの発明の構成において、ＺｎＯ（００２）ロッキングカーブの半値幅が５°以下であることを特徴としている。
また、請求項７の導電膜は、請求項１〜６のいずれかの発明の構成において、前記基体が、ガラス、水晶、サファイア、シリコン、炭化ケイ素、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルフォン、ポリイミド、シクロオレフィン系ポリマーおよびポリカーボネイトからなる群より選ばれる少なくとも１種を主たる成分とするものであることを特徴としている。
また、請求項８の導電膜は、請求項１〜７のいずれかの発明の構成において、前記各ＺｎＯ導電膜層が、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法により成膜されたものであることを特徴としている。
また、請求項９の導電膜の製造方法は、
請求項１〜８のいずれかに記載の導電膜の製造方法であって、
前記第１のＺｎＯ導電膜層を、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法を用い、加熱しながら成膜を行う加熱成膜の方法により形成した後、前記第１のＺｎＯ導電膜層上に、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法により、加熱しながら、または加熱せずに、前記第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層を形成することを特徴としている。
本願発明（請求項１）の透明導電膜のように、本願発明（請求項１）の導電膜は、基体の表面と接するように形成された、III族元素酸化物をドーパントとして含み、または含まない、ＺｎＯを主たる成分とする第１のＺｎＯ導電膜層の上に、第１の導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第２のＺｎＯ導電膜層を形成するとともに、第１のＺｎＯ導電膜層の膜厚が第２のＺｎＯ導電膜層の膜厚より小さくなるようにしているので、実用可能な耐湿性と、透明導電膜として必要な特性を備え、しかも経済性に優れた、ＺｎＯ系の導電膜を得ることができる。
すなわち、本願請求項１の発明のような構成とした場合、第１のＺｎＯ導電膜層を、その上に形成される二層目以降の導電膜層の結晶性を向上させるべく、結晶性の高いＺｎＯ導電膜が得られるような条件下で形成し、その上に第２のＺｎＯ導電膜層以降の導電膜層を形成することにより、第１のＺｎＯ導電膜の高結晶性を、第２のＺｎＯ導電膜層に引き継がせることが可能になり、
耐湿性と配向性に優れた導電膜を効率よく製造することができる。
なお、本願発明において、第１のＺｎＯ導電膜層は、その上に形成される第２の導電膜層の結晶性を向上させ、耐湿性を高める機能を果たすことを主たる目的として配設されるものであることから、III族元素酸化物をドーパントとして含むものであってもよいことはもちろん、場合によっては、第１のＺｎＯ導電膜層として、III族元素酸化物をドーパントとして含まないＺｎＯ膜を形成することも可能である。
また、請求項２の導電膜のように、第２のＺｎＯ導電膜層上に、第２のＺｎＯ導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第３のＺｎＯ導電膜層を設けることにより、耐湿性と配向性に優れた、透明性を有する導電膜（第２のＺｎＯ導電膜層）を備えた導電膜に、さらに所望の特性を付与することが可能になり、本願発明をより実効あらしめることができる。
なお、その理由は必ずしも明らかではないが、第２のＺｎＯ導電膜層上に、種類の異なるIII族元素酸化物をドーパントとして含む第３のＺｎＯ導電膜層を設けた場合、第２のＺｎＯ導電膜層の高結晶性を、第３のＺｎＯ導電膜層に引き継がせることが可能であることが確認されている。
また、本願発明においては、請求項３の導電膜のように、第２のＺｎＯ導電膜層上に、互いに隣接する導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する二層以上のＺｎＯ導電膜層を備えた構成とすることも可能である。これにより、実現することが可能な特性の自由度を向上させることが可能になる。
なお、第２のＺｎＯ導電膜層上に、互いに隣接する導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む二層以上のＺｎＯ導電膜層を設けるようにした場合にも、第２のＺｎＯ導電膜層の高結晶性を、それ以降のＺｎＯ導電膜層に引き継がせることが可能であることが確認されている。
なお、隣接する導電膜層に含まれるIII族元素酸化物どうしの種類が異なればよく、組み合わせの態様に特別の制約はないので、例えば、２種類のIII族元素酸化物を一層ごとに交互に含有させるように構成することも可能であり、また、各層の何れにも異なる種類のIII族元素酸化物を含有させるように構成することも可能である。
また、請求項４の導電膜のように、第１のＺｎＯ導電膜層の膜厚を５〜５０nmとすることにより、結晶性が高く、耐湿性に優れたＺｎＯ導電膜を確実に得ることができて望ましい。
なお、第１のＺｎＯ導電膜層の膜厚が５nm未満になると、第１のＺｎＯ導電膜層の高結晶性の情報を第２のＺｎＯ導電膜層に引き継ぐ効果が不十分になりやすい傾向があるため、第１のＺｎＯ導電膜層の膜厚は５nm以上とすることが望ましい。
また、第１のＺｎＯ導電膜層の膜厚が、５０nmを超えると、導電膜全体の厚みを同じとした場合、第２のＺｎＯ導電膜層以降の導電膜層の厚みが相対的に小さくなり、所望の特性を得ることが困難になる場合があるため、第１のＺｎＯ導電膜層の膜厚は５０nm未満とすることが望ましい。
すなわち、本願発明において、第１のＺｎＯ導電膜層は、低抵抗性などの特性よりも、その上に形成される第２のＺｎＯ導電膜層以降の導電膜層の結晶性や配向性を向上させ、耐湿性を向上させることに重点をおいて形成されることになるので、その膜厚を５０nm以下に抑えることにより、導電膜全体としての低抵抗性などの特性を損なうことなく、耐湿性の向上などの実現を図ることが可能になり望ましい。
また、請求項５の導電膜のように、第１のＺｎＯ導電膜層以外の、第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層におけるIII族元素酸化物の含有割合を７重量％以下にすることにより、第１のＺｎＯ導電膜層の、第２のＺｎＯ導電膜以降の導電膜層の結晶性、配向性を向上させる機能を十分発揮させて、全体として、特性の良好な導電膜を確実に得ることが可能になる。
なお、III族元素酸化物のドープ量を増やすと、相対的に抵抗率が増大し、７重量％を超えると、実用に支障が生じるような程度にまで抵抗率が増大するため、III族元素酸化物の含有割合は７重量％以下にすることが望ましい。
また、III族元素酸化物のドープ量が少なくなりすぎると、導電膜として特性を確保することが困難になる場合があるため、通常は、０．５重量％以上のドープ量とすることが望ましいが、場合によってはそれ以下にすることが可能なこともある。
また、請求項６の導電膜のように、ＺｎＯ（００２）ロッキングカーブの半値幅が５°以下となるようにした場合、耐湿性に優れ、かつ配向性の高い導電膜を提供することが可能になる。
また、本願発明においては、請求項７のように、基体として、ガラス、水晶、サファイア、シリコン、炭化ケイ素、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルフォン、ポリイミド、シクロオレフィン系ポリマーおよびポリカーボネイトからなる群より選ばれる少なくとも１種を主たる成分とするものを用いることが可能であり、本願発明によれば、これらの材料からなる基体上に、実用レベルの耐湿性を備え、かつ、経済性にも優れたＺｎＯ系の導電膜を得ることが可能になる。
また、本願発明においては、請求項８のように、各ＺｎＯ導電膜層を、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法により成膜することが可能であり、これにより、耐湿性、配向性に優れた、特性の高い導電膜を効率よく製造することができる。
また、請求項９の導電膜の製造方法のように、請求項１〜８のいずれかに記載の導電膜を製造する場合において、第１のＺｎＯ導電膜層を、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法から選ばれる方法を用い、加熱しながら成膜を行う加熱成膜の方法により形成した後、第１のＺｎＯ導電膜層上に、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法から選ばれる方法により、加熱しながら、または加熱せずに、第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層を形成するようにしているので、効率よく、しかも確実に、第１のＺｎＯ導電膜の高結晶性を引き継いだ、結晶性の高い第２のＺｎＯ導電膜層、さらには、それ以降の高結晶性の導電膜層を形成することが可能になり、耐湿性、配向性に優れた、特性の高い導電膜を製造効率よく製造することができる。
すなわち、第１のＺｎＯ導電膜層を、加熱成膜の方法により形成することにより、結晶性の高いＺｎＯ導電膜層を確実に形成することが可能になる。一方、第２のＺｎＯ導電膜層は、加熱成膜の方法で形成してもよいが、第１のＺｎＯ導電膜層の高結晶性などの特性を引き継ぐことから、特に加熱成膜の方法をとらずに、常温で成膜を行うようにして、製造プロセスの効率化を図ることも可能である。
なお、加熱成膜の方法以外にも、第１のＺｎＯ導電膜層を形成するにあたって、成膜工程における圧力、不純物ドーピング濃度、ドーパント種、電力、基板バイアス電力などを最適化して、第１のＺｎＯ導電膜を成膜することによっても、高結晶性の第１のＺｎＯ導電膜を形成することができる。
また、これらの方法を加熱成膜の方法と組み合わせることによりさらに、大きな効果を得ることが可能である。
ＺｎＯ導電膜における、Ｇａ2Ｏ3のドープ濃度と抵抗率などの関係を示す図である。 ＺｎＯ導電膜における、Ａｌ2Ｏ3のドープ濃度と抵抗率などの関係を示す図である。 ＺｎＯ導電膜における、Ｇａ2Ｏ3およびＡｌ2Ｏ3のドープ濃度と抵抗率の関係を調べた結果を示す図である。 単層構造のＺｎＯ導電膜について、耐湿性試験（８５℃、８５％ＲＨ）を行った場合の、経過時間と抵抗変化率の関係を示す図である。 二層構造を有する本願発明のＺｎＯ導電膜と、単層構造を有する比較例のＺｎＯ導電膜について、耐湿性試験（８５℃、８５％ＲＨ）を行った場合の、経過時間と抵抗変化率の関係を示す図である。 基体上に本願発明の一実施例（実施例１）にかかる二層構造を有するＺｎＯ導電膜を形成した状態を示す図である。 図６に示す二層構造のＺｎＯ導電膜の上にさらに、複数層（ｎ層）のＺｎＯ導電膜層を形成した状態を模式的に示す図である。
１ 第１のＺｎＯ導電膜層
２（２ａ） 第２のＺｎＯ導電膜層
２ｂ，２ｃ 第２のＺｎＯ導電膜層の上に形成されたＺｎＯ導電膜層
１１ 基体
以下に本願発明の実施の形態を示して、本願発明の特徴とするところをさらに詳しく説明する。
酸化亜鉛（ＺｎＯ）にIII族元素酸化物をドーピングして基体上に成長させた本願発明の透明導電膜において、ＺｎＯへのドーパント（III族元素）としては、Ｇａ、Ａｌ、Ｉｎが代表的なものである。
これらのIII族元素（III族元素酸化物）をＺｎＯにドープすると、２価のＺｎサイトが３価の陽イオンで置換されるため、余剰電子がキャリアとなってｎ型の導電性を示すようになる。さらにスパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法、ＣＶＤ法、ゾルゲル法などの成膜法を用いて酸素供給が化学量論比を下回るような条件で成長させると、形成される膜中に酸素欠損を生じ、電子がキャリアとなってやはりｎ型の導電性を示す。
したがって、III族元素をドープしたＺｎＯは、サイト置換起因によるドナータイプの不純物添加と、酸素欠損起因による電子発生の両方を、キャリアの供給源としたｎ型の半導体である。
また、酸化亜鉛（ＺｎＯ）にIII族元素をドーピングした導電体において、例えば、Ｇａ，Ａｌをドーパントとした場合、ドープ量と物性の関係は文献：「南 内嗣他，Ｊ．Ｖａｃ．Ｓｏｃ．（真空），Ｖｏ１．４７，Ｎｏ．１０，（２００４）７３４．」で報告されており、図１，図２に示すように、Ｇａ2Ｏ3換算でドープ量が２〜４重量％のとき（図１参照）、Ａｌ2Ｏ3換算で１〜３重量％のとき（図２参照）、最も低い抵抗率となる。したがって、透明導電膜としての応用を考えると、ドープ量は、Ｇａ2Ｏ3換算で２〜４重量％、Ａｌ2Ｏ3換算で１〜３重量％の範囲とすることが、低抵抗率のＺｎＯ膜を得るためには有利になる。
しかしながら、ドープ量を少なくしたＺｎＯ導電膜は、耐湿試験で著しい劣化を伴うことが確認されている。
例えば、前述の文献に基づいて、トレース実験を行ったところ、図３に示すように、前述の文献のデータとほぼ同様のドーピング濃度で最も低い抵抗率を示した。
次に、Ｇａ2Ｏ3：３．５重量％ドープＺｎＯ導電膜（以下、「ＧＺＯ膜」ともいう），Ａｌ2Ｏ3：０．５重量％ドープＺｎＯ導電膜（以下、「ＡＺＯ膜」ともいう）の高温高湿試験（８５℃８５％ＲＨ）を行った。
その結果、２００時間経過後に，ＧＺＯ膜において、ガラス基板上で約３０％、フレキシブル基板であるＰＥＮ（ポリエチレンナフタレート）基板上で約６０％の抵抗変化を確認した（図４）。
また、２００時間経過後に，ＡＺＯ膜において、ガラス基板上で約１２００％、ＰＥＮ基板上で約５４００％の抵抗変化を確認した。このような抵抗変化は、実用化不可能な劣化レベルである。
そこで、ＺｎＯ導電膜の耐湿試験による抵抗劣化の原因が、酸素欠損の化学的不安定さにある可能性が高いことを考慮し、Ｇａ，Ａｌのドーピング濃度を前述の最低抵抗率が得られるドープ領域に固定し、真空チャンバ内に水を意図的に導入して酸素欠損を終端する方法、基板加熱して結晶化を促進する方法などを試行したが、いずれも効果は低かった。
このような状況のもとで、耐湿性試験における抵抗の不安定性は、水分子がＺｎＯ粒界内に進入して電子をトラップすることが主たる原因であることに着目し、結晶性をできるだけ向上させ、かつ、ＺｎＯ導電膜の表面を可能な限り平らにして粒界を減らすことにより、抵抗の不安定性は解決されるのではないかと考え、ＺｎＯ導電膜層を多層構造化する方法を試みたところ、耐湿性向上に著しい効果が認められた。すなわち、この多層構造化の考え方は、従来の最低抵抗率が得られているＺｎＯ導電膜（ＺｎＯ薄膜）の下の層すなわち基体の表面に形成される初期成膜層（第１のＺｎＯ導電膜）として、加熱成膜などの方法により、できるだけ結晶性の良好なＺｎＯ薄膜（ＺｎＯ導電膜）を設けることにより、上層にその良好な結晶性の情報を引き継がせ、低抵抗率かつ高配向で、耐湿性の良好なＺｎＯ導電膜を得ようとするものである。
すなわち、本願発明を実施する場合、例えば、Ｇａ2Ｏ3が５．７重量％混合されたＺｎＯ−Ｇａ2Ｏ3混合焼結ターゲットを用い、成膜温度を２５０℃として４０ｎｍの厚さまでスパッタリング成膜を行って、初期成膜層である第１のＺｎＯ導電膜層（Ｇａ2Ｏ3をドーパントとするＺｎＯ導電膜層）を形成し、この第１のＺｎＯ導電膜層上に、Ａｌ2Ｏ3が３．０重量％混合されたＺｎＯ−Ａｌ2Ｏ3混合焼結ターゲットを用い、成膜温度を室温として３６０ｎｍの厚さまで同様に成膜を行い、第２のＺｎＯ導電膜層（Ａｌ2Ｏ3をドーパントとするＺｎＯ導電膜層）を形成することにより、著しく耐湿性および結晶性の高いＺｎＯ導電膜を得ることができる。
なお、上述の方法により得られるＺｎＯ導電膜は、図５に示すように、２００時間の耐湿試験後の抵抗変化率が２％以下と小さく、優れた耐湿性を有していることが確認されている。
以下に、具体的な実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図６は、基体上に本願発明の一実施例（実施例１）にかかる導電膜を形成した状態を示す図である。
この実施例１の導電膜１０は、図６に示すように、基体１１の表面と接するように形成された、III族元素酸化物をドーパントとして含むＺｎＯを主たる成分とする、透明性を有する第１のＺｎＯ導電膜層１と、第１の導電膜層１上に形成された、第１の導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第２のＺｎＯ導電膜層２とを備えた二層構造を有する導電膜である。
なお、この実施例１では、基体１１として、無アルカリガラス（コーニング１７３７）からなるガラス基板が用いられている。
そして、ガラス基板（基体）１１の表面には、第１のＺｎＯ導電膜層１として、III族元素酸化物であるＧａ2Ｏ3をドーパントとして含むＺｎＯ導電膜が形成されている。
さらに、第１のＺｎＯ導電膜層１上には、第２のＺｎＯ導電膜層２として、第１のＺｎＯ導電膜層１に含まれるIII族元素酸化物（Ｇａ2Ｏ3）とは種類の異なるIII族元素酸化物であるＡｌ2Ｏ3をドーパントとして含むＺｎＯ導電膜が形成されている。
次に、図６に示すような複数層構造を有する導電膜の製造方法について説明する。
まず、基体として無アルカリガラス（コーニング１７３７）からなるガラス基板を用意する。
そして、このガラス基板をイソプロピルアルコールおよびＵＶ照射によって洗浄することにより清浄表面を得た。
また、スパッタリングターゲットとして、焼結密度が８０％以上の、Ｇａ2Ｏを３５．７重量％の割合で含有するＺｎＯ−Ｇａ2Ｏ3混合焼結体ターゲット（Ｇａ2Ｏ3ドープＺｎＯ導電膜作製用のターゲット）と、Ａｌ2Ｏ3を３．０重量％の割合で含有するＺｎＯ−Ａｌ2Ｏ3混合焼結体ターゲット（Ａｌ2Ｏ3ドープＺｎＯ導電膜作製用のターゲット）を用意した。
そして、上記ガラス基板を成膜チャンバにセッティングし、５×１０-5Ｐａまで真空吸引した後、スパッタリングを行い、ＺｎＯ導電膜の成膜を行った。
成膜工程において、ガラス基板上に形成される一層目のＺｎＯ導電膜層、すなわち、初期成膜層である第１のＺｎＯ導電膜層を成膜するにあたっては、ＺｎＯ−Ｇａ2Ｏ3混合焼結体ターゲットを用いて、成膜温度が２５０℃となるように加熱を行ってスパッタリング成膜を行い、ガラス基板の表面に、透明性を有するＧａ2Ｏ3ドープＺｎＯ導電膜層（ＧＺＯ膜）を４０ｎｍの膜厚となるように成膜した。
それから、第１のＺｎＯ導電膜層の成膜工程に連続して、ＺｎＯ−Ａｌ2Ｏ3混合焼結体ターゲットを用いて、加熱を行わない条件下で、スパッタリング成膜を行い、第１のＺｎＯ導電膜層上に、透明性を有するＡｌ2Ｏ3ドープＺｎＯ導電膜層（ＡＺＯ膜）を、３６０ｎｍの膜厚となるように成膜した。
これにより、透明性を有する第１のＺｎＯ導電膜（ＧＺＯ膜）層上に、同じく透明性を有する第２のＺｎＯ導電膜（ＡＺＯ膜）層が形成された、二層構造のＺｎＯ導電膜（以下「ＡＺＯ／ＧＺＯ二層構造導電膜」ともいう）を得た。
なお、上記の第１および第２のＺｎＯ導電膜層を形成するにあたっては、スパッタガスとして高純度Ａｒガスを、成膜チャンバ内の圧力が０．１ Ｐａになるまで導入し、電力：３Ｗ／ｃｍ2の条件でスパッタリング成膜を行った。
ＡＺＯ／ＧＺＯ二層構造導電膜の設定膜厚は、第１および第２のＺｎＯ導電膜層の合計で４００ｎｍとした。そして、形成されたＡＺＯ／ＧＺＯ二層構造導電膜について、ウェットエッチングによるパターニングを行った後、触針式段差計を用いて膜厚を実測し、設定膜厚の二層構造導電膜が形成されていることを確認した。
なお、信頼性（抵抗）評価のための、全面成膜サンプルは別途作製し、４探針抵抗測定器による抵抗の測定に供した。
４探針抵抗測定器により求めた、ＡＺＯ／ＧＺＯ二層構造導電膜の抵抗（シート抵抗）は、基板内平均で１８．６Ω／□であり、抵抗率は７．６×１０-4Ωｃｍであった。
また、上記ＡＺＯ／ＧＺＯ二層構造導電膜の可視領域での光透過率は８０％以上を達成した。
また、上記ＡＺＯ／ＧＺＯ二層構造導電膜の結晶性を調べるために、ＸＲＤで測定したψ方向ロッキングカーブ半値幅は４．７°（ω方向ロッキングカーブ半値幅は２．８９°）であった。
一方、二層構造とはせずに、上記第２のＺｎＯ導電膜層の成膜条件と同じ条件（加熱しない条件）で、ガラス基板上に形成した、同じ膜厚（４００ ｎｍ）のＡｌ2Ｏ3ドープＺｎＯ導電膜（ＡＺＯ単層構造導電膜）のψ方向ロッキングカーブ半値幅は２７．７°であった。
ＡＺＯ／ＧＺＯ二層構造導電膜と、ＡＺＯ単層構造導電膜の両者を比較すると、ＡＺＯ単層構造導電膜に比べて、二層構造としたＡＺＯ／ＧＺＯ二層構造導電膜の場合、結晶性が著しく向上しており、狙い通り、１層目の導電膜層である第１のＺｎＯ導電膜層における高結晶性の情報が、二層目の導電膜層である第２のＺｎＯ導電膜層に反映されていることが確認された。
また、ＡＺＯ／ＧＺＯ二層構造導電膜および、ＡＺＯ単層構造導電膜について、原子間力顕微鏡（ＡＦＭ(atomic force microscope))により測定した表面粗さＲａは、ＡＺＯ／ＧＺＯ二層構造導電膜の場合、Ｒａ＝０．７９nmであり、ＡＺＯ単層構造導電膜の場合、２．１０nmであって、ＡＺＯ／ＧＺＯ二層構造とすることにより、表面平坦性が大幅に向上することも確認された。
また、ＡＺＯ／ＧＺＯ二層構造導電膜およびＡＺＯ単層構造導電膜について耐湿性試験を行った。その結果を図５に示す。
なお、図５には、比較のため、ＡＺＯ単層構造導電膜について行った耐湿試験の結果を併せて示す。
図５に示すように、ＡＺＯ単層構造導電膜の場合、２００時間後の抵抗変化率が約１２％と大きいのに対して、ＡＺＯ／ＧＺＯ二層構造導電膜の場合、ガラス基板上で２００時間後の抵抗変化率が約１．５％と耐湿性が著しく改善することが確認された。
なお、この実施例１では、基体であるガラス基板の表面に形成される初期成膜層としての第１のＺｎＯ導電膜層を、通常、最も結晶性のよい成膜を行うことができると考えられる加熱成膜の方法で形成するようにしているが、他の成膜条件、たとえば成膜時の圧力，不純物ドーピング濃度，ドーパント種，電力条件，基板バイアス電力などを最適化して最下層を形成することにより、上で述べた以上の効果を得ることも可能であると考えられる。
上記の実施例１では、導電膜が形成される基体がガラス基板である場合について説明したが、この実施例２では、導電膜を形成すべき基体として、ＰＥＮ（ポリエチレンナフタレート）からなる基板（フレキシブル基板）を用い、上記実施例１の場合と同様の方法で、基板の前処理を行った後、上記実施例１の場合と同様の条件でスパッタリングを行い。ＰＥＮからなるフレキシブル基板上に、ＡＺＯ／ＧＺＯ二層構造導電膜およびＡＺＯ単層構造導電膜を形成した。
そして、上記実施例１の場合と同様の方法で、各導電膜の特性を評価したところ、上記実施例１の場合とほぼ同様の評価結果が得られ、ＰＥＮからなるフレキシブル基板上に導電膜を形成する場合にも、ＡＺＯ／ＧＺＯ二層構造とした場合には、ＡＺＯ単層構造とした場合に比べて、結晶性、耐湿性に優れたＺｎＯ導電膜が得られることが確認された。
上記の実施例１では、導電膜が形成される基体がガラス基板である場合、上記実施例２では、導電膜が形成される基体がＰＥＮ基板（フレキシブル基板）である場合について説明したが、この実施例３では、導電膜が形成される基体として、ＰＥＴ（ポリエチレンテレフタレート）からなる基板（フレキシブル基板）を用い、上記実施例１および２の場合と同様の方法で、基板の前処理を行った後、上記実施例１の場合と同様の条件でスパッタリングを行い。ＰＥＴからなるフレキシブル基板上に、ＡＺＯ／ＧＺＯ二層構造導電膜およびＡＺＯ単層構造導電膜を形成した。
この実施例３の場合のように、基体としてＰＥＴ（ポリエチレンテレフタレート）からなるフレキシブル基板を用いた場合にも、上記実施例１および２の場合と同様に、ＡＺＯ／ＧＺＯ二層構造導とした場合には、ＡＺＯ単層構造とした場合に比べて、結晶性、耐湿性に優れたＺｎＯ導電膜が得られることが確認された。
これにより、汎用性のあるＰＥＴ（ポリエチレンテレフタレート）からなるフレキシブル基板上にも、実用可能な導電膜を形成することが可能であることが確認された。
なお、上記の実施例では、ガラス基板、ＰＥＮあるいはＰＥＴからなるフレキシブル基板上にＺｎＯ導電膜を形成する場合を例にとって説明したが、基体の種類はこれらに限られるものではなく、さらに他の基体上にＺｎＯ導電膜を形成する場合にも本願発明を適用することが可能である。
また、上記実施例では、ドーパントとして、Ｇａ2Ｏ3およびＡｌ2Ｏ3をドーパントとして用いているが、Ｉｎ酸化物などの他のIII族元素酸化物などをドーパントとして用いることも可能である。
また、上記実施例では、ＡＺＯ／ＧＺＯ二層構造の導電膜を例にとって説明したが、この二層構造のＺｎＯ導電膜上にさらに１層、あるいは二層以上のＺｎＯ導電膜層を形成することも可能である。
なお、図７は、図６に示す二層構造のＺｎＯ導電膜２（２ａ）の上にさらに、複数層（２層）のＺｎＯ導電膜層２（２ｂ，２ｃ）を形成した状態を模式的に示す図である。
ただし、図７のように、二層構造のＺｎＯ導電膜２（２ａ）の上にさらにＺｎＯ導電膜層（２ｂ，２ｃ……）を形成する場合、三層目以降のＺｎＯ導電膜層（２ｂ，２ｃ……）が、互いに隣接するＺｎＯ導電膜層が含有するIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含有するように構成することが、結晶性が高く耐湿性に優れた透明導電膜を得る見地からは必要である。
また、上記実施例では、第１のＺｎＯ導電膜層がIII族元素酸化物（Ｇａ2Ｏ3）をドーパントとして含むものである場合を例にとって説明したが、場合によっては、第１のＺｎＯ導電膜層として、III族元素酸化物をドーパントとして含まないＺｎＯ導電膜層を形成することも可能である。
本願発明はさらにその他の点においても上記の各実施例に限定されるものではなく、ＺｎＯ導電膜が形成される基体の形状や構成材料の種類、III族元素の種類やドープ量、ＺｎＯ導電膜の具体的な成膜条件などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本願発明によれば、実用可能な耐湿性と、透明導電膜として必要な特性を備え、しかも経済性に優れた、ＺｎＯ系の透明導電膜を効率よくしかも確実に製造することが可能になる。
したがって、本願発明は、フラットパネルディスプレイや太陽電池の透明電極など、種々の用途に広く適用することが可能である。

Claims (9)

  1. 酸化亜鉛にIII族元素酸化物をドーピングして基体上に成長させた二層以上の導電膜層を備えた、複数層構造を有する導電膜であって、
    基体の表面と接するように形成された、III族元素酸化物をドーパントとして含み、または含まない、ＺｎＯを主たる成分とする第１のＺｎＯ導電膜層と、
    前記第１の導電膜層上に形成された、前記第１の導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第２のＺｎＯ導電膜層と
    を備え、かつ、
    前記第１のＺｎＯ導電膜層は、その膜厚が、前記第２のＺｎＯ導電膜層の膜厚より小さいこと
    を特徴とする導電膜。
  2. 前記第２のＺｎＯ導電膜層上に、前記第２のＺｎＯ導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する第３のＺｎＯ導電膜層を備えていることを特徴とする請求項１記載の導電膜。
  3. 前記第２のＺｎＯ導電膜層上に、互いに隣接する導電膜層に含まれるIII族元素酸化物とは種類の異なるIII族元素酸化物をドーパントとして含む、透明性を有する二層以上のＺｎＯ導電膜層を備えていることを特徴とする請求項１記載の導電膜。
  4. 前記第１のＺｎＯ導電膜層の膜厚が５〜５０nmであることを特徴とする請求項１〜３のいずれかに記載の導電膜。
  5. 前記第１のＺｎＯ導電膜層以外の、前記第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層が、酸化亜鉛（ＺｎＯ）を主成分とし、III族元素酸化物を７重量％以下の割合で含有するものであることを特徴とする請求項１〜４のいずれかに記載の導電膜。
  6. ＺｎＯ（００２）ロッキングカーブの半値幅が５°以下であることを特徴とする請求項１〜５のいずれかに記載の導電膜。
  7. 前記基体が、ガラス、水晶、サファイア、シリコン、炭化ケイ素、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルフォン、ポリイミド、シクロオレフィン系ポリマーおよびポリカーボネイトからなる群より選ばれる少なくとも１種を主たる成分とするものであることを特徴とする請求項１〜６のいずれかに記載の導電膜。
  8. 前記各ＺｎＯ導電膜層が、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法により成膜されたものであることを特徴とする請求項１〜７のいずれかに記載の導電膜。
  9. 請求項１〜８のいずれかに記載の導電膜の製造方法であって、
    前記第１のＺｎＯ導電膜層を、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法を用い、加熱しながら成膜を行う加熱成膜の方法により形成した後、
    前記第１のＺｎＯ導電膜層上に、スパッタリング法、蒸着法、蒸着イオンプレーティング法、レーザーアブレーション法、アークプラズマ蒸着法およびめっき法からなる群より選ばれる方法により、加熱しながら、または加熱せずに、前記第２のＺｎＯ導電膜層以降のＺｎＯ導電膜層を形成すること
    を特徴とする導電膜の製造方法。
JP2008529067A 2007-02-26 2008-01-22 導電膜および導電膜の製造方法 Expired - Fee Related JP4947051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008529067A JP4947051B2 (ja) 2007-02-26 2008-01-22 導電膜および導電膜の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007046010 2007-02-26
JP2007046010 2007-02-26
PCT/JP2008/050806 WO2008105198A1 (ja) 2007-02-26 2008-01-22 導電膜および導電膜の製造方法
JP2008529067A JP4947051B2 (ja) 2007-02-26 2008-01-22 導電膜および導電膜の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008105198A1 JPWO2008105198A1 (ja) 2010-06-03
JP4947051B2 true JP4947051B2 (ja) 2012-06-06

Family

ID=39721038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529067A Expired - Fee Related JP4947051B2 (ja) 2007-02-26 2008-01-22 導電膜および導電膜の製造方法

Country Status (6)

Country Link
US (1) US20080280119A1 (ja)
EP (1) EP2061041A4 (ja)
JP (1) JP4947051B2 (ja)
KR (1) KR101057571B1 (ja)
CN (1) CN101542639B (ja)
WO (1) WO2008105198A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041655B1 (ko) * 2007-09-05 2011-06-14 가부시키가이샤 무라타 세이사쿠쇼 투명 도전막 및 투명 도전막의 제조방법
GB0803702D0 (en) * 2008-02-28 2008-04-09 Isis Innovation Transparent conducting oxides
JP5352878B2 (ja) * 2008-03-31 2013-11-27 公立大学法人高知工科大学 表示用基板及びその製造方法並びに表示装置
JP5022341B2 (ja) * 2008-11-19 2012-09-12 三菱重工業株式会社 光電変換装置
US20110195541A1 (en) * 2010-02-05 2011-08-11 Hitachi Chemical Company, Ltd. Composition for forming n-type diffusion layer, method for forming n-type diffusion layer, and method for producing photovoltaic cell
US20110212564A1 (en) * 2010-02-05 2011-09-01 Hitachi Chemical Company, Ltd. Method for producing photovoltaic cell
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP5630747B2 (ja) 2010-05-14 2014-11-26 リンテック株式会社 酸化亜鉛系導電性積層体及びその製造方法並びに電子デバイス
DE102010038796B4 (de) * 2010-08-02 2014-02-20 Von Ardenne Anlagentechnik Gmbh Dünnschichtsolarzelle und Verfahren zu ihrer Herstellung
JP5533448B2 (ja) 2010-08-30 2014-06-25 住友金属鉱山株式会社 透明導電膜積層体及びその製造方法、並びに薄膜太陽電池及びその製造方法
US9546416B2 (en) * 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
JP2012144384A (ja) * 2011-01-07 2012-08-02 Tokyo Institute Of Technology 導電性酸化亜鉛膜の製造方法
JP2012243981A (ja) * 2011-05-20 2012-12-10 Ulvac Japan Ltd 太陽電池、太陽電池用透明導電膜付き基板及びそれらの製造方法
US20130019929A1 (en) * 2011-07-19 2013-01-24 International Business Machines Reduction of light induced degradation by minimizing band offset
KR101178496B1 (ko) * 2011-09-28 2012-09-07 한국에너지기술연구원 이중구조의 투명전도막 및 그 제조방법
JP2013119664A (ja) * 2011-12-09 2013-06-17 Nippon Telegr & Teleph Corp <Ntt> 透明導電膜およびその形成方法
CN102694066B (zh) * 2012-04-01 2015-03-11 成都旭双太阳能科技有限公司 一种提高太阳能电池板光电转换效率的方法
KR101293647B1 (ko) 2012-07-27 2013-08-13 삼성코닝정밀소재 주식회사 투명 전도성 산화물 박막 기판, 그 제조방법, 이를 포함하는 유기전계발광소자 및 광전지
US20140203322A1 (en) * 2013-01-23 2014-07-24 Epistar Corporation Transparent Conductive Structure, Device comprising the same, and the Manufacturing Method thereof
RU2531021C2 (ru) * 2013-03-05 2014-10-20 Федеральное государственное бюджетное учреждение науки "Институт физики им. Х.И. Амирханова Дагестанского научного центра Российской Академии наук" Способ формирования слоев на основе оксида цинка
CN104051551B (zh) * 2013-03-14 2017-03-01 台湾积体电路制造股份有限公司 薄膜太阳能电池及其形成方法
US20140261657A1 (en) * 2013-03-14 2014-09-18 Tsmc Solar Ltd. Thin film solar cell and method of forming same
WO2015118726A1 (ja) * 2014-02-07 2015-08-13 リンテック株式会社 透明導電性積層体、透明導電性積層体の製造方法、および透明導電性積層体を用いてなる電子デバイス
WO2015118724A1 (ja) * 2014-02-07 2015-08-13 リンテック株式会社 透明導電性積層体、透明導電性積層体の製造方法、および透明導電性積層体を用いてなる電子デバイス
KR102154899B1 (ko) * 2018-10-08 2020-09-10 동의대학교 산학협력단 몰리브덴 박막 표면의 미세구조 제어방법
CN109878227B (zh) * 2019-01-24 2020-09-25 江苏大学 一种提高tco薄膜综合光电特性的激光加工方法
CN113451429B (zh) * 2021-06-30 2023-05-12 安徽华晟新能源科技有限公司 一种异质结太阳能电池及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731950B2 (ja) 1985-11-22 1995-04-10 株式会社リコー 透明導電膜の製造方法
JP2758660B2 (ja) * 1989-07-18 1998-05-28 グンゼ株式会社 酸化亜鉛を透明電極とした分散型エレクトロルミネッセンス素子
US5078803A (en) * 1989-09-22 1992-01-07 Siemens Solar Industries L.P. Solar cells incorporating transparent electrodes comprising hazy zinc oxide
JPH0850815A (ja) * 1994-04-21 1996-02-20 Sekisui Chem Co Ltd 透明導電体及びその製造方法
JP3527815B2 (ja) * 1996-11-08 2004-05-17 昭和シェル石油株式会社 薄膜太陽電池の透明導電膜の製造方法
US5948176A (en) * 1997-09-29 1999-09-07 Midwest Research Institute Cadmium-free junction fabrication process for CuInSe2 thin film solar cells
JP2000113732A (ja) * 1998-06-25 2000-04-21 Asahi Glass Co Ltd 透明導電膜とその製造方法、透明導電膜付き基板およびタッチパネル
US6329044B1 (en) * 1998-06-25 2001-12-11 Asahi Glass Company Ltd. Transparent conductive film and method of making the film
JP2000091603A (ja) * 1998-09-07 2000-03-31 Honda Motor Co Ltd 太陽電池
JP2000113731A (ja) 1998-10-07 2000-04-21 Mitsui Mining & Smelting Co Ltd 高導電性・高屈曲性銅合金線
US6261694B1 (en) * 1999-03-17 2001-07-17 General Electric Company Infrared reflecting coatings
JP2003264307A (ja) * 2002-03-11 2003-09-19 Sharp Corp 薄膜太陽電池及びその製造方法
US6822158B2 (en) * 2002-03-11 2004-11-23 Sharp Kabushiki Kaisha Thin-film solar cell and manufacture method therefor

Also Published As

Publication number Publication date
KR101057571B1 (ko) 2011-08-17
CN101542639B (zh) 2013-07-31
WO2008105198A1 (ja) 2008-09-04
US20080280119A1 (en) 2008-11-13
KR20090018598A (ko) 2009-02-20
EP2061041A1 (en) 2009-05-20
JPWO2008105198A1 (ja) 2010-06-03
EP2061041A4 (en) 2011-06-29
CN101542639A (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
JP4947051B2 (ja) 導電膜および導電膜の製造方法
JP5181677B2 (ja) 透明導電膜
JP4888119B2 (ja) 透明導電膜及びその製造方法、並びに透明導電性基材、発光デバイス
JP5040991B2 (ja) 透明導電膜および透明導電膜の製造方法
WO2010021106A1 (ja) 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
TWI651208B (zh) 具透明電極之基板及其製造方法
KR20100089962A (ko) ＡＺＯ/Ａｇ/ＡＺＯ 다층박막이 코팅된 투명전도막의 제조방법
JP2007031178A (ja) ＣｄＴｅ系酸化物薄膜及びその形成方法
US7514023B2 (en) Electrically conductive material
US9546415B2 (en) Composite transparent electrodes
Han et al. Indium-free Cu/fluorine doped ZnO composite transparent conductive electrodes with stretchable and flexible performance on poly (ethylene terephthalate) substrate
JP2000108244A (ja) 透明導電膜とその製造方法および透明導電膜付き基体
WO2017187763A1 (ja) 透明導電膜および透明導電膜の製造方法
KR20090101571A (ko) 붕소가 추가도핑된 산화아연계 투명 전도막 및 그 제조방법
JP7383922B2 (ja) 透明導電体及び有機デバイス
KR101816972B1 (ko) TiO2/Ag/TiO2 다층박막 구조를 갖는 플렉시블 투명 전극 및 그 제조방법
KR20160079214A (ko) 초격자 구조를 적용한 산화아연계 투명전극, 이를 구비한 광전소자 및 초격자 구조를 적용한 산화아연계 투명전극의 형성방법
JP6356520B2 (ja) 透明電極付き基板及びその製造方法
KR101657345B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 디스플레이 장치
JP2010027524A (ja) 有機ｅｌ素子およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4947051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees