JP4943312B2 - 導電性ボールの搭載方法及び余剰ボール除去装置 - Google Patents

導電性ボールの搭載方法及び余剰ボール除去装置 Download PDF

Info

Publication number
JP4943312B2
JP4943312B2 JP2007327206A JP2007327206A JP4943312B2 JP 4943312 B2 JP4943312 B2 JP 4943312B2 JP 2007327206 A JP2007327206 A JP 2007327206A JP 2007327206 A JP2007327206 A JP 2007327206A JP 4943312 B2 JP4943312 B2 JP 4943312B2
Authority
JP
Japan
Prior art keywords
ball
substrate
balls
adhesive
surplus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007327206A
Other languages
English (en)
Other versions
JP2009152286A (ja
Inventor
文雄 春原
清明 飯田
正和 小林
圭佐実 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007327206A priority Critical patent/JP4943312B2/ja
Priority to EP08170698.8A priority patent/EP2073258B1/en
Priority to US12/333,619 priority patent/US8141770B2/en
Publication of JP2009152286A publication Critical patent/JP2009152286A/ja
Application granted granted Critical
Publication of JP4943312B2 publication Critical patent/JP4943312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は導電性ボールの搭載方法及び余剰ボール除去装置に係り、さらに詳しくは、配線基板などに導電性ボールを搭載してバンプ電極を形成するための導電性ボールの搭載方法及びその方法で使用される余剰ボール除去装置に関する。
従来、半導体チップなどが実装される配線基板の接続パッド上にはんだボールを搭載してバンプ電極を形成する方法がある。そのようなはんだボールの搭載方法では、まず、図１に示すように、はんだボールが搭載される配線基板１００が用意される。配線基板１００では、基板１１０の上面側にビルドアップ配線（不図示）に接続された接続パッド２００を備え、接続パッド２００上に開口部３００ａが設けられたソルダレジスト３００が形成されている。さらに、接続パッド２００の上にフラックス４００が塗布されている。
そして、図２に示すように、配線基板１００の上にはんだボールを搭載するためのマスク５００が配置される。マスク５００には、配線基板１００の接続パッド２００に対応する部分にはんだボールが挿通される複数の開口部５００ａが設けられている。
次いで、同じく図２に示すように、マスク５００の上に多数のはんだボール６００を供給し、刷毛７００によってはんだボール６００をマスク５００の一端側に掃き出して移動させる。これにより、図３に示すように、はんだボール６００がマスク５００の開口部５００ａを挿通して配線基板１００の接続パッド２００上のフラックス４００に接着して配置されると共に、余分なはんだボール６００がマスクの一端側に排除される。その後に、配線基板１００が下方に移動することによってマスク５００から分離される。
上記したはんだボールの搭載方法に関連する技術としては、特許文献１には、ボール整列マスクを備えたはんだボール搭載装置にチップをセットし、装置本体を手で揺動させてボール整列マスクの貫通孔からはんだボールを落下させた後に、余分なはんだボールをボールガイド枠に設けたボール貯蓄溝に収容することが記載されている。
また、特許文献２には、ウェハ上に配置されたマスクの上に多数のはんだボールを供給し、スウィープ部材を備えた充填用ヘッドによってはんだボールを移動させてマスクの開口部にはんだボールを配置し、その後に柔らかいスキージをもつ除去用ヘッドによってマスク上に残存するはんだボールをマスクの外に払い出して除去することが記載されている。
さらに、特許文献３には、複数の導電性ボールを吸引ヘッドで吸引し、導電性ボールを各電極の上に一括して配置する吸引配列方法において、電極上のボール欠落箇所に正規の導電性ボールを補充し、ボール余剰箇所では配置欠陥を除去した後に、正規の導電性ボールを補充することが記載されている。
特開２００１−３５８４５０号公報 特開２００６−１７３１９５号公報 特開２００２−１８４８０３号公報
前述した従来技術の図２及び図３の工程において、マスク５００上の多数のはんだボール６００を刷毛７００によってマスクの一端側に移動させるとしても、マスク５００上の開口部５００ａが配置された領域に余分なはんだボール６００が多少残ってしまうことが多い。
このため、図４に示すように、配線基板１００を下側に移動させてマスク５００から分離する際に、マスク５００上に残ったはんだボール６００がマスク５００の開口部５００ａを挿通して配線基板１００の上に落下することがある。さらには、マスク５００が揺れ動くことで、マスク５００の一端側に排除したはんだボール６００がマスク５００の開口部５００ａ側に転がって配線基板１００の上に落下することもある。
マスク５００上の余分なはんだボール６００が配線基板１００の上に落下すると、配線基板１００の接続パッド２００に配置された正規のはんだボール６００の近傍に余分なはんだボール６００（黒丸で示す）が搭載されることになる。このため、はんだボールを溶融してバンプ電極を得る際に、余分なはんだボール６００が搭載された接続パッドには他より突出する特大バンプ電極が形成されてしまい、配線基板の歩留り低下の要因になる。
配線基板上の余剰ボールを人手によって除去する方法があるが、困難を極める作業であり、効率的に余剰ボールを除去できる方法が切望されている。
本発明は以上の課題を鑑みて創作されたものであり、基板の接続パッドにマスクを介して導電性ボールを搭載する方法において、基板上に搭載される余剰ボールを効率よく除去できて各接続パッドに一つの導電性ボールを信頼性よく搭載できる導電性ボールの搭載方法及びその方法で使用される余剰ボール除去装置を提供することを目的とする。
上記課題を解決するため、本発明は導電性ボールの搭載方法に係り、接続パッドを備えた基板の上に開口部を備えたマスクを配置する工程と、前記マスクの上に導電性ボールを供給し、前記マスクの前記開口部を通して前記接続パッドの上に前記導電性ボールを配置する工程と、前記マスクと前記基板とを分離する工程であって、前記マスク上に残った余分な前記導電性ボールが前記マスクの前記開口部から落下することによって、前記基板上に余剰ボールが搭載される工程と、前記基板上の前記余剰ボールを粘着ヘッドに接着させて除去する工程とを有することを特徴とする。
本発明の導電性ボールの搭載方法では、マスクの開口部を通して基板（配線基板など）の接続パッド上に正規の導電性ボールを配置し、マスクと配線基板とを分離する際に基板上に落下した余剰ボールを余剰ボール除去装置の粘着ヘッドに接着させて除去するようにしている。
本発明では、余剰ボールを粘着ヘッドに接着させて除去するので、余剰ボールを自動化によって短時間で除去することができ、人手によって除去する方法よりも格段に生産効率を向上させることができる。また、粘着ヘッドによって余剰ボールをピンポイントで除去するので、正規の導電性ボールや基板にダメージを与えることもない。
本発明の好適な態様では、余剰ボールを除去する工程において、粘着ヘッドの先端部に粘着材（フラックスなど）を転写した後に、粘着ヘッドに転写した粘着材に余剰ボールを接着させて基板から除去し、さらに粘着ヘッドに接着させた余剰ボールを接着シートに接着させて回収する。
また、本発明の好適な態様では、余剰ボールを除去する工程において、基板上の余剰ボールを画像認識してその配置座標を特定し、その配置座標に粘着ヘッドが移動して余剰ボールを基板から除去する。
この態様では、画像認識によって余剰ボールを異物として検出し、その配置座標を精度よく特定するので、余剰ボールの取り残しが発生するおそれがなく、信頼性よく基板上から余剰ボールを除去することができる。
以上説明したように、本発明では、基板上に搭載される余剰ボールを効率よく除去できて各接続パッドに一つの導電性ボールが信頼性よく搭載される。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図５〜図９は本発明の実施形態の導電性ボールの搭載方法を示す断面図、図１０は同じく余剰ボール除去装置を示す断面図、図１１〜図１４は同じく導電性ボールの搭載方法における配線基板上の余剰ボールを除去する方法を示す図である。
本実施形態の導電性ボールの搭載方法では、図５に示すように、まず、導電性ボールが搭載される配線基板１を用意する。配線基板１では、ガラスエポキシ樹脂などからなるコア基板１０にスルーホールＴＨが設けられており、スルーホールＴＨ内に銅などからなる貫通電極１２が充填されている。さらに、コア基板１０の両面側には貫通電極１２を介して相互接続される銅などからなる第１配線層１４ａがそれぞれ形成されている。
あるいは、コア基板１０の両面側の第１配線層１４ａがスルーホールＴＨの内壁に形成されたスルーホールめっき層によって相互接続され、スルーホールＴＨ内の孔に樹脂が充填されていてもよい。
コア基板１０の両面側には第１配線層１４ａを被覆する層間絶縁層１６がそれぞれ形成されている。層間絶縁層１６は、例えば、コア基板１０にエポキシやポリイミドなどの樹脂フィルムが貼着されて形成される。
コア基板１０の両面側の層間絶縁層１６には第１配線層１４ａに到達する深さのビアホールＶＨがそれぞれ形成されている。さらに、コア基板１０の両面側の層間絶縁層１６の上には、ビアホールＶＨ（その中のビア導電体）を介して第１配線層１４ａに接続される第２配線層１４ｂがそれぞれ形成されている。図５では、第２配線層１４ｂとしてその接続パッドＣ１，Ｃ２が示されている。
コア基板１０の両面側の第２配線層１４ｂの上には、各接続パッドＣ１，Ｃ２の上に開口部１８ａが設けられたソルダレジスト１８がそれぞれ形成されている。さらに、コア基板１０の上面側の第２配線層１４ｂの接続パッドＣ１上にフラックス２０が形成されている。フラックス２０は印刷やディスペンスなどによって第２配線層１４ｂの接続パッドＣ１上にパターン化されて塗布される。あるいは、配線基板１の上面側の全体にフラックスを形成してもよい。
なお、配線基板１として、リジッド基板を例示するが、フィルムを基板として使用するフレキシブルタイプの配線基板を使用してもよい。また、導電性ボールが搭載される接続パッドを備えた基板（ワーク）として、配線基板１の代わりに、半導体素子（トランジスタなど）とそれに接続された多層配線層が形成され、最上に接続パッドが設けられた半導体ウェハ（シリコンウェハ）を使用してもよい。そのような半導体ウェハは、接続パッドに導電性ボールが搭載された後に、ダイシングされてＣＰＵやメモリなどの個々の半導体チップとなる。
次に、図６に示すように、図５の配線基板１をボール搭載装置のステージ（不図示）の上に載置して固定する。さらに、配線基板１の接続パッドＣ１に対応する開口部４０ａを備えたマスク４０を配線基板１の上に配置する。マスク４０は、開口部４０ａが設けられたメタルマスク部４２と、その周縁側に設けられた樹脂などからなるメッシュ部４４と、メッシュ部４４の周りに設けられた枠部４６とによって構成される。マスク４０には、複数の開口部４０ａが配置された製品領域Ｂとその一端側に配置されたボール回収領域Ａとが画定されている。
このとき、画像認識カメラ（不図示）によって配線基板１の位置合せマークを認識し、マスク４０の開口部４０ａが配線基板１の接続パッドＣ１に対応するようにマスク４０が配線基板１に位置合わせされて配置される。
続いて、同じく図６に示すように、ボール供給手段６０からマスク４０の上に導電性ボール６２を供給する。導電性ボール６２はマスク４０の開口部４０ａ（配線基板１の接続パッドＣ１に対応）の数よりかなり多い個数で供給される。
本実施形態では、配線基板１の接続パッドＣ１に半導体チップがフリップチップ接続される形態を例示する。その場合は、導電性ボール６２として、少なくとも外面部がはんだからなるものが使用され、例えば、全体にわたってはんだから形成されたはんだボール、樹脂からなるコアボールの外面がはんだ層で被覆されたもの、あるいは銅からなるコアボールの外面がはんだ層で被覆されたものなどがある。導電性ボールが搭載される基板（ワーク）の用途によって、各種の導電材料からなる導電性ボールを使用することができる。
また、本実施形態では、導電性ボール６２の径は１０〜１１０μｍであり、吸着ツールなどによって導電性ボールを一括して搭載する方法では困難な比較的小さな径の導電性ボール６２が使用される。例えば、導電性ボール６２の径が１００μｍの場合は、配線基板１の接続パッドＣ１のピッチは２００μｍ（ライン：スペース＝１００：１００μｍ）である。
次いで、図７及び図８に示すように、棒状の回転ブラシ５０（ボール移動手段）を回転させながらマスク４０上の製品領域Ｂからボール回収領域Ａまで移動させることにより、マスク４０上の多数の導電性ボール６２をマスク４０のボール回収領域Ａに移動させる。これにより、マスク４０上の導電性ボール６２をマスク４０の各開口部４０ａにそれぞれ挿通させると共に、残った導電性ボール６２がマスク４０の一端側のボール回収領域Ａに排除される。このようにして、配線基板１の接続パッドＣ１上のフラックス２０の上にマスク４０の各開口部４０ａを通して導電性ボール６２が配置される。
このとき、図８に示すように、回転ブラシ５０の移動では排除しきれない余分な導電性ボール６２がマスク４０上の製品領域Ｂに多少残った状態となる。
続いて、図９に示すように、配線基板１を下側に移動させてマスク４０から分離する。
このとき、マスク４０が揺れ動くことにより、マスク４０上の製品領域Ｂに残された余分な導電性ボール６２がマスクの４０の開口部４０ａを通って配線基板１に落下することによって、配線基板１の上に余剰ボール６２ａ（黒丸で示す）が搭載される。さらには、マスク４０のボール回収領域Ａに排除した余分な導電性ボール６２がマスク４０の開口部４０ａ側に転がって配線基板１の上に落下することもある。
このように、配線基板１をマスク４０から分離する際に、配線基板１の接続パッドＣ１上に配置される正規な導電性ボール６２の近傍に余剰ボール６２ａが搭載される。
次に、上記した配線基板１の上に搭載される余剰ボール６２ａを除去するための余剰ボール除去装置について説明する。図１０に示すように、本実施形態の余剰ボール除去装置２は、基板５を載置するための基板ステージ３０と、表面にフラックス７０（粘着材）が設けられたフラックスステージ３２（粘着材ステージ）と、表面に接着シート７２が設けられたボール回収ステージ３４とを備えている。基板５は真空チャック方式などによって基板ステージ３０の上に固定される。
フラックスステージ３２上に設けられたフラックス７０は、配線基板の製造又は半導体チップなどの実装においてはんだ付けをしやすくするために吹き付ける粘性を有する有機系溶剤であり、前述した配線基板１の接続パッドＣ１の上に設けられたフラックス２０よりもタック性（粘着性）の高いものが使用される。
また、余剰ボール除去装置２は、粘着ヘッド７８を備えており、粘着ヘッド７８の先端部にフラックスステージ３２上のフラックス７０を転写することによって粘着部が設けられるようになっている。
さらに、余剰ボール除去装置２は、画像認識カメラ（ＣＣＤカメラ）３６と、画像認識カメラ３６に接続された画像処理部７４と、画像処理部７４に接続された移動手段７６とを備えている。移動手段７６は粘着ヘッド７８に接続されており、粘着ヘッド７８を水平方向又は垂直方向に精度よく移動させることができる。
画像認識カメラ３６は余剰ボールが搭載された基板５の表面を撮影し、その画像データが画像処理部７４に送信される。画像処理部７４は、その画像データを処理し、余剰ボールを異物として検出し、基板５上の余剰ボールが配置された位置座標データを移動動手段７６に送信する。移動手段７６はその位置座標データに基づいて粘着ヘッド７８を移動させる。
本実施形態の余剰ボール除去装置２はこのようにして基本構成されており、基板５上の余剰ボールが粘着ヘッド７８によるとりもち方式で拾い上げられ、粘着ヘッド７８に接着した余剰ボールがボール回収ステージ３４上の接着シート７２に転写されて回収されるようになっている。
次に、本実施形態の余剰ボール除去装置２を使用して、図９の配線基板１の上に搭載された余剰ボール６２ａを除去する方法について説明する。
図１１（ａ）及び（ｂ）に示すように、まず、前述した余剰ボール除去装置２の粘着ヘッド７８の先端部をフラックスステージ３２上のフラックス７０に押し当てることにより、粘着ヘッド７８の先端部にフラックス７０を転写させて粘着性をもたせておく。
なお、粘着ヘッド７８の先端部に設ける粘着材としてフラックス７０を例示するが、各種の粘着（接着）材を使用することができる。あるいは、粘着ヘッド７８の内部に充填された粘着材を先端部ににじみだすようにしてもよい。この場合は、フラックスステージ３２を省略することができる。
次いで、前述した図９の余剰ボール６２ａが搭載された配線基板１の表面を画像認識カメラ３６で撮影し、その画像データを画像処理部７４に送信する。図１２は、図９の配線基板１のＣ部を上側からみた部分拡大平面図あり、エリアアレイ型で配置された接続パッドＣ１に搭載された正規の導電性ボール６２の間に余剰ボール６２ａ（黒丸で示す）が配置されている。図１２に示すように、図１０の余剰ボール除去装置２の画像処理部７４は配線基板１の画像データを処理して正規の導電性ボール６２の間に配置された余剰ボール６２ａを異物として認識し、それらが配置された配置座標（Ｘ，Ｙ）を特定する。
さらに、図１０の余剰ボール除去装置２において、余剰ボール６２ａの配置座標（Ｘ，Ｙ）のデータが移動手段７６に送信される。これにより、移動手段７６によってフラックスステージ３２の上に配置された粘着ヘッド７８が水平方向に移動して基板ステージ３０の上に配置され、さらに余剰ボール６２ａの存在する配置座標（Ｘ，Ｙ）に精度よく調整されて配置される。
以下の工程は、図９のＣ部を拡大した部分拡大断面図（図１３及び図１４）を参照して説明する。図１３（ａ）に示すように、余剰ボール６２ａの配置座標（Ｘ，Ｙ）に配置された粘着ヘッド７８が下に移動してその先端部のフラックス７０に余剰ボール６２ａを接着させる。続いて、図１３（ｂ）に示すように、余剰ボール６２ａを接着させた粘着ヘッド７８が上側に移動した後に、水平方向に移動し、ボール回収ステージ３４（図１０参照）の上に配置される。
なお、図１３（ａ）及び（ｂ）では、余剰ボール６２ａがソルダレジスト１８の上に配置されるが、図５の配線基板１においてフラックス２０を上面全体に設ける場合は、余剰ボール６２ａがフラックス２０上に配置される。この場合は、前述したように、余剰ボール除去装置２の粘着ヘッド７８に付着させるフラックス７０は配線基板１に塗布されるフラックス２０よりもタック性（粘着性）の高いものを使用することにより、配線基板１上から容易に余剰ボール６２ａを除去することができる。
続いて、図１４（ａ）に示すように、粘着ヘッド７８に接着させた余剰ボール６２ａをボール回収ステージ３４上の接着シート７２に押し当てる。さらに、図１４（ｂ）に示すように、粘着ヘッド７８を上側に移動させることにより、余剰ボール６２ａを接着シート７２に接着させて転写する。
接着シート７２と余剰ボール６２ａとの接着強度は、粘着ヘッド７８のフラックス７０と余剰ボール６２ａとの接着強度よりも強くなるように設定されているため、余剰ボール６２ａは粘着ヘッド７８側から接着シート７２側に容易に転写される。このようにして、配線基板１上の余剰ボール６２ａがボール回収ステージ３４上の接着シート７２に回収される。
配線基板１上の複数の余剰ボール６２ａの各配置座標（Ｘ，Ｙ）のデータは画像認識カメラ３６と画像処理部７４によって一括して特定されており、粘着ヘッド７８が上記した一連の動作を繰り返すことにより、複数の余剰ボール６２ａが１個ずつ配線基板１上から除去される。
このようにして、図１５に示すように、配線基板１上から余剰ボール６２ａが全て除去されて、各接続パッドＣ１上に１つの導電性ボール６２がそれぞれ搭載された配線基板１が得られる。
なお、配線基板１以外にも前述した半導体ウェハの接続パッドに同様な方法によって導電性ボールを信頼性よく搭載することができる。
以上説明したように、本実施形態の導電性ボールの搭載方法では、マスク４０の開口部４０ａを通して配線基板１の接続パッドＣ１上に正規の導電性ボール６２を配置し、マスク４０と配線基板１とを分離する際に配線基板１上に落下した余剰ボール６２ａをボール除去装置２の粘着ヘッド７８に接着させて除去するようにしている。
このような方法を採用することにより、余剰ボール６２ａを除去する工程を自動化によって短時間で処理することができるので、人手によって除去する方法よりも格段に生産効率を向上させることができる。
また、余剰ボール６２ａを粘着ヘッド７８に接着させてピンポイントで除去するので、正規の導電性ボール６２や配線基板１にダメージを与えることもない。しかも、画像認識によって余剰ボール６２ａを特定するので、余剰ボール６２ａの取り残しが発生するおそれもなく、配線基板１の歩留りを向上させることができる。
次に、導電性ボール６２が搭載された配線基板１に半導体チップを実装する方法について説明する。図１６に示すように、配線基板１に搭載された導電性ボール６２（はんだボール）をリフロー加熱した後に、フラックス残渣を除去することによりはんだバンプ２２を得る。本実施形態では、前述したように、配線基板１の接続パッドＣ１に複数の導電性ボール６２が搭載される不具合が解消されるので、全体にわたってスペック内の均一の高さのはんだバンプ２２が得られる。
さらに、図１７に示すように、はんだバンプ８０ａを備えた半導体チップ８０を用意し、配線基板１のはんだバンプ２２に半導体チップ８０のはんだバンプ８０ａを配置し、リフロー加熱することによってフリップチップ接続する。
これにより、図１８に示すように、配線基板１のはんだバンプ２２と半導体チップ８０のはんだバンプ８０ａとが融合してバンプ電極２４が形成され、半導体チップ８０はバンプ電極２４によって配線基板１の接続パッドＣ１に電気的に接続される。配線基板１及び半導体チップ８０の各バンプは、はんだの他に各種の金属を使用することができる。さらに、配線基板１の下面側の接続パッドＣ２にはんだボールを搭載するなどして外部接続端子２６を設ける。
これにより、本実施形態の半導体装置３が得られる。なお、配線基板１として多面取り用の大型基板を使用する場合は、半導体チップ８０を実装する前又は後に配線基板１が切断されて分割される。
図１は従来技術の導電性ボールの搭載方法を示す断面図（その１）である。 図２は従来技術の導電性ボールの搭載方法を示す断面図（その２）である。 図３は従来技術の導電性ボールの搭載方法を示す断面図（その３）である。 図４は従来技術の導電性ボールの搭載方法の問題点を示す断面図である。 図５は本発明の実施形態の導電性ボールの搭載方法を示す断面図（その１）である。 図６は本発明の実施形態の導電性ボールの搭載方法を示す断面図（その２）である。 図７は本発明の実施形態の導電性ボールの搭載方法を示す断面図（その３）である。 図８は本発明の実施形態の導電性ボールの搭載方法を示す断面図（その４）である。 図９は本発明の実施形態の導電性ボールの搭載方法を示す断面図（その５）である。 図１０は本発明の実施形態の余剰ボール除去装置を示す断面図である。 図１１（ａ）及び（ｂ）は本発明の実施形態の導電性ボールの搭載方法における配線基板上から余分な導電性ボールを除去する方法を示す断面図（その１）である。 図１２は本発明の実施形態の導電性ボールの搭載方法における配線基板上から余分な導電性ボールを除去する方法を示す部分拡大平面図（その２）である。 図１３（ａ）及び（ｂ）は本発明の実施形態の導電性ボールの搭載方法における配線基板上から余分な導電性ボールを除去する方法を示す断面図（その３）である。 図１４（ａ）及び（ｂ）は本発明の実施形態の導電性ボールの搭載方法における配線基板上から余分な導電性ボールを除去する方法を示す断面図（その４）である。 図１５は本発明の実施形態の導電性ボールの搭載方法における余剰ボールが除去された配線基板を示す断面図である。 図１６は導電性ボールが搭載された配線基板に半導体チップを実装する方法を示す断面図（その１）である。 図１７は導電性ボールが搭載された配線基板に半導体チップを実装する方法を示す断面図（その２）である。 図１８は導電性ボールが搭載された配線基板に半導体チップを実装する方法を示す断面図（その３）である。
符号の説明
１…配線基板、２…余剰ボール除去装置、３…半導体装置、５…基板、１０…コア基板、１２…貫通電極、１４ａ…第１配線層、１４ｂ…第２配線層、１６…層間絶縁層、１８…ソルダレジスト、１８ａ，４０ａ…開口部、２０，７０…フラックス、２２，８０ａ…はんだバンプ、２４…バンプ電極、３０…基板ステージ、３２…フラックスステージ、３４…ボール回収ステージ、３６…画像認識カメラ、４０…マスク、４２…メタルマスク部、４４…メッシュ部、４６…枠部、５０…回転ブラシ（ボール移動手段）、６０…ボール供給手段、６２…導電性ボール、６２ａ…余剰ボール、７２…接着シート、７４…画像処理部、７６…移動手段、７８…粘着ヘッド、８０…半導体チップ、Ａ…ボール回収領域、Ｂ…製品領域、ＴＨ…スルーホール、ＶＨ…ビアホール、Ｃ１，Ｃ２…接続パッド。

Claims (7)

  1. 接続パッドを備えた基板の上に開口部を備えたマスクを配置する工程と、
    前記マスクの上に導電性ボールを供給し、前記マスクの前記開口部を通して前記接続パッドの上に前記導電性ボールを配置する工程と、
    前記マスクと前記基板とを分離する工程であって、前記マスク上に残った余分な前記導電性ボールが前記マスクの前記開口部から落下することによって、前記基板上に余剰ボールが搭載される工程と、
    前記基板上の前記余剰ボールを粘着ヘッドに接着させて除去する工程とを有し、
    前記余剰ボールを除去する工程は、
    前記粘着ヘッドの先端部に粘着材を転写する工程と、
    前記粘着ヘッドに転写した前記粘着材に前記余剰ボールを接着させて前記基板から除去する工程と、
    前記粘着ヘッドに接着させた前記余剰ボールを接着シートに接着させて回収する工程とを含むことを特徴とする導電性ボールの搭載方法。
  2. 前記余剰ボールを除去する工程は、
    前記基板上の前記余剰ボールを画像認識してその配置座標を特定し、前記配置座標に前記粘着ヘッドを配置して前記余剰ボールを前記基板から除去することを含むことを特徴とする請求項１に記載の導電性ボールの搭載方法。
  3. 前記粘着材はフラックスであることを特徴とする請求項１又は２に記載の導電性ボールの搭載方法。
  4. 前記基板は、前記接続パッドに半導体チップが実装される配線基板であり、前記導電性ボールは、少なくとも外周部がはんだからなることを特徴とする請求項１又は２に記載の導電性ボールの搭載方法。
  5. 接続パッドを備えた基板の該接続パッドの上にマスクの開口部を通して導電性ボールを配置する方法で使用され、前記マスクと前記基板とを分離する際に、前記マスク上の余分な導電性ボールが前記マスクの前記開口部から落下することによって前記基板の上に搭載される余剰ボールを除去するための余剰ボール除去装置であって、
    前記余剰ボールを接着させて除去する粘着ヘッドと、
    前記基板を載置する基板ステージと、
    表面に粘着材が設けられた粘着材ステージと、
    表面に接着シートが設けられたボール回収ステージとを有し、
    前記粘着ヘッドが前記粘着材ステージ上の前記粘着材に押し当てられて、前記粘着ヘッドの先端部に前記粘着材が転写され、
    前記粘着ヘッドに転写された前記粘着材に前記基板上の前記余剰ボールを接着させ、
    前記粘着ヘッドに接着させた前記余剰ボールを前記ボール回収ステージ上の前記接着シートに接着させて回収することを特徴とする余剰ボール除去装置。
  6. 前記基板を撮影する画像認識カメラと、
    前記画像認識カメラに接続されて、前記画像認識カメラによる画像データを処理して前記余剰ボールの配置座標を特定する画像処理部と、
    前記粘着ヘッドを前記余剰ボールの配置座標に移動させる移動手段とを有し、
    前記粘着ヘッドが前記基板の前記配置座標に配置されて前記余剰ボールが除去されることを特徴とする請求項５に記載の余剰ボール除去装置。
  7. 前記粘着材はフラックスであることを特徴とする請求項５又は６に記載の余剰ボール除去装置。
JP2007327206A 2007-12-19 2007-12-19 導電性ボールの搭載方法及び余剰ボール除去装置 Active JP4943312B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007327206A JP4943312B2 (ja) 2007-12-19 2007-12-19 導電性ボールの搭載方法及び余剰ボール除去装置
EP08170698.8A EP2073258B1 (en) 2007-12-19 2008-12-04 Conductive ball mounting method and surplus ball removing apparatus
US12/333,619 US8141770B2 (en) 2007-12-19 2008-12-12 Conductive ball mounting method and surplus ball removing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327206A JP4943312B2 (ja) 2007-12-19 2007-12-19 導電性ボールの搭載方法及び余剰ボール除去装置

Publications (2)

Publication Number Publication Date
JP2009152286A JP2009152286A (ja) 2009-07-09
JP4943312B2 true JP4943312B2 (ja) 2012-05-30

Family

ID=40524509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327206A Active JP4943312B2 (ja) 2007-12-19 2007-12-19 導電性ボールの搭載方法及び余剰ボール除去装置

Country Status (3)

Country Link
US (1) US8141770B2 (ja)
EP (1) EP2073258B1 (ja)
JP (1) JP4943312B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5453636B2 (ja) * 2009-11-30 2014-03-26 澁谷工業株式会社 導電性ボールの搭載装置
US8523046B1 (en) * 2012-10-18 2013-09-03 International Business Machines Corporation Forming an array of metal balls or shapes on a substrate
US9905525B1 (en) * 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
JP7401748B2 (ja) 2019-12-03 2023-12-20 澁谷工業株式会社 導電性粒体搭載基板の不要物除去装置
CN115579300B (zh) * 2022-11-24 2023-03-28 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271461B2 (ja) * 1995-02-07 2002-04-02 松下電器産業株式会社 半田ボールの搭載装置および搭載方法
JP3163951B2 (ja) * 1995-07-14 2001-05-08 松下電器産業株式会社 半田ボールの搭載方法及び半田バンプの形成方法
JPH09162533A (ja) * 1995-12-04 1997-06-20 Sony Corp はんだ供給装置
JP3251893B2 (ja) * 1997-12-09 2002-01-28 ケル株式会社 ボール搬送装置
US6869008B2 (en) * 1998-05-29 2005-03-22 Hitachi, Ltd. Method of forming bumps
US6402014B1 (en) * 1998-05-29 2002-06-11 Hitachi, Ltd. Method of forming bumps
JP3795691B2 (ja) * 1999-02-04 2006-07-12 株式会社日立製作所 電子装置の製造方法
JP4143788B2 (ja) * 1999-08-04 2008-09-03 澁谷工業株式会社 ボールマウント装置及びマウント方法
JP3436355B2 (ja) * 2000-06-12 2003-08-11 株式会社モリカワ 半田ボール搭載装置
JP2002056901A (ja) 2000-08-09 2002-02-22 Toshiba Corp 電池残量表示装置及び電池残量表示方法
JP4130526B2 (ja) * 2000-11-10 2008-08-06 株式会社日立製作所 バンプ形成方法およびその装置
JP4184592B2 (ja) * 2000-12-15 2008-11-19 新日鉄マテリアルズ株式会社 導電性ボールの吸引配列方法及び吸引配列装置
JP3822834B2 (ja) * 2002-04-12 2006-09-20 新日本製鐵株式会社 リペア方法及び装置
US20040003891A1 (en) * 2002-07-02 2004-01-08 Asm Assembly Automation Ltd. Apparatus and method for application of adhesive substances to objects
TWI285524B (en) * 2003-03-10 2007-08-11 Hitachi Metals Ltd Method and apparatus for carrying electric conductive ball
JP2005056901A (ja) * 2003-08-04 2005-03-03 Nippon Steel Corp 半導体装置の製造装置及び半導体装置の製造方法
JP4334985B2 (ja) * 2003-12-02 2009-09-30 アスリートＦａ株式会社 基板載置装置
JP4255438B2 (ja) * 2004-12-13 2009-04-15 アスリートＦａ株式会社 微小粒子の配置方法および装置

Also Published As

Publication number Publication date
JP2009152286A (ja) 2009-07-09
US8141770B2 (en) 2012-03-27
EP2073258B1 (en) 2015-11-11
EP2073258A3 (en) 2011-10-26
EP2073258A2 (en) 2009-06-24
US20090159651A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
JP4444322B2 (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP4907500B2 (ja) 導電性バンプの形成方法
JP4943312B2 (ja) 導電性ボールの搭載方法及び余剰ボール除去装置
KR20120045936A (ko) 반도체 패키지 및 그 제조방법
US20130001767A1 (en) Package and method for manufacturing package
US6869008B2 (en) Method of forming bumps
US20130183799A1 (en) Method for manufacturing semiconductor device
JP5500954B2 (ja) 粘着材供給装置及びその製造方法
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP5180137B2 (ja) 半導体装置の製造方法
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
JP3779490B2 (ja) バンプ形成方法
JP2009147250A (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
US11482502B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2009146963A (ja) 導電性ボールの搭載方法及び導電性ボール搭載装置
JP4779924B2 (ja) 半導体装置の製造方法
JP5121621B2 (ja) 基板の製造方法
JP2005322947A (ja) 半導体装置、その製造方法、実装装置及び実装方法
CN213601887U (zh) Led芯片检修装置
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP2014049567A (ja) 半田ボール搭載装置
JP4396641B2 (ja) フェイスダウン型半導体装置及びその製造方法
CN114447199A (zh) 显示设备的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120229

R150 Certificate of patent or registration of utility model

Ref document number: 4943312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3