JP4396641B2 - フェイスダウン型半導体装置及びその製造方法 - Google Patents

フェイスダウン型半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4396641B2
JP4396641B2 JP2006000289A JP2006000289A JP4396641B2 JP 4396641 B2 JP4396641 B2 JP 4396641B2 JP 2006000289 A JP2006000289 A JP 2006000289A JP 2006000289 A JP2006000289 A JP 2006000289A JP 4396641 B2 JP4396641 B2 JP 4396641B2
Authority
JP
Japan
Prior art keywords
layer
wiring board
level display
semiconductor element
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006000289A
Other languages
English (en)
Other versions
JP2007184331A (ja
Inventor
英治 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006000289A priority Critical patent/JP4396641B2/ja
Priority to US11/646,439 priority patent/US20070152347A1/en
Publication of JP2007184331A publication Critical patent/JP2007184331A/ja
Application granted granted Critical
Publication of JP4396641B2 publication Critical patent/JP4396641B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052—Detaching bump connectors, e.g. after testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、フェイスダウン型半導体装置及びその製造方法に関する。
フェイスダウン型半導体装置において、半導体素子を配線基板に取り付けた後に半導体素子に不良が発見された場合等、半導体素子を交換する必要性が生じることがある。図４は従来のフェイスダウン型半導体装置における半導体素子の交換方法を示す模式図である。図４に示すように、半導体素子１は、配線基板２上のパッド２１とはんだバンプ３を介して接合されている。また、はんだバンプ３の接合信頼性を向上させるため、半導体素子１、配線基板２及びはんだバンプ３の間の隙間はアンダーフィル樹脂４で充填されている。この実装構造における半導体素子１の交換方法は以下の通りである。
まず、図４のステップ１（ａ）に示すように、半導体素子１を除去するために、はんだバンプ３が溶融する温度まで加熱して半導体素子１を取り外す。又は、半導体素子１のリペアを必要としない場合は、ステップ１（ｂ）に示すように、エンドミル等の工具７を使用して半導体素子１を削り、配線基板２から半導体素子１を除去することもできる（例えば特許文献１参照）。
次に、エンドミル等の工具７を使用して配線基板２上に残留したアンダーフィル樹脂４の大部分を除去する（ステップ２）。次に、有機溶剤等を含ませた綿棒８を使用して、工具７で除去しきれずに配線基板２上に残留したアンダーフィル樹脂４をクリーニングする（ステップ３）。ステップ２において、残留しているアンダーフィル樹脂４の厚さを約２０μｍ以下にしておかなければ、ステップ３におけるクリーニング作業が難しくなる。
クリーニングが完了した配線基板２上に新たな半導体素子１をはんだバンプ３によって接合し（ステップ４乃至５）、半導体素子１、配線基板２及びはんだバンプ３の間の隙間にアンダーフィル樹脂４を充填し、アンダーフィル樹脂４を加熱して硬化させ、封止する（ステップ６）。以上の工程によって、半導体素子１を交換する。
特開平１１−１８６３３０号公報
しかしながら、上述の実装構造を有するフェイスダウン型半導体装置６の半導体素子１の交換においては、図５に示すように、作業者が目視で確認しながらアンダーフィル樹脂４をエンドミル等の工具７で除去する際に、配線基板２上に残留しているアンダーフィル樹脂４の厚さを判断することが難しく、そのためエンドミル等の工具７の切り込み深さの設定が難しく、作業効率が悪いという問題点がある。また、配線基板２には約２０μｍ以下の反り及びうねりが存在するため、アンダーフィル樹脂４と共に配線基板２の表面を削ってしまうという問題点もある。
本発明はかかる問題点に鑑みてなされたものであって、半導体素子の交換が容易に行えるフェイスダウン型半導体装置及びその製造方法を提供することを目的とする。
本発明に係るフェイスダウン型半導体装置は、基板電極が設けられた配線基板と、前記基板電極上にフェイスダウンで搭載された半導体素子と、前記半導体素子と前記配線基板との間を充填するアンダーフィル樹脂と、前記配線基板上に所定の高さとなるように順次積層された第１層と第２層とを備え前記アンダーフィル樹脂に埋め込まれて配置されたレベル表示パッドと、を有し、前記アンダーフィル樹脂と前記第１層と前記第２層とは、各々の断面が露出したときに目視で互いに識別可能であり、前記所定の高さは、前記第１層と前記第２層との合計の高さが前記配線基板と前記半導体素子との間隔よりも小さく、かつ前記第１層の高さが前記配線基板の反り及びうねり並びに前記基板電極の高さよりも大きくなるように定められた高さである、ことを特徴とする。このレベル表示パッドは、半導体素子の交換のためにアンダーフィル樹脂を除去する際に、アンダーフィル樹脂の残留厚さの目安にすることができる。
前記レベル表示パッドは、前記第１層が前記配線基板の前記基板電極と同時に形成され前記基板電極とは異なる金属層の上にめっきによって形成された金属層であり、前記第２層が前記第１層の上に形成され有機溶剤によって除去される材質からなる層であることが好ましい。この構成を有するレベル表示パッドによって、目視により作業者がアンダーフィル樹脂の残留厚さを判断できるため、エンドミル等の工具によってアンダーフィル樹脂を除去する際に、切り込み深さの設定を容易に行うことができ、配線基板を削ってしまうという問題点を解決することができる。
また、前記レベル表示パッドは、前記基板電極が配置された領域を囲む前記配線基板の表面の縁部及び前記配線基板の前記表面における前記基板電極の間の位置に複数個配置されていることが好ましい。これによって、アンダーフィル樹脂の残留厚さをより正確に判断することができる。
本発明に係るフェイスダウン型半導体装置の製造方法は、配線基板上に基板電極とレベル表示パッド形成用の金属層とを同時に形成する工程と、前記レベル表示パッド形成用の金属層の上に前記レベル表示パッドの第１層である金属層をめっきによってその前記配線基板からの高さが前記配線基板の反り及びうねり並びに前記基板電極の高さよりも大きくなるように形成する工程と、前記第１層である金属層の上に有機溶剤によって除去される材質からなる前記レベル表示パッドの第２層をその前記配線基板からの高さが前記配線基板とこの配線基板上に素子電極を介して搭載される半導体素子との間隔よりも小さくなるように形成する工程と、前記半導体素子をその下面の前記素子電極と前記配線基板の前記基板電極とが接続されるように前記配線基板上に搭載する工程と、前記半導体素子と前記配線基板との間に前記レベル表示パッドを埋め込むようにアンダーフィル樹脂を充填する工程と、を有することを特徴とする。
本発明に係るフェイスダウン型半導体装置及びその配線基板の形成方法によれば、作業者がレベル表示パッドを目視することによってアンダーフィル樹脂の残留厚さを判断することができ、エンドミル等の工具を使用して、効率良く、且つ配線基板表面まで削ってしまうことなくアンダーフィル樹脂を除去できる。これにより、フェイスダウン型半導体装置の半導体素子の交換が容易になる。
次に、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１（ａ）は、本発明の第１実施形態に係るフェイスダウン型半導体装置の断面を示す模式図、図１（ｂ）は図１（ａ）のＡ−Ａを結ぶ直線における断面を上面から見た模式図である。配線基板２の表面に設けられたパッド（配線基板電極）２１と、半導体素子１（半導体チップ）の下面のはんだバンプ３とが接合されて半導体素子１が配線基板２上に搭載されている。また、はんだバンプ３の接合信頼性を向上させるため、半導体素子１と配線基板２との間の隙間はアンダーフィル樹脂４で充填されて封止されており、これにより、はんだバンプ３はアンダーフィル樹脂４内に埋め込まれている。レベル表示パッド５は、配線基板２上の複数のパッド２１を取り囲む縁部及び隣り合うパッド２１の間を含む複数の位置に複配置されており、例えば第１層５ａ及び第２層５ｂの２層構造からなる円筒形状を有する。
レベル表示パッド５は、例えば、配線基板２の表面にパッド２１を形成する際に、同時に金属層２２を形成しておき、パッド２１の形成後、金属層２２の上にめっきによってレベル表示パッドの第１層５ａを形成し、この第１層５ａの上に印刷によって第２層５ｂを形成することにより設けることができる。このレベル表示パッド５も、アンダーフィル樹脂４によって半導体素子と共に封止されている。
次に、本発明の第１実施形態に係るフェイスダウン型半導体装置の製造方法について説明する。図２は本実施形態に係るフェイスダウン型半導体装置の製造方法を示す模式図である。まず、配線基板２のパッド２１を形成する際に、同時にレベル表示パッド用の金属層２２を形成する。この金属層２２の上に、例えば、無電解ニッケル金めっき等を施すことによってレベル表示パッドの第１層５ａを形成する（ステップ１）。
次に、レベル表示パッドの第１層５ａの上に有機溶剤で容易に除去される材質によって第２層５ｂを形成する。例えば、シルク印刷等を施すことによってレベル表示パッドの第２層５ｂを形成することができる（ステップ２）。
次に、配線基板２の表面に設けられたパッド２１に半導体素子１の下面のはんだバンプ３を目合わせし、はんだバンプ３が溶融する温度まで加熱して半導体素子１を配線基板２に搭載し（ステップ３）、半導体素子１と配線基板２との隙間にアンダーフィル樹脂４を充填し、加熱してアンダーフィル樹脂４を硬化させることによって、フェイスダウン型半導体装置６が完成する（ステップ４）。
次に、本実施形態に係るフェイスダウン型半導体装置の製造方法及び半導体素子の交換方法について説明する。配線基板２のパッド２１を形成する際に、同時にレベル表示パッド用の金属層２２を形成する。この金属層２２の上に、２０μｍ程度の厚さのニッケル金メッキを施し、第１層５ａを形成する（図２、ステップ１）。次に、レベル表示パッドの第１層５ａの上に、白色を有するシルク印刷を５０μｍ程度の厚さで施し、第２層５ｂを形成する（図２、ステップ２）。
次に、配線基板２の表面に設けられたパッド２１に半導体素子１の下面のはんだバンプ３を目合わせし、はんだバンプ３が溶融する温度まで加熱して半導体素子１を配線基板２に搭載し（図２、ステップ３）、半導体素子１と配線基板２との隙間にアンダーフィル樹脂４を充填し、加熱してアンダーフィル樹脂４を硬化させることによって、フェイスダウン型半導体装置６が完成する（図２、ステップ４）。
上述の製造方法によって得られるフェイスダウン型半導体装置６の半導体素子１の交換方法を、図３を参照して以下に説明する。まず、半導体素子１を除去するために、はんだバンプ３が溶融する温度まで加熱して半導体素子１を取り外す。又は、半導体素子１のリペアを必要としない場合は、工具７を使用して半導体素子１を削り、配線基板２から半導体素子１を除去することもできる。このとき、レベル表示パッド５は、アンダーフィル樹脂４に封止された状態である（ステップ１）。
次に、エンドミル等の工具７を使用して、レベル表示パッド５を目視によって確認しながら配線基板２上に残留したアンダーフィル樹脂４を除去する。第２層５ｂは白色を有し、第１層５ａは金色を有しているため、白色が目視で確認できない段階においては、エンドミルの切り込み深さを５０μｍに設定できる。また、白色の層（第２層５ｂ）が現れても、金色の層（第１層５ａ）が目視できない間は、第２層５ｂを削っている段階、即ちアンダーフィル樹脂４が２０μｍ以上残留していることが容易に判断できる（ステップ２）。
金色の層（第１層５ａ）が目視できるようになった段階で、エンドミル等の工具７による除去作業を止める（ステップ３）。この段階において、アンダーフィル樹脂４が２０μｍ程度残留しているため、配線基板２に２０μｍ以下の反り及びうねりが存在していても、配線基板２の表面を削ってしまうことがない。
次に、有機溶剤を含ませた綿棒を使用して、エンドミル等の工具７で除去しきれずに配線基板２上に残留したアンダーフィル樹脂４をクリーニングする。
クリーニングが完了した配線基板２上に新たな半導体素子１の下面のはんだバンプ３を目合わせし、はんだバンプ３が溶融する温度まで加熱して半導体素子１を配線基板２に搭載し、半導体素子１と配線基板２との隙間にアンダーフィル樹脂４を充填し、加熱してアンダーフィル樹脂４を硬化させる。以上の工程によって、フェイスダウン型半導体装置６の半導体素子１の交換を行うことができる。
（ａ）は本発明の第１実施形態に係るフェイスダウン型半導体装置の断面を示す模式図、（ｂ）は（ａ）のＡ−Ａを結ぶ直線における断面を上面から見た模式図である。 本発明の第１実施形態に係るフェイスダウン型半導体装置の製造方法を示す模式図である。 本発明の第１実施形態に係るフェイスダウン型半導体装置の半導体素子１の交換方法を示す模式図である。 従来のフェイスダウン型半導体装置の半導体素子の交換方法を示す模式図である。 従来のフェイスダウン型半導体装置のアンダーフィル樹脂の切削工程を示す模式図である。
符号の説明
１ ；半導体素子
２ ；配線基板
２１；パッド
２２；レベル表示パッド用金属層
３ ；はんだバンプ
４ ；アンダーフィル樹脂
５ ；レベル表示パッド
５ａ；レベル表示パッドの第１層
５ｂ；レベル表示パッドの第２層
６ ；フェイスダウン型半導体装置
７ ；工具
８ ；綿棒

Claims (4)

  1. 基板電極が設けられた配線基板と、前記基板電極上にフェイスダウンで搭載された半導体素子と、前記半導体素子と前記配線基板との間を充填するアンダーフィル樹脂と、前記配線基板上に所定の高さとなるように順次積層された第１層と第２層とを備え前記アンダーフィル樹脂に埋め込まれて配置されたレベル表示パッドと、を有し、前記アンダーフィル樹脂と前記第１層と前記第２層とは、各々の断面が露出したときに目視で互いに識別可能であり、前記所定の高さは、前記第１層と前記第２層との合計の高さが前記配線基板と前記半導体素子との間隔よりも小さく、かつ前記第１層の高さが前記配線基板の反り及びうねり並びに前記基板電極の高さよりも大きくなるように定められた高さである、ことを特徴とするフェイスダウン型半導体装置。
  2. 前記レベル表示パッドは、前記第１層が前記配線基板の前記基板電極と同時に形成され前記基板電極とは異なる金属層の上にめっきによって形成された金属層であり、前記第２層が前記第１層の上に形成され有機溶剤によって除去される材質からなる層であることを特徴とする請求項１に記載のフェイスダウン型半導体装置。
  3. 前記レベル表示パッドは、前記基板電極が配置された領域を囲む前記配線基板の表面の縁部及び前記配線基板の前記表面における前記基板電極の間の位置に複数個配置されていることを特徴とする請求項１又は２に記載のフェイスダウン型半導体装置。
  4. 配線基板上に基板電極とレベル表示パッド形成用の金属層とを同時に形成する工程と、前記レベル表示パッド形成用の金属層の上に前記レベル表示パッドの第１層である金属層をめっきによってその前記配線基板からの高さが前記配線基板の反り及びうねり並びに前記基板電極の高さよりも大きくなるように形成する工程と、前記第１層である金属層の上に有機溶剤によって除去される材質からなる前記レベル表示パッドの第２層をその前記配線基板からの高さが前記配線基板とこの配線基板上に素子電極を介して搭載される半導体素子との間隔よりも小さくなるように形成する工程と、前記半導体素子をその下面の前記素子電極と前記配線基板の前記基板電極とが接続されるように前記配線基板上に搭載する工程と、前記半導体素子と前記配線基板との間に前記レベル表示パッドを埋め込むようにアンダーフィル樹脂を充填する工程と、を有することを特徴とするフェイスダウン型半導体装置の製造方法。
JP2006000289A 2006-01-04 2006-01-04 フェイスダウン型半導体装置及びその製造方法 Expired - Fee Related JP4396641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006000289A JP4396641B2 (ja) 2006-01-04 2006-01-04 フェイスダウン型半導体装置及びその製造方法
US11/646,439 US20070152347A1 (en) 2006-01-04 2006-12-28 Face down type semiconductor device and manufacturing process of face down type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006000289A JP4396641B2 (ja) 2006-01-04 2006-01-04 フェイスダウン型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007184331A JP2007184331A (ja) 2007-07-19
JP4396641B2 true JP4396641B2 (ja) 2010-01-13

Family

ID=38223527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000289A Expired - Fee Related JP4396641B2 (ja) 2006-01-04 2006-01-04 フェイスダウン型半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20070152347A1 (ja)
JP (1) JP4396641B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557536B (en) * 2002-05-27 2003-10-11 Via Tech Inc High density integrated circuit packages and method for the same
TW561602B (en) * 2002-09-09 2003-11-11 Via Tech Inc High density integrated circuit packages and method for the same
CN100543953C (zh) * 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法

Also Published As

Publication number Publication date
JP2007184331A (ja) 2007-07-19
US20070152347A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US8115300B2 (en) Wiring substrate and manufacturing method thereof, and semiconductor apparatus
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
JP5645678B2 (ja) 半導体装置の製造方法
JP2010098098A (ja) 電子装置の製造方法
JP2005327780A (ja) 配線基板及びそれを用いた半導体パッケージ
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP5899517B2 (ja) 部品実装基板の製造方法及び製造システム
TW200905755A (en) Wafer level package structure and fabrication methods
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2009129951A (ja) 導電性バンプの形成方法
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US20220078921A1 (en) Method of producing circuit boards
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JP4413798B2 (ja) 半導体装置の製造方法
US7598119B2 (en) System and method for inhibiting and containing resin bleed-out from adhesive materials used in assembly of semiconductor devices
JP5022756B2 (ja) 半導体チップの実装方法
JP4396641B2 (ja) フェイスダウン型半導体装置及びその製造方法
JP5298714B2 (ja) 半導体装置の製造方法
JP2007294767A (ja) 半導体装置の製造方法
JP4708090B2 (ja) 半導体装置およびその製造方法
JP2007220740A (ja) 半導体装置及びその製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP5685807B2 (ja) 電子装置
TW202131418A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees