JP4902203B2 - フッ素系高分子薄膜を含む有機薄膜トランジスタ及びフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法 - Google Patents

フッ素系高分子薄膜を含む有機薄膜トランジスタ及びフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4902203B2
JP4902203B2 JP2006000318A JP2006000318A JP4902203B2 JP 4902203 B2 JP4902203 B2 JP 4902203B2 JP 2006000318 A JP2006000318 A JP 2006000318A JP 2006000318 A JP2006000318 A JP 2006000318A JP 4902203 B2 JP4902203 B2 JP 4902203B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
organic
fluorine
organic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006000318A
Other languages
English (en)
Other versions
JP2006191115A (ja
Inventor
周 永 金
恩 慶 李
芳 ▲燐▼ 李
本 原 具
鉉 定 朴
相 潤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006191115A publication Critical patent/JP2006191115A/ja
Application granted granted Critical
Publication of JP4902203B2 publication Critical patent/JP4902203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Description

本発明は、フッ素系高分子薄膜を含む有機薄膜トランジスタ（以下、「ＯＴＦＴ」という）に係り、より詳しくは、基板上にゲート電極、ゲート絶縁層、有機半導体層、およびソース／ドレイン電極を含む有機薄膜トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層との界面にフッ素系高分子薄膜を含む有機薄膜トランジスタに関する。
現在、ディスプレイに多用されている薄膜トランジスタ（Ｔｈｉｎ ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、大部分、非晶質シリコン半導体、酸化シリコン絶縁膜および金属電極からなっているが、最近、様々な導電性有機材料の開発に伴い、有機半導体を用いた有機ＴＦＴを開発しようとする研究が全世界的に盛んに行われている。１９８０年代初めに開発された有機薄膜トランジスタ（ＯＴＦＴ）は、柔軟性や、加工および製造時の便宜性などの利点を持っており、現在Ｅ−Ｉｎｋ、有機ＥＬ、ＬＣＤなどのディスプレイ装置に適用するために研究開発が進行中である。新しい電子材料である有機半導体は、高分子の合成方法が様々であり、繊維またはフィルム状への成形が容易であり、柔軟であるうえ、生産コストが低いため、機能性電子素子や光素子などにその応用が拡大しつつあるので、非晶質Ｓｉの代わりに導電性高分子からなる有機半導体層をトランジスタ内の有機半導体として使用するＯＴＦＴは、シリコントランジスタと比較するとき、プラズマを用いたＣＶＤではなく、常圧のプリンティング工程による半導体層の形成が可能であり、必要に応じては全体製造工程がプラスチック基板を用いた連続工程（ロール・ツー・ロール）によって達成できるため、低価のトランジスタを実現することができるという大きい利点がある。
ところが、ＯＴＦＴは、非晶質シリコンＴＦＴと比較するとき、電荷移動度が低く、駆動電圧およびしきい値電圧が非常に高いという問題点がある。Ｔ．Ｎ．Ｊａｃｋｓｏｎ等は、ペンタセン（Ｐｅｎｔａｃｅｎｅ）を用いて０．６ｃｍ２・Ｖ−１・ｓｅｃ−１の電荷移動度を達成することにより、有機ＴＦＴの実用化可能性を高めたが（非特許文献１参照）、この場合にも、依然として、電荷移動度は満足すべきではなく、１００Ｖ以上の駆動電圧および非晶質シリコンＴＦＴの５０倍以上に相当する副しきい値電圧（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ）が必要であるという問題点がある。
一方、特許文献１および非特許文献２は、高誘電率（Ｈｉｇｈ-ｋ）絶縁膜を用いて駆動電圧およびしきい値電圧を低めたＯＴＦＴを開示している。この場合、ゲート絶縁層は、ＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ；Ｂａｒｉｕｍ Ｓｔｒｏｎｔｉｕｍ Ｔｉｔａｎａｔｅ）、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＴｉＯ２などの無機金属酸化物またはＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ）、Ｂｉ４Ｔｉ３Ｏ１２、ＢａＭｇＦ４、ＳｒＢｉ２（Ｔａ１−ｘＮｂｘ）２Ｏ９、Ｂａ（Ｚｒ１−ｘＴｉｘ）Ｏ３（ＢＺＴ）、ＢａＴｉＯ３、ＳｒＴｉＯ３、Ｂｉ４Ｔｉ３Ｏ１２などの強誘電性絶縁体からなっており、化学蒸着、物理蒸着、スパッタリング、ゾル−ゲルコーティング法によって製造され、誘電率が１５以上である。前記特許によるＯＴＦＴは、駆動電圧を−５Ｖまで低めることができたが、達成可能な電荷移動度は０．６ｃｍ２・Ｖ−１・ｓｅｃ−１以下であって依然として満足すべきではないうえ、大部分の製造工程は２００〜４００℃の高温を要求するので、様々な素材の基板を使用することができず、素子製作の際に単純コーティングまたはプリンティングなどの通常の湿式工程を使用し難いという問題点がある。
一方、特許文献２は、有機絶縁膜としてポリイミド、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、またはポリアクリルなどを使用した例を開示しているが、無機絶縁膜を代替する程度の素子特性は示していない。
薄膜電子素子の性能を向上させるために、２以上の多層ゲート絶縁層を使用しようとする試みが行われてきたが、特許文献３は、非晶質窒化シリコン（ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ）および酸化珪素（ｓｉｌｉｃｏｎ ｏｘｉｄｅ）からなる多層のゲート絶縁層を開示しており、特許文献４は、同一の物質を使用した二重絶縁膜を開示しており、これにより電気絶縁性を高め且つ半導体層の膜質（ｃｒｙｓｔａｌｌｉｎｅ ｑｕａｌｉｔｙ）を向上させたと報告している。ところが、これらの特許はいずれも、非晶質シリコン系または単結晶シリコンを用いた無機ＴＦＴの場合に局限されて開発されたもので、無機材料を使用しているため有機半導体に適用し難いという問題点がある。
最近、液晶表示素子（ＬＣＤ）や、有機ＥＬを用いたフレキシブルディスプレイ（ｆｌｅｘｉｂｌｅ ｄｉｓｐｌａｙ）の駆動素子などといった様々な素子においてＯＴＦＴを利用しようとする試みが行われてきたが、このためには、ＯＴＦＴの電荷移動度が５ｃｍ２・Ｖ−１・ｓｅｃ−１以上でなければならず、駆動電圧およびしきい値電圧が低くなければならないうえ、絶縁膜の絶縁特性にも優れなければならない。特に、工程の単純化およびコスト節減のために、その製造がプラスチック基板上のオールプリンティング（ａｌｌ−ｐｒｉｎｔｉｎｇ）またはオールスピンオン（ａｌｌ−ｓｐｉｎ ｏｎ）方式によって行われることが要求されている。このような必要性のため、有機ゲート絶縁層を簡単な工程で形成することができ、その上の有機半導体層との界面で電荷移動度を高めることができる方法に関する研究が盛んに行われているが、満足すべき代案はない状態である。
したがって、当該技術分野では、高い電荷移動度を保障し、電気絶縁性に優れるうえ、駆動電圧およびしきい値電圧も低く、絶縁膜の製造がすべて通常の湿式工程によって達成できる新しい構造のＯＴＦＴの開発が切実に要求されている。
米国特許第５，９８１，９７０号明細書 米国特許第６，２３２，１５７号明細書 米国特許第６，５６３，１７４号明細書 米国特許第６，５５８，９８７号明細書 ５４ｔｈ Ａｎｎｕａｌ ｄｅｖｉｃｅ Ｒｅｓｅａｒｃｈ Ｃｏｎｆｅｒｅｎｃｅ Ｄｉｇｅｓｔ １９９６ Ｓｃｉｅｎｃｅ，Ｖｏｌ．２８３，ｐｐ８２２−８２４
そこで、本発明者らは、前記課題を解決するために鋭意研究したところ、湿式工程が可能な高分子半導体を用いたＯＴＦＴにおいて、ゲート絶縁層と有機半導体層との界面にフッ素系高分子物質で薄膜を形成することにより、電荷移動度と電流点滅比（Ｉｏｎ／Ｉｏｆｆ）が大幅に向上できることを確認し、本発明を完成するに至った。
上記課題を解決するために、本発明のある観点によれば、基板上にゲート電極、ゲート絶縁層、有機半導体層、およびソース／ドレイン電極を含む有機薄膜トランジスタにおいて、前記ゲート絶縁層と前記有機半導体層との界面にフッ素系高分子薄膜を含むことを特徴とするフッ素系高分子薄膜を含む有機薄膜トランジスタが提供される。
また、本発明の他の観点によれば、ゲート電極、ゲート絶縁層、有機半導体層、およびソース／ドレイン電極を含む有機薄膜トランジスタを製造するにおいて、前記ゲート絶縁層と前記有機半導体層との間にフッ素系高分子薄膜を形成する段階を含むことを特徴とするフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法が提供される。
本発明に係る有機薄膜トランジスタは、電荷移動度およびＩｏｎ／Ｉｏｆｆが高く、有機半導体層の形成および絶縁膜の製造が湿式工程によって容易に達成できるため、工程の単純化およびコスト節減効果を提供することができる。
以下、本発明をより詳細に説明する。
本発明に係るＯＴＦＴは、基板と、基板上に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁層と、ゲート絶縁層上に形成されたフッ素系高分子物質からなる薄膜と、フッ素系高分子薄膜上に形成された有機半導体層として作用する高分子半導体と、ソース／ドレイン電極と、を含む。
本実施形態に係るＯＴＦＴの模式的断面構造を図１〜図３に示した。図１はトップコンタクト構造の素子を示す図面である。図２はボトムコンタクト構造の素子を示す図面である。図３はトップコンタクト構造の素子を示す図面である。なお、本発明の目的を阻害しない範囲内で変形した構造を持つことができる。図１において、１は基板、２はゲート電極、３はゲート絶縁層、４はフッ素系高分子薄膜、５は有機半導体層（すなわち、有機高分子層）、６はソース電極、７はドレイン電極をそれぞれ示す。
ＯＴＦＴの基板１の材質としては、例えば、ガラス、シリコン、プラスチックであるが、これらに限定されない。
ゲート電極２、ソース電極６およびドレイン電極７の素材としては、常用される金属または導電性高分子を使用でき、具体的には、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、インジウム錫酸化物（ＩＴＯ）、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）、ポリアニリン（ｐｏｌｙａｎｉｌｉｎｅ）、ポリアセチレン（Ｐｏｌｙａｃｅｔｙｌｅｎｅ）、ポリピロール（ｐｏｌｙｐｙｒｒｏｌｅ）、ポリフェニレンビニレン（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ）、ＰＥＤＯＴ（ｐｏｌｙｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）／ＰＰＳ（ｐｏｌｙｓｔｙｒｅｎｅ ｓｕｌｆｏｎａｔｅ）混合物などを例として挙げることができるが、これらに限定されない。
ゲート絶縁層３の製造に使用できる物質としては、通常の有機または無機化合物が挙げられる。有機化合物の例としては、ポリビニルフェノール、ポリメチルメタクリレート、ポリアクリレート、ポリビニルアルコールなどを挙げることができ、無機化合物の例としては、ＳｉＮｘ（０＜ｘ＜４）、ＳｉＯ２およびＡｌ２Ｏ３などの無機物質などを挙げることができる。また、さらに好ましくは、本発明者等によって発明されて既に出願された、架橋剤を混合したポリビニルフェニル系共重合体（韓国特許出願第２００３−００９０３０９号）および有無機ハイブリッド型絶縁体（韓国特許出願第２００３−００７１７７５号）を使用することが効果的である。
ゲート絶縁層３は、ディップコーティング（ｄｉｐ ｃｏａｔｉｎｇ）、スピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）、プリンティング（ｐｒｉｎｔｉｎｇ）、スプレーコーティング（ｓｐｒａｙ ｃｏａｔｉｎｇ）、ロールコーティング（ｒｏｌｌ ｃｏａｔｉｎｇ）などの一般的な湿式工程を用いて形成される。
ゲート絶縁層３の厚さは、必要に応じて適切に調節できるが、以後形成されるフッ素系高分子薄膜を考慮するとき、３０００Å〜７０００Åの厚さであることがより好ましい。
フッ素系高分子薄膜４を形成することが可能な物質としては、高分子の繰り返し単位で主鎖あるいは側鎖に炭素原子５個当たりフッ素原子１個、または炭素原子３０個当たりフッ素原子１個の比率で構成される高分子を使用することが好ましい。より具体的には、化学式（１５）で表わされる繰り返し単位及び／又は化学式（１６）で表わされる繰り返し単位よりなる群から選択された１種以上の繰り返し単位からなる高分子であって、この際、この高分子を構成する主鎖または側鎖の原子のうち炭素原子に対するフッ素原子の比率が５：１〜３０：１である。これは、炭素原子に対するフッ素原子の比率が３０：１以上に高くなる場合には、目的の効果を得ることができず、炭素原子に対するフッ素原子の比率が５：１以上に低くなる場合には、フッ素系高分子を成膜した後、その上に絶縁体、あるいは高分子半導体物質を成膜し難いという問題点が発生するためである。
Figure 0004902203
式中、Ｘは水素原子、炭素数１〜１４の直鎖状または分岐状アルキル基、フッ素原子または塩素原子であり、Ｒは下記化学式（１７）で表わされる。
Figure 0004902203
式中、Ｘは水素原子、炭素数１〜１４の直鎖状または分岐状アルキル基、フッ素原子、または塩素原子であり、Ｙは酸素原子または炭素数２〜１４のアルキレン基であり、Ｒは下記化学式（１７）で表わされる。
Figure 0004902203
式中、Ｒ１は下記化学式（１８）で表わされる作用基よりなる群から選択され、Ｒ２は下記化学式（１９）で表わされる作用基よりなる群から選択され、Ｒ３は下記化学式（２０）で表わされる作用基よりなる群から選択され、ｋは１〜３の整数であり、ｌは０〜５の整数であり、前記Ｒ１、Ｒ２が複数の場合、それぞれのＲ１、Ｒ２はお互い異なってもよい。
Figure 0004902203
式中、ｎは０〜１０の整数である。
Figure 0004902203
Figure 0004902203
式中、Ｘは少なくとも１つ以上のフッ素原子を含まなければならず、ＸはＨ、Ｆ、ＣＦ３、ＣＨＦ２、ＣＨ２Ｆ、ＯＣＦ３、ＯＣＨＦ２またはＯＣＨ２Ｆであり、ｍは０〜１８の整数である。
本実施形態で使用されるフッ素系高分子物質は、絶縁層の電気的特性を改善させるために、高分子を構成する繰り返し単位にフッ素原子が高分子の主鎖または側鎖に導入されて炭素原子に対するフッ素原子の割合が調整されたことを特徴としている。フッ素系高分子自体を絶縁体として使用する場合には、特性の向上が微々であるが、ゲート絶縁層と有機活性膜との界面にコーティングして薄膜を形成させると、正確なメカニズムは解明されていないが、電荷移動度および点滅比が向上するという結果が得られる。
前記フッ素系高分子の具体的な例としては、下記化学式（２１）および下記化学式（２２）で表わされる化合物を挙げることができる。
Figure 0004902203
Figure 0004902203
本実施形態において、フッ素系高分子薄膜４は、既存の湿式コーティング法のいずれを用いても形成可能であるが、より好ましくは１００Å〜３００Åの厚さとなるようにスピンコーティングを用いることができる。
本実施形態において、フッ素系高分子薄膜４は、スピンコーティング、ディップコーティング、プリンティング、インクジェットコーティングまたはロールコーティングなどの湿式工程によって形成できるが、必ずしもこれらの方法に制限されるものではなく、蒸着によっても形成してもよく、他の公知の方法によって形成してもよい。
本発明者らの研究によれば、前述したフッ素系高分子薄膜を含むＯＴＦＴは、電荷移動度およびオン／オフ比が高いため、既存の通常の高分子半導体を用いたＯＴＦＴより優れる。特に、ゲート絶縁層、フッ素系高分子薄膜および有機半導体層の形成過程はプリンティングやスピンコーティングなどの通常の湿式工程によって行うことができ、その性能はＣＶＤなどの煩わしい工程によってのみ形成できるａ−Ｓｉ ＴＦＴに匹敵である。
有機半導体層５を形成する物質としては、湿式工程が可能なポリチオフェン系誘導体を中心とした公知のすべての高分子系材料を使用することができる。すなわち、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレンまたはこれらの誘導体を例として挙げることができる。この際、有機半導体層５は、スクリーン印刷法、プリンティング法、スピンコーティング法、ディップコーティング法またはインク噴射法によって形成できるが、これらに限定されない。
前記有機薄膜トランジスタの構造は、特に制限されるものではないが、トップコンタクト構造、ボトムコンタクト構造またはトップゲート構造を例として挙げることができる。
図２に示すように、本実施形態に係るＯＴＦＴは、基板１上にゲート電極２を準備し、ゲート電極２上にゲート絶縁層３をスピンコーティングやプリンティングなどの湿式工程によって形成し、ゲート絶縁層３上にフッ素系高分子薄膜４を湿式工程によって形成した後、その上に有機半導体層５を形成し、ソース電極６及びドレイン電極７を形成することにより、製造することができる。
本発明の方法で製造することが可能な有機薄膜トランジスタの構造は、特定の形式に限定されるものではない。すなわち、１）基板１にゲート電極２を形成する段階、２）ゲート電極２上にゲート絶縁層３を形成する段階、３）ゲート絶縁層３上にフッ素系高分子薄膜４を形成する段階、４）フッ素系高分子薄膜４上に高分子半導体を用いて有機半導体層５を形成する段階、および５）有機半導体層５上にソース電極６及びドレイン電極７を形成する段階を順次行い、トップコンタクト構造の有機薄膜トランジスタを製造することもできる。
また、前記１）〜３）段階は同様であり、４）フッ素系高分子薄膜４上にソース電極６及びドレイン電極７を形成する段階と、５）ゲート絶縁層３、フッ素系高分子薄膜４およびソース電極６及びドレイン電極７上に高分子半導体を用いて有機半導体層５を形成する段階を行って、ボトムコンタクト構造の素子を製造することもできる。
さらに、１）基板１上にソース電極６及びドレイン電極７を形成する段階と、２）ソース電極６及びドレイン電極７の間に高分子半導体を用いた有機半導体層５を形成する段階と、３）ソース電極６、ドレイン電極７および有機半導体層上にフッ素系高分子層４を形成する段階と、４）フッ素系高分子層４上にゲート絶縁層３を形成する段階と、５）ゲート絶縁層３上にゲート電極２を形成する段階とを順次行って、トップゲート構造の素子を製造することもできる。
以下、具体的な実施例によって本発明の構成および効果をより詳細に説明する。
なお、実施例は、本発明の構成と効果の説明を目的としたもので、本発明の技術的範囲を制限するものと解してはならない。
製造例１：フッ素系高分子薄膜形成用組成物の製造（１）
（１）３，４−ジフルオロ−ベンゾ酸４−（２−クロロカルボニル−ビニル）−フェニルエステル（３，４−Ｄｉｆｌｕｏｒｏ−ｂｅｎｚｏｉｃ ａｃｉｄ ４−（２−ｃｈｌｏｒｏｃａｒｂｏｎｙｌ−ｖｉｎｙｌ）−ｐｈｅｎｙｌ ｅｓｔｅｒ）の合成
３，４−ジフルオロ−ベンゾ酸４−（２−クロロカルボニル−ビニル）−フェニルエステル１０ｇ（２１．６８ｍｍｏＬ）を塩化メチレン２００ｍＬに溶かした後、塩化チオニル（ＳＯＣｌ２）２．８４ｇ（２３．８４８ｍｍｏＬ）を入れて３５℃で６時間攪拌し、溶媒を除去した。その後真空乾燥を行った後、所望の（１）のフッ素系高分子薄膜形成用組成物を得た（収率９０％）。
（２）マレイミド−スチレン共重合誘導体（Ｍａｌｅｉｍｉｄｅ−ｓｔｙｒｅｎｅ ｃｏｐｏｌｙｍｅｒ ｄｅｒｉｖａｔｉｖｅ）の合成
ポリヒドロキシマレイミド−ポリヒドロキシスチレン２．７４ｇ（９．０３３ｍｍｏＬ）をＬ−メチルピロリドン５０ｍＬに溶解させ、０℃に降温した後、トリエチルアミン（Ｅｔ３Ｎ）３．２９１ｇ（３２．５２ｍｍｏＬ）を仕込んで３０分間攪拌し、その後（１）３，４−ジフルオロ−ベンゾ酸４−（２−クロロカルボニル−ビニル）−フェニルエステル６．９９５ｇ（２１．６７９ｍｍｏＬ）を投入して４時間常温で攪拌した。反応溶液を水とメタノールに注ぎ、得られた固体を濾過した。水で多数回洗浄した後、真空乾燥させて所望の（２）のマレイミド−スチレン共重合誘導を得た（収率６０％）。
このような反応スキームは、下記反応式（２３）で表わすことができる。
Figure 0004902203
製造例２：フッ素系高分子薄膜形成用組成物の製造（２）
（１）４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾ酸（４−［６−（３，４，５−Ｔｒｉｆｌｕｏｒｏ−ｐｈｅｎｏｘｙ）−ｈｅｘｙｌｏｘｙ］−ｂｅｎｚｏｉｃ ａｃｉｄ）の合成
４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾ酸エチルエステル（４−［６−（３，４，５−Ｔｒｉｆｌｕｏｒｏ−ｐｈｅｎｏｘｙ）−ｈｅｘｙｌｏｘｙ］−ｂｅｎｚｏｉｃ ａｃｉｄ ｅｔｈｙｌ ｅｓｔｅｒ）２．７５ｇを１，４−ジオキサン（１，４−Ｄｉｏｘａｎｅ）１００ｍＬに溶解させた後、ＮａＯＨ１．０Ｍ溶液１００ｍＬを投入して一日中攪拌した。反応溶液に１０％ＨＣｌ溶液で酸性化した後、固体を濾過した。エタノールで再結晶して４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾ酸を得た（収率６２％）。
（２）４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾイルクロライド（４−［６−（３，４，５−Ｔｒｉｆｌｕｏｒｏ−ｐｈｅｎｏｘｙ）−ｈｅｘｙｌｏｘｙ］−ｂｅｎｚｏｙｌ ｃｈｌｏｒｉｄｅ）の合成
４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾ酸１０ｇ（２７．１４８ｍｍｏＬ）を塩化メチレン（Ｍｅｔｈｙｌｅｎｅ ｃｈｌｏｒｉｄｅ）２００ｍＬに溶解させた後、塩化チオニル（Ｔｈｉｏｎｙｌ ｃｈｌｏｒｉｄｅ）３．５５ｇ（２９．８６２ｍｍｏＬ）を投入して３５℃で６時間攪拌し、溶媒を除去した。その後、真空乾燥させた後、所望の（１）の化合物を得た（収率９５％）。
（３）マレイミド−スチレン共重合体誘導体（Ｍａｌｅｉｍｉｄｅ−ｓｔｙｒｅｎｅ ｃｏｐｏｌｙｍｅｒ ｄｅｒｉｖａｔｉｖｅ）の合成
ポリヒドロキシマレイミド−ポリヒドロキシスチレン２．７４ｇ（９．０３３ｍｍｏＬ）をＮ−メチルピロリドン５０ｍＬに溶解させ、０℃に降温した後、トリエチルアミン３．２９１ｇ（３２．５２ｍｍｏＬ）を投入して３０分間攪拌し、その後（２）４−［６−（３，４，５−トリフルオロ−フェノキシ）−ヘキシルオキシ］−ベンゾイルクロライド８．３８５ｇ（２１．６７９ｍｍｏＬ）を入れて４時間常温で攪拌した。反応溶液を水とメタノールに注ぎ、得られた固体を濾過した。水で多数回洗浄した後、真空乾燥させて所望の（２）の化合物を得た（収率７１％）。
このような反応スキームは、下記反応式（２４）で表わすことができる。
Figure 0004902203
〈実施例１〉
アルミニウムからなるゲート電極が形成されたガラス基板上に、ポリビニルフェニル系共重合体にアクリル系架橋剤を混合した有機絶縁体組成物を用いてスピンコーティング法でコートして厚さ７０００Åの絶縁層を形成した後、窒素雰囲気の下で温度を１００℃にして１時間ベーキングし、総厚さ６０００Åのゲート絶縁層を形成した。その上に前記製造例１の組成物をシクロヘキサノンに２ｗｔ％で溶解させて３０００ｒｐｍでスピンコーティング法によって３００Åの厚さにコートした後、１５０℃で１０分間硬化させた。製造されたフッ素系高分子薄膜上に、スピンコーティング法を用いて、ポリチオフェン系誘導体である高分子半導体物質で有機半導体層を５００Åの厚さに形成した。活性層の形成は、窒素雰囲気の条件下に行った。前記製造された活性層上に、チャネル長１００μｍ、チャネル幅１ｍｍのシャドーマスクを用いてトップコンタクト方式によってＡｕからソース電極及びドレイン電極を形成することにより、ＯＴＦＴを製作した。製作したＯＴＦＴの電荷移動度、しきい値電圧、およびＩｏｎ／Ｉｏｆｆ比を次のように測定して表１に示した。
＊電荷移動度およびしきい値電圧
電荷移動度は、下記飽和領域（ｓａｔｕｒａｔｉｏｎ ｒｅｇｉｏｎ）電流式（１）から（ＩＳＤ）１／２とＶＧを変数としたグラフを得、そのグラフの傾きから求めた：
Figure 0004902203
上記式中、ＩＳＤはソース−ドレイン電流、μまたはμＦＥＴは電荷移動度、ＣＯは酸化膜静電容量、Ｗはチャネル幅、Ｌはチャネル長、ＶＧはゲート電圧、ＶＴはしきい値電圧をそれぞれ示す。
＊Ｉｏｎ／Ｉｏｆｆ電流比は、オン状態の最大電流値とオフ状態の最小電流値との比で求めた。一方、Ｉｏｎ／Ｉｏｆｆ電流比は、下記式（２）で表わされる。
Figure 0004902203
式中、Ｉｏｎは最大電流値、Ｉｏｆｆは遮断漏洩電流（ｏｆｆ−ｓｔａｔｅ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）、μは電荷移動度、σは薄膜の伝導度、ｑは電荷量、ＮＡは電荷密度、ｔは半導体膜の膜厚、Ｃｏは絶縁膜静電容量、ＶＤはドレイン電圧をそれぞれ示す。
Ｉｏｎ／Ｉｏｆｆ電流比は、誘電膜の誘電率が大きくて厚さが小さいほど大きくなる。よって、誘電膜の種類と厚さは、電流比の決定に重要な要因となる。遮断漏洩電流Ｉｏｆｆは、オフ状態のときに流れる電流であって、オフ状態における最小電流から求めた。
図４は実施例１および比較例１で得たＯＴＦＴの電流伝達特性曲線を示すもので、有効誘電率が増加したときのＩＳＤ対ＶＧの変化を示す図面である。
〈実施例２〉
フッ素系高分子物質として、製造例２で得た高分子フッ素化合物を使用した以外は、実施例１と同様にしてＯＴＦＴを製作し、電荷移動度、しきい値電圧およびＩｏｎ／Ｉｏｆｆ比を次のように測定して下記表１に示した。
図５は実施例２および比較例１で得たＯＴＦＴの電流伝達特性曲線を示すもので、有効誘電率が増加したときのＩＳＤ対ＶＧの変化を示す図面である。
〈比較例１〉
フッ素系高分子薄膜を形成しない以外は、実施例１と同様にしてＯＴＦＴを製作し、電荷移動度、しきい値電圧およびＩｏｎ／Ｉｏｆｆ比を次のように測定して下記表１に示した。図４および図５に有効誘電率が増加したときのＩＳＤ対ＶＧの変化を実施例と共に示した。
Figure 0004902203
表１から分かるように、本発明に係るＯＴＦＴは、電荷移動度は高いが、駆動電圧およびしきい値電圧が低く、Ｉｏｎ／Ｉｏｆｆが高いうえ、電気絶縁特性にも優れるため、各種電子素子においてトランジスタとして有用に使用できる。
本実施形態に係るトップコンタクト構造の有機薄膜トランジスタの概略断面図である。 本実施形態に係るボトムコンタクト構造の有機薄膜トランジスタの概略断面図である。 本実施形態に係るトップゲート構造の有機薄膜トランジスタの概略断面図である。 実施例１および比較例１で得たＯＴＦＴの電流伝達特性曲線を示すもので、有効誘電率が増加したときのＩＳＤ対ＶＧの変化を示す図面である。 実施例２および比較例１で得たＯＴＦＴの電流伝達特性曲線を示すもので、有効誘電率が増加したときのＩＳＤ対ＶＧの変化を示す図面である。

Claims (11)

  1. 基板、ゲート電極、ゲート絶縁層、有機半導体層、およびソース／ドレイン電極を含む有機薄膜トランジスタにおいて、
    下記化学式（７）で表わされる繰り返し単位または化学式（８）で表わされる繰り返し単位からなる化合物で形成されたフッ素系高分子薄膜を前記ゲート絶縁層と前記有機半導体層との界面に含み、
    前記フッ素系高分子薄膜の膜厚は、１００Å〜３００Åであることを特徴とするフッ素系高分子薄膜を含む有機薄膜トランジスタ。
    Figure 0004902203
    Figure 0004902203
  2. 前記フッ素系高分子薄膜は、スピンコーティング、ディップコーティング、プリンティング方式、インクジェットコーティングまたはロールコーティングによって形成されるか、または蒸着されることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  3. 前記ゲート絶縁層は、ポリビニルフェノール、ポリメチルメタクリレート、ポリアクリレート、ポリビニルアルコール、ＳｉＮｘ（０＜ｘ＜４）、ＳｉＯ２、Ａｌ２Ｏ３およびこれらの誘導体よりなる群から選ばれることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  4. 前記有機半導体層は、ポリチオフェン、ポリアニリン、ポリアセチレン、ポリピロール、ポリフェニレンビニレンおよびこれらの誘導体よりなる群から選ばれることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  5. 前記ゲート電極、前記ソース電極および前記ドレイン電極は、それぞれ金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ），インジウム錫酸化物（ＩＴＯ）、ポリチオフェン（ｐｏｌｙｔｈｉｏｐｈｅｎｅ）、ポリアニリン（ｐｏｌｙａｎｉｌｉｎｅ）、ポリアセチレン（ｐｏｌｙａｃｅｔｙｌｅｎｅ）、ポリピロール（ｐｏｌｙｐｙｒｏｏｌｅ）、ポリフェニレンビニレン（ｐｏｌｙｐｈｅｎｙｌｅｎｅ ｖｉｎｙｌｅｎｅ）、およびＰＥＤＯＴ（ｐｏｌｙｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）／ＰＰＳ（ｐｏｌｙｓｔｙｒｅｎｅｓｕｌｆｏｎａｔｅ）混合物よりなる群から選ばれることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  6. 前記基板は、ガラス、シリコンまたはプラスチックよりなる群から選ばれることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  7. 前記有機薄膜トランジスタは、トップコンタクト構造、ボトムコンタクト構造またはトップゲート構造であることを特徴とする請求項１に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタ。
  8. 有機薄膜トランジスタを製造するにおいて、ゲート絶縁層と有機半導体層との間に、下記化学式（７）で表わされる繰り返し単位または化学式（８）で表わされる繰り返し単位からなる化合物でコートしてフッ素系高分子薄膜を形成する段階を含み、
    前記フッ素系高分子薄膜の膜厚は、１００Å〜３００Åであることを特徴とするフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法。
    Figure 0004902203
    Figure 0004902203
  9. 前記有機薄膜トランジスタは、トップコンタクト構造、ボトムコンタクト構造またはトップゲート構造であることを特徴とする請求項８に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法。
  10. 前記有機薄膜トランジスタは、基板上に形成されたゲート電極、ゲート絶縁層、フッ素系高分子薄膜、有機半導体層、およびソース／ドレイン電極を含むことを特徴とする請求項８に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法。
  11. 前記フッ素系高分子薄膜は、スピンコーティング、ディップコーティング、プリンティング方式、インクジェットコーティングまたはロールコーティングによって形成されるか、または蒸着されることを特徴とする請求項８に記載のフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法。
JP2006000318A 2005-01-07 2006-01-05 フッ素系高分子薄膜を含む有機薄膜トランジスタ及びフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法 Active JP4902203B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050001759A KR101086159B1 (ko) 2005-01-07 2005-01-07 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터
KR10-2005-0001759 2005-01-07

Publications (2)

Publication Number Publication Date
JP2006191115A JP2006191115A (ja) 2006-07-20
JP4902203B2 true JP4902203B2 (ja) 2012-03-21

Family

ID=36101287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000318A Active JP4902203B2 (ja) 2005-01-07 2006-01-05 フッ素系高分子薄膜を含む有機薄膜トランジスタ及びフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US7364940B2 (ja)
EP (1) EP1679754B1 (ja)
JP (1) JP4902203B2 (ja)
KR (1) KR101086159B1 (ja)
CN (1) CN100514696C (ja)
DE (1) DE602005004752T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100947702B1 (ko) * 2003-02-26 2010-03-16 삼성전자주식회사 경화성 작용기로 표면수식된 탄소나노튜브를 이용한패턴박막 형성방법 및 고분자 복합체의 제조방법
KR101151096B1 (ko) * 2006-11-30 2012-06-01 삼성전자주식회사 표면 수식된 탄소나노튜브를 이용한 유기박막 트랜지스터
US20060231908A1 (en) * 2005-04-13 2006-10-19 Xerox Corporation Multilayer gate dielectric
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
KR101186725B1 (ko) * 2006-02-21 2012-09-28 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터 및 이의 제조방법
US7851788B2 (en) * 2006-02-28 2010-12-14 Pioneer Corporation Organic transistor and manufacturing method thereof
KR101224723B1 (ko) 2006-09-15 2013-01-21 삼성전자주식회사 유기 절연막 조성물, 이를 이용하여 제조된 유기 절연막 및유기 박막 트랜지스터
KR20080033780A (ko) * 2006-10-13 2008-04-17 삼성전자주식회사 다성분계 탄소나노튜브-고분자 복합체, 이를 형성하기 위한조성물 및 그 제조방법
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
EP1936712A1 (en) * 2006-12-23 2008-06-25 ETH Zürich Organic field-effect transistors with polymeric gate dielectric and method for making same
CN100456517C (zh) * 2007-01-23 2009-01-28 中国科学院长春应用化学研究所 轴向取代酞菁化合物用于制备有机薄膜晶体管的应用
KR101316291B1 (ko) 2007-02-16 2013-10-08 삼성전자주식회사 공중합체, 유기절연층 조성물 및 그를 이용하여 제조된유기 절연층 및 유기 박막 트랜지스터
CN101022152B (zh) * 2007-03-20 2011-03-09 广州新视界光电科技有限公司 聚合物电解质薄膜晶体管
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
CN101669225B (zh) * 2007-04-25 2013-03-13 默克专利股份有限公司 电子器件的制备方法
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
US20090001356A1 (en) * 2007-06-29 2009-01-01 3M Innovative Properties Company Electronic devices having a solution deposited gate dielectric
US7879688B2 (en) * 2007-06-29 2011-02-01 3M Innovative Properties Company Methods for making electronic devices with a solution deposited gate dielectric
FR2919521B1 (fr) 2007-08-01 2012-03-09 Commissariat Energie Atomique Couche d'accroche sur des polymeres fluores
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
KR101445876B1 (ko) * 2008-02-19 2014-09-29 삼성전자주식회사 유기 절연체 조성물, 이를 이용하는 유기 절연층 및 유기 박막 트랜지스터
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
CN100568574C (zh) * 2008-06-19 2009-12-09 中国科学院化学研究所 一种有机场效应晶体管及其制备方法与应用
US7855097B2 (en) * 2008-07-11 2010-12-21 Organicid, Inc. Method of increasing yield in OFETs by using a high-K dielectric layer in a dual dielectric layer
JP5630036B2 (ja) 2009-05-07 2014-11-26 セイコーエプソン株式会社 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器
GB2474827A (en) * 2009-08-04 2011-05-04 Cambridge Display Tech Ltd Surface modification
TW201126606A (en) * 2009-09-15 2011-08-01 Sumitomo Chemical Co Photocrosslinkable organic thin-film transistor insulation layer material
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
JP2011216864A (ja) * 2010-03-15 2011-10-27 Canon Inc 半導体装置とその製造方法
KR20130129926A (ko) * 2010-10-07 2013-11-29 조지아 테크 리서치 코포레이션 전계효과 트랜지스터 및 그 제조 방법
CN102637825B (zh) * 2012-04-24 2015-03-04 中国科学院苏州纳米技术与纳米仿生研究所 一种有机薄膜晶体管的制备方法
US8692238B2 (en) 2012-04-25 2014-04-08 Eastman Kodak Company Semiconductor devices and methods of preparation
WO2015191293A1 (en) 2014-06-11 2015-12-17 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102450399B1 (ko) * 2015-10-06 2022-09-30 삼성전자주식회사 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
KR20170059199A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 유기 박막 트랜지스터의 제조방법, 유기 박막 트랜지스터, 그리고 박막의 표면 처리 장치
US11222959B1 (en) * 2016-05-20 2022-01-11 Hrl Laboratories, Llc Metal oxide semiconductor field effect transistor and method of manufacturing same
CN108417713A (zh) * 2018-02-28 2018-08-17 北京大学深圳研究生院 一种含双层介电层的有机薄膜晶体管及其制备方法
CN108470830A (zh) * 2018-03-26 2018-08-31 湖北大学 一种有机无机杂化薄膜晶体管及其制备方法
CN108493229A (zh) * 2018-05-31 2018-09-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981970A (en) 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6215130B1 (en) 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
JP2001094107A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 有機半導体装置及び液晶表示装置
KR100739366B1 (ko) 1999-12-20 2007-07-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2005513788A (ja) * 2001-12-19 2005-05-12 アベシア・リミテッド 有機誘電体を有する有機電界効果トランジスタ
JP4136482B2 (ja) * 2002-06-20 2008-08-20 キヤノン株式会社 有機半導体素子、その製造方法および有機半導体装置
US6803262B2 (en) 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
KR101012950B1 (ko) 2003-10-15 2011-02-08 삼성전자주식회사 유기 절연체 형성용 조성물 및 이를 이용하여 제조된 유기절연체
KR20050058062A (ko) 2003-12-11 2005-06-16 삼성전자주식회사 유기절연막 형성용 조성물 및 이를 사용하여 제조된유기절연막
US7282735B2 (en) * 2005-03-31 2007-10-16 Xerox Corporation TFT having a fluorocarbon-containing layer

Also Published As

Publication number Publication date
DE602005004752D1 (de) 2008-03-27
US20060151781A1 (en) 2006-07-13
EP1679754A1 (en) 2006-07-12
DE602005004752T2 (de) 2009-03-05
JP2006191115A (ja) 2006-07-20
CN1825651A (zh) 2006-08-30
CN100514696C (zh) 2009-07-15
KR101086159B1 (ko) 2011-11-25
EP1679754B1 (en) 2008-02-13
KR20060081443A (ko) 2006-07-13
US7364940B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
JP4902203B2 (ja) フッ素系高分子薄膜を含む有機薄膜トランジスタ及びフッ素系高分子薄膜を含む有機薄膜トランジスタの製造方法
JP5054885B2 (ja) 多層構造のゲート絶縁膜を含んだ有機薄膜トランジスタ
KR101186725B1 (ko) 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터 및 이의 제조방법
JP3304299B2 (ja) 薄膜トランジスタ・デバイスの構造
JP4304033B2 (ja) 有機ゲート絶縁膜およびこれを用いた有機薄膜トランジスタ
TWI390727B (zh) A bipolar organic thin film transistor and its manufacturing method
US7675059B2 (en) Copolymer, organic insulating layer composition, and organic insulating layer and organic thin film transistor manufactured using the same
KR20100032654A (ko) 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR100477394B1 (ko) 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
US20110001221A1 (en) Dielectric layer
KR100889020B1 (ko) 다층 구조의 게이트 절연체를 포함하는 박막 트랜지스터
US7564053B2 (en) Photo-reactive organic polymeric gate insulating layer composition and organic thin film transistor using the same
JP4883558B2 (ja) 両極性有機電界効果薄層トランジスター及びその製造方法
JP2010141141A (ja) 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
JP2003086805A (ja) 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
US9705094B2 (en) Organic semiconductor compound, organic thin film including same, and electronic device including the organic thin film
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법
JP2008311637A (ja) 有機薄膜トランジスタ
Pattnaik et al. Organic Field Effect Transistor using BaTiO3-Mn Doped and P (VDF-TrFE) for Non Volatile Memory Application

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111228

R150 Certificate of patent or registration of utility model

Ref document number: 4902203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250