JP4891222B2 - ウェハスケールダイの取り扱い - Google Patents

ウェハスケールダイの取り扱い Download PDF

Info

Publication number
JP4891222B2
JP4891222B2 JP2007501825A JP2007501825A JP4891222B2 JP 4891222 B2 JP4891222 B2 JP 4891222B2 JP 2007501825 A JP2007501825 A JP 2007501825A JP 2007501825 A JP2007501825 A JP 2007501825A JP 4891222 B2 JP4891222 B2 JP 4891222B2
Authority
JP
Japan
Prior art keywords
die
center
tilt
recess
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007501825A
Other languages
English (en)
Other versions
JP2007531986A (ja
Inventor
エンクィスト、ポール・エム.
ファウンテン、ガイウス・ジー.・ジュニア
ペッテウェイ、カール・ティー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invensas Bonding Technologies Inc
Original Assignee
Invensas Bonding Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Bonding Technologies Inc filed Critical Invensas Bonding Technologies Inc
Publication of JP2007531986A publication Critical patent/JP2007531986A/ja
Application granted granted Critical
Publication of JP4891222B2 publication Critical patent/JP4891222B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • Y10S414/14Wafer cassette transporting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling
    • Y10S414/141Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Description

本発明は、ダイの取り扱い、半導体パッケージ化、組み立て、マルチチップモジュール(MCM)、システムインパッケージ(SiP)の分野に関する。
半導体製造の費用を減ずるための要素の1つは、1つの半導体ウェハ上の半導体ダイの数を増やすことである。ウェハ上の半導体ダイの数を増やすことによる利点は、一般に、個々のダイをパッケージ化したり、または組み立てたりする工程の際に失われる。なぜなら、良品のダイを仕分けし、このような良品のダイをパッケージ内へと組み込むために、ウェハは切り分けされ、ダイが個別に取り扱われねばならないからである。
一般的に、ワッフルパックが用いられてパッケージ化工程を通じて個々のダイの取り扱う回数の総数を減じ、これによって製造コストの低下およびスループットの向上が達成される。ワッフルパックは、窪みを一般に有する容器であって、窪み内での個々のダイの動きを緩やかに制限し、窪み相互間でのダイの混合を防止するためのものである。様々なワッフルパックが、様々な数のおよび大きさのダイを収容できるように様々な大きさおよび形状の窪みを有している。この窪みは、一般的には、四角形状であり、窪みの数は、一般的に50未満であって、また1つの半導体ウェハから切り取られるダイの数未満である。ワッフルパックは、ウェハからダイが切り取られた後でパッケージ化される前に、これらを運搬および保管するために多く用いられる。ワッフルパックは、自動ピックアンドプレース装置と共に用いられる。ピックアンドプレース装置は、ダイを切り分けられたウェハから取り上げ、それらをワッフルパック内に配置するために用いられる。ダイは、一旦ワッフルパック内に配置された後、静電気防止紙によって保護されてもよく、多くの場合、ワッフルパックパッケージをまとめて保護しておくために蓋が用いられる。
この結果、マルチチップ半導体パッケージ、例えばマルチチップモジュール(MCM)またはシステムインパッケージ(SiP)の組み立ての間、マルチチップを組み立てるための異なるチップが必要とされるので、一般的に、異なるパッケージからのダイが必要とされる。ワッフルパッケージを用いることでパッケージ化工程を通じて個別のダイを取り扱うことを回避できるが、半導体ウェハ上の全てのダイを収容するために多くのワッフルパックが必要とされる。また、マルチチップ半導体パッケージの場合、組み立て中のマルチチップ半導体パッケージのために必要な様々なタイプのダイの全てを準備しておくために多数の異なるワッフルパックが一般に要求される。このように、従来のワッフルパックは、一般に、パッケージ化工程における中間段階におけるダイのための単なる収納容器である。
本発明は、従来のワッフルパックよりも多数のダイを収容可能で、半導体のウェットおよび(または)ドライ処理に適合し、ダイの表面へのダメージを回避する、ワッフルパック装置に対して向けられている。
本発明の目的の1つは、半導体組み立て工程での取り扱い操作数を減ずることである。
本発明のさらなる目的は、ワッフルパック内で取り扱われることが可能なダイの数を増やすことである。
本発明のさらなる目的は、1つのワッフルパック装置での半導体ウェハを構成するダイの過半数を取り扱うことである。この機能の結果、ウェハスケールソルーションのために必要な取り扱い工程の数が減少する。
本発明の別の目的は、1つのワッフルパック装置内で半導体ウェハを構成するダイの全てを取り扱うことである。
本発明のさらなる目的は、1つのワッフルパック装置内で半導体ウェハを構成するよりも多くのダイを取り扱うことである。
本発明の別の目的は、半導体パッケージへの封入のために用意されている1つ以上のダイを処理するためのワッフルパック装置を提供することである。
本発明のさらなる目的は、異なるサイズおよび形状の複数のダイを処理するためのワッフルパック装置を提供することである。
本発明の別の目的は、半導体ウェハと同様の寸法および(または)材料で、且つ半導体ウェハ処理装置に適合するワッフルパック装置を提供することである。
本発明の別の目的は、接着剤を用いることなく処理中のダイのワッフルパック装置内での動きが最小ですむようにダイを取り扱うための方法およびワッフルパック装置を提供することである。
本発明の別の目的は、ダイがワッフルパック装置の部材内の窪みからダイの表面に接触することなく対応する蓋内の窪みへと落下することが可能なワッフルパッケージ装置を提供することである。
本発明の1つの視点によれば、ワッフルパック装置は、少なくとも1つの半導体ウェハからのダイを収容するための窪みを表面において有する部材を含んでいる。この部材は、半導体ウェハ処理に適合する材料および形状から少なくとも構成されており、ワッフルパック装置内でダイが平行して処理されることが可能となっている。好ましくは、ワッフルパック装置内の窪みは、半導体ウェハからの過半数のダイを、部材内で収容することができる。
本発明の別の視点によれば、ダイを1つのワッフルパック装置から取り外し、この1つのワッフルパック装置からのダイを半導体パッケージ上へと配置して配置されたダイから集積回路に必要な全ての装置部品を組み立て、半導体パッケージ内に配置されたダイを相互に電気的に接続して集積回路を形成する、半導体装置の組み立て方法が提供される。
本発明のさらに別の視点によれば、少なくとも1つのワッフルパック装置からダイを取り外し、この少なくとも1つのワッフルパック装置からのダイを半導体パッケージ上へと配置して配置されたダイから集積回路に必要な装置部品を組み立て、半導体パッケージ内に配置されたダイを相互に電気的に接続して集積回路を形成する、半導体装置組み立て方法が提供される。
本発明および本発明により得られる利点のより完全な理解は、これらが、以下の詳細な記載を参照して、添付の図面と共に熟考しながらより良く理解されることによって、容易に獲得されるであろう。
図面、より具体的には図1Aを参照して、本発明の第1実施形態が説明される。幾つかの図面を通じて同様の参照符号は描く図を通じて同様のまたは同じ部分を示している。図1Aは、部材またはキャリア14に形成された窪み12を有するワッフルパック装置10を示している。部材14は、好ましくは、1つの切り取られた半導体ウェハからのダイの少なくとも過半数が部材14に収容されることが可能なように十分な数の窪みを有する。部材14は、半導体ウェハ処理に適合(compatible)する(すなわち、半導体取り扱い装置および(または)半導体ウェハ処理に適合する)材料から形成され、大きさおよび形状を有し、ダイがワッフルパック装置10内で平行して処理されることが可能とされている。例えば、部材14は、円形(例えば円形ディスク)で、その直径は半導体ウェハを取り扱う装置にも適合するように半導体ウェハの直径とほぼ同じである。また、部材14は、好ましくは、半導体ウェットまたはドライ処理にも適合することを可能にする材料から構成される。本発明においてワッフルパック装置に用いられる、様々な半導体プロセスに適合する材料は、半導体、酸化シリコン、窒化シリコン、Al、Cu、W、およびシリサイドを含む。他の半導体プロセスに適合する材料は、ステンレススチール、チタン、アルテム(altem)、カプトン(登録商標)、テフロン(登録商標)、ポリプロピレン、およびAl23を含む。本発明の一実施形態によれば、これらの半導体プロセスに適合する材料は、酸化シリコンまたは窒化シリコンによって被覆されていても良い。部材14の厚さは、好ましくは、窪みが形成されることができ且つ取り扱われる際に変形しないのに十分な厚さに選択される。この厚さは、窪みの深さおよび数、部材の大きさまたは直径、および部材を構成する材料に依存する。例えば、窒素で被覆されたアルミニウムから構成され、直系が200mmで、それぞれが0.2mmの深さの100乃至1000個の窪みを有する部材14の場合、部材の厚さは好ましくは3乃至10mmである。また、シリコンからなり、直系が100、200、または300mmで、それぞれが0.2mmの深さの100乃至1000個の窪みを有する部材14の場合、部材の厚さは、好ましくは、0.5乃至1.0mmである。
部材14が、主にシリコンから構成されている場合、本発明に係る、ワッフルパック装置10を製造する方法の1つでは、フォトリソグラフィーおよびエッチングが用いられる。ワッフルパック装置10は、例えばシリコンオンインシュレータ(SOI)型構造であってもよい。本発明に適するSOI構造の例は、積層された第1シリコン部材、酸化シリコン層、第2シリコン部材を含む。第1シリコン部材は、機械的な取り扱いに対して安定な程度の厚さである。酸化シリコン層は、エッチングの選択性をもたらす厚さである。第2シリコン部材は、所望の深さの窪みを可能にする厚さである。
この構造を製造するには、標準的なリソグラフィー技術、例えばシリコンを第2シリコン部材を貫いて酸化シリコン膜まで選択的にエッチングして窪み12を形成することを用いることができる。本発明に適するSOI構造の一例においては、第1シリコン部材は(例えば標準的な200mmSiウェハのように)0.5乃至1.0mmの厚さを有し、酸化シリコン層は(例えば酸化または化学気相成長法によって形成されて)1乃至10ミクロンの厚さを有し、第2シリコン部材は(例えば標準的なシリコンウェハを貼り付けおよび薄くすることによって形成された)50乃至500ミクロンの厚さを有する。標準的フォトリソグラフィー技術ではなく、加工技術が用いられて本発明の構造が形成されることができる。製造技術を選択することは、部材14の主たる材料に、ある程度依存する。
部材14中の窪み12は、好ましくは、ダイを保持できる大きさを有する。窪みの数は、50を超えることができ、数千個のダイを超えることができる(例えば、ダイの大きさに応じて1000乃至5000以上)。窪みは、好ましくは、ある具体的な大きさのダイを収容可能に形成され、例えば、窪み12は、好ましくは寸法がダイ18よりも0.05乃至0.5mm大きく形成される。同様に、窪み12の深さの範囲は、典型的には、ダイ18の厚さよりも最大で05mm大きいか小さい。例えば、7mm×7mm、0.3mmの厚さのダイについては、7.1mm×7.1mm+/−0.05mmの窪みで、0.0.25mmの深さが用いられ得る。また、窪みは、図1Bに示すように、異なる大きさおよび形状のダイを収容するように相互に異なる形状とされてもよい。
図2Aに示すように、窪み12を相互に接続してウェット処理および(または)続く乾燥の間に廃水がダイ18から離れる方向に導かれることを可能とする経路を提供する水路16が含まれていても良い。水路16は、好ましくは、廃水を収容できるに足る大きさであるが、窪み12内のダイの動きに悪影響を与えないような小ささである。水路の幅の好ましい範囲は、0.5乃至5.0mmである。図2Aに示すように、円形の部材についての水路は、円形部材の弦に沿って配置されることができる。本発明の他の実施形態では、水路は、図2Bに示すように、放射状、または放射状と直線要素との組み合わせの形状で配置されることができる。
図3Aは、図2Aの概略的な断面構造図であり、本発明のワッフルパック装置の窪みの部分について示す図である。図3Aに示すように、窪み12は、さらに、ダイ18が窪み12の底20に平行に配置されるのではなく部材14の重心の垂線軸に向かう放射要素を有する垂線軸に対して傾けられている。したがって、部材14が回転している間にダイ18が窪み12から飛び出すことが緩和される。この傾きは、例えば、底20上の、部材14の中心から窪み12の側面に向かう棚22によって実現されることができる。棚22の水平方向の幅は、棚を含んでいる窪みの水平方向の寸法に比べて小さく、形成されることができる。上記のように窪みが7.1mm×7.1mmの場合、棚の水平方向の幅は、典型的には、1mm未満である。よって、窪み12内のダイ18の傾きは、窪み12の底20に形成された棚の形状および大きさによって決定される。図3Aに示される棚は、中心線に沿って、ダイを反対方向に傾けることができる。しかしながら、本発明は、この構成そのものに限定されない。窪み、棚、水路を形成するための自動加工装置を設定およびプログラミングする際に実際的な検討を行えば、図3Aに示されるような同じ傾き具合を有しない窪み群が形成されることになり得る。
例えば、窪み12および棚22の形成の間、典型的には、図1Aに示される円形部材は、窪み12および棚22を加工するための加工ツールを設定するために、多数の部分、例えば四分円へと任意に区切られる。各部分において、窪みおよび棚は同様に配列される。この状況において、重心またはワッフルパック装置中のダイの幾何学上の中心に関して、図3Bに示されるようなダイ18の傾きベクトルTは、重心または幾何学上の中心に向かう放射成分rを有するのみでなく、ダイの中心とワッフルパックの中心とを結ぶ半径に対する接線方向に沿って向かう接線成分tも有する。本発明の好適な実施形態では、傾きベクトルTの放射要素rは、回転中にダイを窪みに留まらせやすくするために、接線成分よりも大きい。
本発明のワッフルパックの別の実施形態が、図4、図5Aに示されている。図4、図5Aは、窪み12に隣接して延びる水路16の配置を示している。図5Aに示す部材14中の水路16は、窪み12の底20と同じ深さを有しているが、本発明は、同じ深さであることに限定されない。本発明の好適な一実施形態では、水路16は、図5Bに示されるように、窪み12の底20よりも深くまで部材14内に形成される。よって、ダイがワッフルパック装置内でウェット処理を施される際、液体がダイの周りから排出される。
図6Aは、図4に描かれる実施形態の窪みの領域についての概略的な斜視図である。窪み12内のダイ18の下に位置する液体は、水路16内へと流れ、回転の最中に窪みから排出される。また、図4および図6Aは1つの水路16のみが窪み12に隣接する構成を描いているが、本発明の好適な実施形態では、本発明のワッフルパック装置は、図6Bに示すように、窪み12の両側に2つの水路16を有していても良い。また、図6Bの構成から分かるように、ダイの水平方向の大きさDがより小さく、チャネル16の幅Wと同等の場合、壁Rのわずかな残りの部分によってダイ18は水路16内に保持される。側面が2乃至3mm未満のダイと実効的な水路の幅が0.75乃至1mmの場合、残りの壁Rの大きさが小さいがために、ワッフルパック装置10が、ウェット半導体処理で典型的に行われるような高速で回転される際に、ダイ18が部材14から離脱する結果となる。このため、例えば回転の際に窪み内にダイを保持しておくことが、大きさの小さなダイの場合、問題になる。
通常、ダイ18とワッフルパック装置10内の窪み12との間の大きさの差が小さければ、ワッフルパック装置10は、ダイ18が離脱することなく、高速でワッフルパック表面に対して実質的な垂線軸で回転されることができる。ダイよりも0.1乃至1.0mm大きな窪みが、高速回転中にダイが窪みから離脱することを回避するのに十分であることが見出されている。この能力は、ダイがウェット処理およびスピン乾燥に晒されるときに役に立つ。パッケージ化工程でダイをウェット処理に晒すことの利点は、"Method for Low Temperature Bonding and Bonded Structure"と題し、2000年2月16日に出願された関連出願U.S. Serial No. 09/505,283に記載されており、この出願の全体は、参照されることによって本明細書に包含される。
また、ダイ18と窪み12との間の大きさの違いが小さいと、ダイが、その表面を傷つけられることなく反転しやすくなる。このことの例が図7A、図7Bに示されている。これらの図において、部材14と一致するように形成された蓋24が示されている。蓋24は、対になる(mating)窪み26を有している。対窪み26は、好ましくは、ワッフルパック装置10が裏返されたときにダイが部材14から対窪み26へと落下するように適切な大きさおよび平面方向寸法を有する。蓋24は、好ましくは、ダイ18の表面が対窪み26の底に接触するのを防止して蓋24がダイ18の表面を傷つけることが無いように形成される。例えば、対窪み26は、丸められた内部角28を有することができる。内部角28は、十分大きな曲率半径を有し、この曲率半径は、ダイ18が窪み26内に挿入される際に、ダイ18の縁が湾曲と対向して位置し、ダイ18の表面が対窪み26の底と接触しないようにされている。
この構成では、ワッフルパック装置10内で運ばれ且つウェット処理またはドライ化学処理を経て上部表面(すなわち、図3、図5に示されるダイの上部表面)の用意が整ったダイ18は、蓋24を部材14上に配置し、そしてワッフルパック装置10全体を裏返しにすることによって、裏返しにされる。図7Bに示されるように、ダイは、かつての上部表面29、すなわち処理された表面を、続く搭載および対となる面への接合のために、下にして対窪み26内に配置される。これにより、ピックアンドプレース装置が、処理表面29の接触や損傷を起こすことなくダイを対窪みから取り出すことを可能とする。
一般に側面が2乃至3mm未満の小さなダイを、例えばスピン処理のときにワッフルパック装置10内で保護することは、図7Cに例示されているように、蓋30を取り付けることによって達成されることができる。蓋30および部材14の厚さは、ウェハ処理装置が、ウェハ処理装置を変更することなく、蓋を伴ったワッフルパック装置を取り扱うことができるように、好ましくは0.5乃至2.0mmの範囲とされる。
図7Cは、スピンの最中に液体を処理するためのポンプまたは注入器として振舞うことによって小さなダイの処理を容易にするための溝32を有する蓋30を描いている。蓋24は、部材14の上端に一致しており、ダイが飛び出すことを効果的に防止する。図7Cに示されるように、蓋24は、好ましくは、各対窪み26の上方に位置する溝32を有するように形成される。溝32は、ウェット処理のための注入器またはポンプとして機能する。注入またはポンプ動作は、水路内の圧力を減じ且つ溝32を介してウェット処理材料を引き出すワッフルパック装置10を回転することによって、引き起こされる。溝32の大きさは、ウェット処理材料がこの穴を通って流れることができる程に大きく、ダイがワッフルパックから飛び出すことを防止できる程に小さいように選択される。蓋の厚さは、好ましくは0.25乃至1.0mmである。溝32のこのような穴の大きさおよび形状によって、ウェット処理材料が、溝30を通って流れることが可能となる。典型的には、溝32の開口の大きさは、ダイの大きさの20乃至95%である。また、溝32は、溝の、ダイを保持する窪みから離れた上端の直径が、溝の底の直径よりも大きくなるようにテーパー状にされても良いし、溝は図7Cの中央の溝32に示されるようなテーパー状にされても良い。
本発明のワッフルパック装置は、異なる技術、すなわちシリコン、III−V材料、II−VI材料等を含む様々なタイプのダイと共に用いられることができる。本発明の応用例は、3DSOCのための処理された集積回路の縦型集積、マイクロパッドパッケージ化、フリップチップ搭載の低コスト・高機能の代替法、ウェハスケールパッケージ、サーマルマネージメント、および金属に基づく装置のような独特の装置構造を含むが、これらに限られない。
図8は、半導体パッケージ組み立て品のためのダイを提供するための、本発明のワッフルパック装置を用いた本発明の例示的な組み立て方法を描くフローチャートである。この方法において、ステップ802に示されるように、ダイは、1つのワッフルパック装置から取り外される。ステップ804において、1つのワッフルパック装置から取り外されたダイは、半導体パッケージ上に配置されて配置されたダイから集積回路に必要な全てのダイ部品が組み立てられる。ステップ806において、半導体パッケージ上に配置されたダイが相互に電気的に接続されて集積回路が形成される。この方法の好適な実施形態では、この1つのワッフルパッケージ装置が、集積回路の組み立てに必要な全てのダイ部品を含んでいる。
本発明の一視点において、ステップ802に先立って、ダイは、少なくとも1つのダイを含んだ半導体ウェハから切り取られた後に、ワッフルパック内のそれぞれの窪み内へと配置される。ステップ804に先立って、ワッフルパック装置内のダイは、ウェットまたはドライ処理の対象とされることができる。例えばウェット化学処理または洗浄等のウェット処理の対象とされる際、ウェット処理による廃水が、あらゆる液体を除去するためにワッフルパック装置を回転することによって、ダイから除去される。ウェット処理の後、ワッフルパック装置内のダイは、ウェット処理から残存するあらゆる液体を蒸発させるために加熱されても良い。
ダイを相互に電気的に接続して集積回路を形成することに関するステップ806は、集積回路製造のための既知の技術の実行および手順へと続く。
図9は、半導体パッケージ組み立て品のためのダイを提供するための、本発明のワッフルパック装置を用いた本発明の別の例示的な組み立て方法を描くフローチャートである。この方法において、ステップ902に示されるように、ダイは、少なくとも1つのワッフルパック装置から取り外される。各ワッフルパック装置は、半導体ウェハ処理に適合する。ステップ904において、ワッフルパック装置から取り外されたダイは、半導体パッケージ上に配置されて配置されたダイから集積回路に必要な装置部品が組み立てられる。ステップ906において、半導体パッケージ上に配置されたダイが相互に電気的に接続されて集積回路が形成される。
本発明の一視点において、ステップ902に先立って、ダイは、ダイを含んだ異なる半導体ウェハから切り取られた後に、ワッフルパック内のそれぞれの窪み内へと配置される。ステップ904に先立って、ワッフルパック装置内のダイは、ウェットまたはドライ処理の対象とされることができる。例えばウェット化学処理または洗浄等のウェット処理の対象とされる際、ウェット処理による廃水が、あらゆる液体を除去するためにワッフルパック装置を回転することによって、ダイから除去される。ウェット処理の後、ワッフルパック装置内のダイは、ウェット処理から残存するあらゆる液体を蒸発させるために加熱されても良い。ステップ906は、ステップ806と同様に、集積回路製造のための既知の技術の実行および手順へと続く。
図10は、半導体パッケージ組み立て品のためのダイを提供するための、本発明のワッフルパック装置を用いた本発明の別の例示的な組み立て方法を描くフローチャートである。この方法において、ステップ1002に示されるように、ダイは、1つのワッフルパック装置から取り外される。ステップ1004において、ワッフルパック装置から取り外されたダイは、加工中の製品上に配置されて配置されたダイから回路または集積回路に必要な全てのダイ部品が組み立てられる。1つ以上のタイプまたは大きさのダイがワッフルパック内に存在し得、また加工中製品上に配置され得る。ステップ1006において、半導体パッケージ上に配置されたダイが相互に電気的に接続されて回路または集積回路が形成される。ステップ1004において、ダイは、装置または集積回路を含んだ半導体ウェハ上に配置されてもよい。また、上記した方法のように、ステップ1002に先立って、ダイは、半導体ウェハから切り取られた後に、ワッフルパック内のそれぞれの窪み内へと配置される。ステップ1004に先立って、ワッフルパック装置内のダイは、ウェットまたはドライ処理の対象とされることができる。例えばウェット化学処理または洗浄等のウェット処理の対象とされる際、ウェット処理による廃水が、あらゆる液体を除去するためにワッフルパック装置を回転することによって、ダイから除去される。ウェット処理の後、ワッフルパック装置内のダイは、ウェット処理から残存するあらゆる液体を蒸発させるために加熱されても良い。ステップ1006は、ステップ806、906と同様に、集積回路製造のための既知の技術の実行および手順へと続く。
上記の記載を考慮して、本発明の数々の変更および変形が可能である。よって、添付の請求の範囲の範疇内で、本明細書において具体的に記載された以外の方法で本発明が実施されても良いことを理解されたい。
本発明の一実施形態の概略図であり、特定の範囲の大きさダイに合わせた大きさとされた窪みを有するワッフルパック装置を示している。 本発明の別の実施形態の概略図であり、特定の範囲の大きさダイに合わせた大きさとされた窪みを有するワッフルパック装置を示している。 本発明の別の実施形態の概略的な上面図であり、廃水をワッフルパック装置から誘導するための、窪みと交差する水路を有するワッフルパック装置を示している。 本発明の別の実施形態の概略的な上面図であり、放射状に配置された水路を有するワッフルパック装置を示している。 図2Aの概略的な断面構造図であり、本発明のワッフルパック装置の窪みの領域について示している。 ワッフルパック装置の窪みに配置されたダイを示す斜視図であり、ワッフルパック装置の重心に対するダイの放射方向および接線方向を示している。 本発明の別の実施形態の概略的な上面図であり、窪みの接線の縁に沿った窪みと交差する水路を有するワッフルパック装置を示している。 図4に描かれており且つ窪みの底と一致する水路の底を有する実施形態の概略的な断面図。 図4に描かれており且つ窪みの底より低い水路の底を有する実施形態の概略的な断面図。 図4に描かれる実施形態の窪みの領域についての概略的な斜視図。 図4に描かれる実施形態の、それぞれが2つの水路に繋がる窪みの領域についての概略的な斜視図。 本発明のワッフルパック装置のための蓋の概略図。 ダイの動きを制限する対窪みを有する、本発明の蓋の概略的な断面図。 ウェット処理の間、小さなダイの処理を容易にするための溝を有する、本発明の蓋の概略図。 本発明の例示的な組み立て方法を描くフローチャート。 本発明の別の例示的な組み立て方法を描くフローチャート。 本発明の別の例示的な組み立て方法を描くフローチャート。

Claims (57)

  1. 表面において窪みを含み、半導体ウェハ処理に適合する材料からなると共に前記半導体ウェハ処理に適合する大きさおよび形状の少なくとも一方を有する部材を具備し、
    前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
    前記傾きが、記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
    前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
    前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
    ワッフルパック装置。
  2. 前記材料がウェットウェハ処理に適合する、請求項1の装置。
  3. 前記窪みが半導体ダイを収容する大きさおよび形状である、請求項1の装置。
  4. 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項1の装置。
  5. 前記数が50を超える、請求項4の装置。
  6. 前記数が少なくとも1000である、請求項4の装置。
  7. 前記窪みが半導体ウェハからのダイの水平方向の寸法より0.05乃至0.2mm大きい水平方向の寸法を有する、請求項1の装置。
  8. 前記窪みが半導体ウェハからのダイの厚さより最大0.2ミリメートル小さいまたは大きい深さを有する、請求項1の装置。
  9. 前記窪みが、前記部材の表面に対する垂線軸からの傾きを前記窪み内のダイに持たせるように構成される、請求項1の装置。
  10. 前記窪みが、前記部材の重心に向かう傾きを前記ダイに持たせるように構成される、請求項9の装置。
  11. 前記部材の表面複数の領域に分割されており、
    前記窪みが、前記部材の前記分割された領域である第1部分内に配置された前記ダイの第1組のそれぞれを第1傾きを持つように傾かせ、且つ前記部材の前記分割された領域である第2部分内に配置された前記ダイの第2組のそれぞれを前記第1傾きと異なる第2傾きを持つように傾かせるように構成される、請求項10の装置。
  12. 前記第1および第2部分が四分円である、請求項11の装置。
  13. 記窪みが、
    側壁と、
    前記側壁と接続する底面と、
    前記部材の重心または中心と反対において前記底面の横に位置する棚と、
    を具備する、請求項1の装置。
  14. 記部材内に形成された水路を具備し、
    前記部材が円形状部材を具備し、前記水路が前記円形状部材に亘って放射状に配置される、請求項1の装置。
  15. 記部材内に形成された水路を具備し、
    前記部材が円形状部材を具備し、前記水路が前記円形状部材に亘って弦に沿って配置される、請求項1の装置。
  16. 前記窪みのそれぞれに前記水路の少なくとも2つが接続している、請求項14の装置。
  17. 前記少なくとも2つの水路が前記窪みの両側に配置される、請求項16の装置。
  18. 前記水路の深さが前記窪みの深さと同じかより深い、請求項14の装置。
  19. 前記部材を覆う蓋をさらに具備する、請求項1の装置。
  20. 前記蓋が複数の対窪みを有する、請求項19の装置。
  21. 前記蓋の前記対窪みが前記部材内の前記窪みの位置に対応する、請求項20の装置。
  22. 前記複数の対窪みの少なくとも1つが、
    側壁と、
    前記側壁の1つと接続する曲面部を有する底面と、
    を具備する、請求項20の装置。
  23. 前記対窪みが、前記ダイの平面表面と前記対窪みの底面との接触を防ぐ位置においてダイを保持するように構成される、請求項20の装置。
  24. 前記蓋が前記対窪みと接続する溝を具備する、請求項20の装置。
  25. 前記部材が円形状部材を具備する、請求項1の装置。
  26. 前記部材がアルミニウムディスクを具備する、請求項1の装置。
  27. 記部材がシリコンディスクを具備する、請求項1の装置。
  28. 記部材がシリコンオンインシュレータ構造を具備する、請求項1の装置。
  29. 前記シリコンオンインシュレータ構造が、
    第1シリコン部材と、
    前記第1シリコン部材と接する酸化シリコン層と、
    前記酸化シリコン層と接し且つ前記窪みを含んだ第2シリコン部材と、
    を具備する、請求項28の装置。
  30. 前記第1シリコン部材が、厚さが0.5乃至1.0mmのシリコン層を具備し、前記酸化シリコン層が1乃至10μmの厚さを有し、前記第2シリコン部材が厚さ50乃至500μmのシリコンウェハを具備する、請求項29の装置。
  31. 前記円形状部材が100mmの直径を有する部材を具備する、請求項25の装置。
  32. 前記円形状部材が200mmの直径を有する部材を具備する、請求項25の装置。
  33. 前記部材が、半導体、酸化シリコン、窒化シリコン、Al、Cu、W、およびシリサイドの少なくとも1つを具備する、請求項1の装置。
  34. アルミニウムおよびシリコンの少なくとも1つからなる部材と、前記部材の表面における窪みと、を具備し、
    前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
    前記傾きが、記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
    前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
    前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
    ワッフルパック装置。
  35. 前記部材が直径100mmの円形である、請求項34の装置。
  36. 前記部材が直径200mmの円形である、請求項34の装置。
  37. 前記部材が直径300mmの円形である、請求項34の装置。
  38. 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項34の装置。
  39. 前記数が50を超える、請求項38の装置。
  40. 前記数が、少なくとも1000である、請求項38の装置。
  41. 前記部材が、酸化シリコン、窒化シリコン、Al、Cu、W、およびシリサイドの少なくとも1つを含むシリコンウェハを具備する、請求項34の装置。
  42. 半導体ウェハ処理に適合する円形状部材と、
    前記部材の表面の窪みと、
    を具備し、
    前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
    前記傾きが、記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
    前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
    前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
    ワッフルパック装置。
  43. 前記円形状部材が100mmの直径を有する、請求項42の装置。
  44. 前記円形状部材が200mmの直径を有する、請求項42の装置。
  45. 前記円形状部材が300mmの直径を有する、請求項42の装置。
  46. 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項42の装置。
  47. 前記数が50を超える、請求項46の装置。
  48. 前記数が少なくとも1000である、請求項46の装置。
  49. 表面に窪みを有する部材を具備し、
    前記窪みが、前記部材の表面の垂線軸からの傾きを半導体ウェハからのダイに持たせるように構成され、
    前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
    前記傾きが、記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
    前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
    前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
    ワッフルパック装置。
  50. 前記窪みが、前記部材の重心に向う傾きを前記窪み内に配置されたダイに持たせるように構成される、請求項49の装置。
  51. 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項49の装置。
  52. 前記数が50を超える、請求項51の装置。
  53. 前記数が少なくとも1000である、請求項51の装置。
  54. 半導体ダイを保持するための装置であって、
    前記ダイを収容する窪みを有するキャリアと、
    前記ダイが前記キャリアが回転している最中に離脱しないように、前記キャリアが回転している間前記ダイを固定するための手段と、
    を具備し、
    前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
    前記傾きが、記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
    前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
    前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
    半導体ダイを保持するための装置。
  55. 前記固定するための手段が、前記窪み内で前記ダイに傾きを持たせるための手段を具備する、請求項54の装置。
  56. 前記傾きを持たせるための手段が、前記キャリアの重心に向う傾きを前記ダイに持たせるように構成される、請求項55の装置。
  57. 前記キャリアが、半導体ウェハ処理ツールに適合するように構成され、
    固定するための手段が、前記半導体処理ツールによる前記キャリアの前記回転の間、前記キャリア内の前記ダイを固定するためのカバーを具備する、
    請求項54の装置。
JP2007501825A 2004-03-05 2005-02-23 ウェハスケールダイの取り扱い Expired - Fee Related JP4891222B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/792,757 US7956447B2 (en) 2004-03-05 2004-03-05 Wafer scale die handling
US10/792,757 2004-03-05
PCT/US2005/005641 WO2005091868A2 (en) 2004-03-05 2005-02-23 Wafer scale die handling

Publications (2)

Publication Number Publication Date
JP2007531986A JP2007531986A (ja) 2007-11-08
JP4891222B2 true JP4891222B2 (ja) 2012-03-07

Family

ID=34911913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501825A Expired - Fee Related JP4891222B2 (ja) 2004-03-05 2005-02-23 ウェハスケールダイの取り扱い

Country Status (9)

Country Link
US (1) US7956447B2 (ja)
EP (1) EP1721335A4 (ja)
JP (1) JP4891222B2 (ja)
KR (1) KR101180061B1 (ja)
CN (1) CN101427360B (ja)
AU (1) AU2005227167B2 (ja)
CA (1) CA2558507A1 (ja)
IL (1) IL177872A (ja)
WO (1) WO2005091868A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014208A1 (de) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Chipbehältnis, Verfahren zur Herstellung eines Chipbehältnisses und Chiptransportbehälter
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert
KR20090044636A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 반도체 칩 패키지 및 그의 형성방법
US7863097B2 (en) * 2008-11-07 2011-01-04 Raytheon Company Method of preparing detectors for oxide bonding to readout integrated chips
KR101052726B1 (ko) * 2009-12-24 2011-08-01 (주)제이티 소자핸들러
FR2993096B1 (fr) * 2012-07-03 2015-03-27 Commissariat Energie Atomique Dispositif et procede de support individuel de composants
JP6348299B2 (ja) * 2014-02-25 2018-06-27 東洋精密工業株式会社 流路付きワーククランプトレイ
CN104972390B (zh) * 2015-05-26 2017-05-24 北京航空航天大学 一种光纤及铌酸锂晶片夹持装置
US9673220B1 (en) 2016-03-09 2017-06-06 Globalfoundries Inc. Chip structures with distributed wiring
CN106002609B (zh) * 2016-05-27 2018-02-06 北京航空航天大学 一种适用于光纤铌酸锂晶片研磨的卡具
US10163675B2 (en) 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
CN107186616B (zh) * 2016-12-20 2020-04-10 北京航空航天大学 一体化易拆装LiNbO3陪片夹具
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US12117629B2 (en) 2021-03-25 2024-10-15 Applied Materials, Inc. Fabrication of optical devices utilizing dicing to maximize chamber space
WO2024089907A1 (ja) * 2022-10-27 2024-05-02 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395451A (en) * 1980-07-14 1983-07-26 Althouse Victor E Semiconductor wafer and die handling method and means
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US4980971A (en) * 1989-12-14 1991-01-01 At&T Bell Laboratories Method and apparatus for chip placement
JP2513899B2 (ja) 1990-05-07 1996-07-03 株式会社日立製作所 集積回路用チップトレ―
JPH04264751A (ja) 1991-02-19 1992-09-21 Mitsubishi Electric Corp チップ保持治具
JPH06216218A (ja) 1992-11-17 1994-08-05 Sony Corp 半導体製造装置
JPH07176511A (ja) 1993-12-17 1995-07-14 Fujitsu Ltd 半導体装置の製造方法
JPH07254637A (ja) 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
US5597074A (en) * 1994-04-25 1997-01-28 Ko; Seung S. Packing tray of semiconductor devices and a method for manufacturing the same
JPH08335621A (ja) * 1995-06-06 1996-12-17 Seiko Epson Corp 半導体チップの反転移しかえ方法及び装置
US5836575A (en) * 1996-10-30 1998-11-17 Micron Electronics, Inc. Wafer manual handpick station
JPH1140658A (ja) 1997-07-23 1999-02-12 Sharp Corp 搬送トレイ体およびこれを用いた半導体レーザ製造装置
JPH11150059A (ja) * 1997-11-19 1999-06-02 Canon Inc 半導体装置の製造方法及びその装置並びに投影露光装置
US5971698A (en) * 1998-02-09 1999-10-26 Laurier Inc. Automatic conveying apparatus for waffle pack carrier member
JPH11307618A (ja) 1998-04-27 1999-11-05 Omron Corp ベアチップ固定台
US5983468A (en) * 1998-06-08 1999-11-16 Illinois Tool Works Inc. One-piece clip for waffle pack chip holders
EP1415328A2 (en) * 2001-08-01 2004-05-06 Lilogix, Inc. doing business as RD Automation Process and apparatus for mounting semiconductor components to substrates and parts therefor
US6774485B2 (en) * 2001-12-29 2004-08-10 Texas Instruments Incorporated Apparatus for and method of packaging semiconductor devices
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert

Also Published As

Publication number Publication date
JP2007531986A (ja) 2007-11-08
EP1721335A4 (en) 2011-01-05
CA2558507A1 (en) 2005-10-06
US7956447B2 (en) 2011-06-07
KR101180061B1 (ko) 2012-09-04
EP1721335A2 (en) 2006-11-15
CN101427360B (zh) 2012-12-26
KR20070017129A (ko) 2007-02-08
AU2005227167B2 (en) 2010-12-23
US20050194668A1 (en) 2005-09-08
IL177872A (en) 2011-02-28
WO2005091868A2 (en) 2005-10-06
AU2005227167A1 (en) 2005-10-06
CN101427360A (zh) 2009-05-06
WO2005091868A3 (en) 2009-03-26
IL177872A0 (en) 2006-12-31

Similar Documents

Publication Publication Date Title
JP4891222B2 (ja) ウェハスケールダイの取り扱い
US7863092B1 (en) Low cost bumping and bonding method for stacked die
KR102624841B1 (ko) 칩들을 본딩하기 위한 방법 및 디바이스
JP5886821B2 (ja) 基板処理装置及び方法
US20080012096A1 (en) Semiconductor chip and method of forming the same
WO2018003602A1 (ja) 整列治具、整列方法及び転着方法
JP7325283B2 (ja) 基板処理装置
WO2014144597A1 (en) Method of forming through substrate vias (tsvs) and singulating and releasing die having the tsvs from a mechanical support substrate
JP7248465B2 (ja) 基板処理装置のスピンチャック
JP2016167531A (ja) 基板搬送用ハンド
US7722446B2 (en) System and device for thinning wafers that have contact bumps
JP5679735B2 (ja) パッケージ基板のハンドリング方法
JP2001035871A (ja) チップトレイ及びそれを用いたフリップチップ形成方法
US9455174B2 (en) Device and method for individual support of components
JP2020113574A (ja) ウエハ搬送用トレイ
TW201138010A (en) Substrate fixing jigs for packaging and fabrication methods for semiconductor chip packages
JP2016501445A (ja) ウェハの収容および載置用の収容具
JP5223215B2 (ja) ウェハー構造体及びその製造方法
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
US20200251367A1 (en) Integrated chip die carrier exchanger
US20210013043A1 (en) Plasma dicing method
US20240096683A1 (en) Apparatus for processing of singulated dies and methods for using the same
KR20110055983A (ko) 반도체 제조장치 및 이를 이용한 반도체 제조방법
KR100520445B1 (ko) 웨이퍼 양면에 집적 회로를 형성하는 방법 및 이에 사용하는웨이퍼 고정 도구

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees