JP4891222B2 - ウェハスケールダイの取り扱い - Google Patents
ウェハスケールダイの取り扱い Download PDFInfo
- Publication number
- JP4891222B2 JP4891222B2 JP2007501825A JP2007501825A JP4891222B2 JP 4891222 B2 JP4891222 B2 JP 4891222B2 JP 2007501825 A JP2007501825 A JP 2007501825A JP 2007501825 A JP2007501825 A JP 2007501825A JP 4891222 B2 JP4891222 B2 JP 4891222B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- center
- tilt
- recess
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 235000012773 waffles Nutrition 0.000 claims description 93
- 239000004065 semiconductor Substances 0.000 claims description 68
- 238000012545 processing Methods 0.000 claims description 43
- 238000007373 indentation Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 230000005484 gravity Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 2
- 238000000034 method Methods 0.000 description 35
- 235000012431 wafers Nutrition 0.000 description 31
- 239000007788 liquid Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000002351 wastewater Substances 0.000 description 6
- 238000012858 packaging process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012993 chemical processing Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007514 turning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/14—Wafer cassette transporting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
Description
Claims (57)
- 表面において窪みを含み、半導体ウェハ処理に適合する材料からなると共に前記半導体ウェハ処理に適合する大きさおよび形状の少なくとも一方を有する部材を具備し、
前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
前記傾きが、前記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
ワッフルパック装置。 - 前記材料がウェットウェハ処理に適合する、請求項1の装置。
- 前記窪みが半導体ダイを収容する大きさおよび形状である、請求項1の装置。
- 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項1の装置。
- 前記数が50を超える、請求項4の装置。
- 前記数が少なくとも1000である、請求項4の装置。
- 前記窪みが半導体ウェハからのダイの水平方向の寸法より0.05乃至0.2mm大きい水平方向の寸法を有する、請求項1の装置。
- 前記窪みが半導体ウェハからのダイの厚さより最大0.2ミリメートル小さいまたは大きい深さを有する、請求項1の装置。
- 前記窪みが、前記部材の表面に対する垂線軸からの傾きを前記窪み内のダイに持たせるように構成される、請求項1の装置。
- 前記窪みが、前記部材の重心に向かう傾きを前記ダイに持たせるように構成される、請求項9の装置。
- 前記部材の表面が複数の領域に分割されており、
前記窪みが、前記部材の前記分割された領域である第1部分内に配置された前記ダイの第1組のそれぞれを第1傾きを持つように傾かせ、且つ前記部材の前記分割された領域である第2部分内に配置された前記ダイの第2組のそれぞれを前記第1傾きと異なる第2傾きを持つように傾かせるように構成される、請求項10の装置。 - 前記第1および第2部分が四分円である、請求項11の装置。
- 前記窪みが、
側壁と、
前記側壁と接続する底面と、
前記部材の重心または中心と反対において前記底面の横に位置する棚と、
を具備する、請求項1の装置。 - 前記部材内に形成された水路を具備し、
前記部材が円形状部材を具備し、前記水路が前記円形状部材に亘って放射状に配置される、請求項1の装置。 - 前記部材内に形成された水路を具備し、
前記部材が円形状部材を具備し、前記水路が前記円形状部材に亘って弦に沿って配置される、請求項1の装置。 - 前記窪みのそれぞれに前記水路の少なくとも2つが接続している、請求項14の装置。
- 前記少なくとも2つの水路が前記窪みの両側に配置される、請求項16の装置。
- 前記水路の深さが前記窪みの深さと同じかより深い、請求項14の装置。
- 前記部材を覆う蓋をさらに具備する、請求項1の装置。
- 前記蓋が複数の対窪みを有する、請求項19の装置。
- 前記蓋の前記対窪みが前記部材内の前記窪みの位置に対応する、請求項20の装置。
- 前記複数の対窪みの少なくとも1つが、
側壁と、
前記側壁の1つと接続する曲面部を有する底面と、
を具備する、請求項20の装置。 - 前記対窪みが、前記ダイの平面表面と前記対窪みの底面との接触を防ぐ位置においてダイを保持するように構成される、請求項20の装置。
- 前記蓋が前記対窪みと接続する溝を具備する、請求項20の装置。
- 前記部材が円形状部材を具備する、請求項1の装置。
- 前記部材がアルミニウムディスクを具備する、請求項1の装置。
- 前記部材がシリコンディスクを具備する、請求項1の装置。
- 前記部材がシリコンオンインシュレータ構造を具備する、請求項1の装置。
- 前記シリコンオンインシュレータ構造が、
第1シリコン部材と、
前記第1シリコン部材と接する酸化シリコン層と、
前記酸化シリコン層と接し且つ前記窪みを含んだ第2シリコン部材と、
を具備する、請求項28の装置。 - 前記第1シリコン部材が、厚さが0.5乃至1.0mmのシリコン層を具備し、前記酸化シリコン層が1乃至10μmの厚さを有し、前記第2シリコン部材が厚さ50乃至500μmのシリコンウェハを具備する、請求項29の装置。
- 前記円形状部材が100mmの直径を有する部材を具備する、請求項25の装置。
- 前記円形状部材が200mmの直径を有する部材を具備する、請求項25の装置。
- 前記部材が、半導体、酸化シリコン、窒化シリコン、Al、Cu、W、およびシリサイドの少なくとも1つを具備する、請求項1の装置。
- アルミニウムおよびシリコンの少なくとも1つからなる部材と、前記部材の表面における窪みと、を具備し、
前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
前記傾きが、前記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
ワッフルパック装置。 - 前記部材が直径100mmの円形である、請求項34の装置。
- 前記部材が直径200mmの円形である、請求項34の装置。
- 前記部材が直径300mmの円形である、請求項34の装置。
- 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項34の装置。
- 前記数が50を超える、請求項38の装置。
- 前記数が、少なくとも1000である、請求項38の装置。
- 前記部材が、酸化シリコン、窒化シリコン、Al、Cu、W、およびシリサイドの少なくとも1つを含むシリコンウェハを具備する、請求項34の装置。
- 半導体ウェハ処理に適合する円形状部材と、
前記部材の表面の窪みと、
を具備し、
前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
前記傾きが、前記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
ワッフルパック装置。 - 前記円形状部材が100mmの直径を有する、請求項42の装置。
- 前記円形状部材が200mmの直径を有する、請求項42の装置。
- 前記円形状部材が300mmの直径を有する、請求項42の装置。
- 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項42の装置。
- 前記数が50を超える、請求項46の装置。
- 前記数が少なくとも1000である、請求項46の装置。
- 表面に窪みを有する部材を具備し、
前記窪みが、前記部材の表面の垂線軸からの傾きを半導体ウェハからのダイに持たせるように構成され、
前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
前記傾きが、前記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
ワッフルパック装置。 - 前記窪みが、前記部材の重心に向う傾きを前記窪み内に配置されたダイに持たせるように構成される、請求項49の装置。
- 前記窪みの数が半導体ウェハからのダイの少なくとも過半数を収容するのに十分である、請求項49の装置。
- 前記数が50を超える、請求項51の装置。
- 前記数が少なくとも1000である、請求項51の装置。
- 半導体ダイを保持するための装置であって、
前記ダイを収容する窪みを有するキャリアと、
前記ダイが前記キャリアが回転している最中に離脱しないように、前記キャリアが回転している間前記ダイを固定するための手段と、
を具備し、
前記窪みが、前記窪み内に配置されたダイに傾きを持たせるように構成され、
前記傾きが、前記部材の重心および幾何学上の中心の一方に向う放射成分を有し、
前記傾きが、前記ダイの平面上に位置し且つ前記ダイの中心と前記重心および前記幾何学上の中心の一方を結ぶ線に垂直な接線成分を有し、
前記放射成分の大きさが、前記傾きの前記接線成分よりも大きい、
半導体ダイを保持するための装置。 - 前記固定するための手段が、前記窪み内で前記ダイに傾きを持たせるための手段を具備する、請求項54の装置。
- 前記傾きを持たせるための手段が、前記キャリアの重心に向う傾きを前記ダイに持たせるように構成される、請求項55の装置。
- 前記キャリアが、半導体ウェハ処理ツールに適合するように構成され、
固定するための手段が、前記半導体処理ツールによる前記キャリアの前記回転の間、前記キャリア内の前記ダイを固定するためのカバーを具備する、
請求項54の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/792,757 US7956447B2 (en) | 2004-03-05 | 2004-03-05 | Wafer scale die handling |
US10/792,757 | 2004-03-05 | ||
PCT/US2005/005641 WO2005091868A2 (en) | 2004-03-05 | 2005-02-23 | Wafer scale die handling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007531986A JP2007531986A (ja) | 2007-11-08 |
JP4891222B2 true JP4891222B2 (ja) | 2012-03-07 |
Family
ID=34911913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007501825A Expired - Fee Related JP4891222B2 (ja) | 2004-03-05 | 2005-02-23 | ウェハスケールダイの取り扱い |
Country Status (9)
Country | Link |
---|---|
US (1) | US7956447B2 (ja) |
EP (1) | EP1721335A4 (ja) |
JP (1) | JP4891222B2 (ja) |
KR (1) | KR101180061B1 (ja) |
CN (1) | CN101427360B (ja) |
AU (1) | AU2005227167B2 (ja) |
CA (1) | CA2558507A1 (ja) |
IL (1) | IL177872A (ja) |
WO (1) | WO2005091868A2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004014208A1 (de) * | 2003-04-30 | 2004-11-25 | Osram Opto Semiconductors Gmbh | Chipbehältnis, Verfahren zur Herstellung eines Chipbehältnisses und Chiptransportbehälter |
US7222737B2 (en) * | 2003-07-03 | 2007-05-29 | Orthodyne Electronics Corporation | Die sorter with reduced mean time to convert |
KR20090044636A (ko) * | 2007-11-01 | 2009-05-07 | 삼성전자주식회사 | 반도체 칩 패키지 및 그의 형성방법 |
US7863097B2 (en) * | 2008-11-07 | 2011-01-04 | Raytheon Company | Method of preparing detectors for oxide bonding to readout integrated chips |
KR101052726B1 (ko) * | 2009-12-24 | 2011-08-01 | (주)제이티 | 소자핸들러 |
FR2993096B1 (fr) * | 2012-07-03 | 2015-03-27 | Commissariat Energie Atomique | Dispositif et procede de support individuel de composants |
JP6348299B2 (ja) * | 2014-02-25 | 2018-06-27 | 東洋精密工業株式会社 | 流路付きワーククランプトレイ |
CN104972390B (zh) * | 2015-05-26 | 2017-05-24 | 北京航空航天大学 | 一种光纤及铌酸锂晶片夹持装置 |
US9673220B1 (en) | 2016-03-09 | 2017-06-06 | Globalfoundries Inc. | Chip structures with distributed wiring |
CN106002609B (zh) * | 2016-05-27 | 2018-02-06 | 北京航空航天大学 | 一种适用于光纤铌酸锂晶片研磨的卡具 |
US10163675B2 (en) | 2016-06-24 | 2018-12-25 | Invensas Corporation | Method and apparatus for stacking devices in an integrated circuit assembly |
CN107186616B (zh) * | 2016-12-20 | 2020-04-10 | 北京航空航天大学 | 一体化易拆装LiNbO3陪片夹具 |
US10796936B2 (en) | 2016-12-22 | 2020-10-06 | Invensas Bonding Technologies, Inc. | Die tray with channels |
US12117629B2 (en) | 2021-03-25 | 2024-10-15 | Applied Materials, Inc. | Fabrication of optical devices utilizing dicing to maximize chamber space |
WO2024089907A1 (ja) * | 2022-10-27 | 2024-05-02 | 東京エレクトロン株式会社 | 基板処理装置、及び基板処理方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4395451A (en) * | 1980-07-14 | 1983-07-26 | Althouse Victor E | Semiconductor wafer and die handling method and means |
US4959008A (en) * | 1984-04-30 | 1990-09-25 | National Starch And Chemical Investment Holding Corporation | Pre-patterned circuit board device-attach adhesive transfer system |
US4980971A (en) * | 1989-12-14 | 1991-01-01 | At&T Bell Laboratories | Method and apparatus for chip placement |
JP2513899B2 (ja) | 1990-05-07 | 1996-07-03 | 株式会社日立製作所 | 集積回路用チップトレ― |
JPH04264751A (ja) | 1991-02-19 | 1992-09-21 | Mitsubishi Electric Corp | チップ保持治具 |
JPH06216218A (ja) | 1992-11-17 | 1994-08-05 | Sony Corp | 半導体製造装置 |
JPH07176511A (ja) | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH07254637A (ja) | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | 半導体チップトレー |
US5597074A (en) * | 1994-04-25 | 1997-01-28 | Ko; Seung S. | Packing tray of semiconductor devices and a method for manufacturing the same |
JPH08335621A (ja) * | 1995-06-06 | 1996-12-17 | Seiko Epson Corp | 半導体チップの反転移しかえ方法及び装置 |
US5836575A (en) * | 1996-10-30 | 1998-11-17 | Micron Electronics, Inc. | Wafer manual handpick station |
JPH1140658A (ja) | 1997-07-23 | 1999-02-12 | Sharp Corp | 搬送トレイ体およびこれを用いた半導体レーザ製造装置 |
JPH11150059A (ja) * | 1997-11-19 | 1999-06-02 | Canon Inc | 半導体装置の製造方法及びその装置並びに投影露光装置 |
US5971698A (en) * | 1998-02-09 | 1999-10-26 | Laurier Inc. | Automatic conveying apparatus for waffle pack carrier member |
JPH11307618A (ja) | 1998-04-27 | 1999-11-05 | Omron Corp | ベアチップ固定台 |
US5983468A (en) * | 1998-06-08 | 1999-11-16 | Illinois Tool Works Inc. | One-piece clip for waffle pack chip holders |
EP1415328A2 (en) * | 2001-08-01 | 2004-05-06 | Lilogix, Inc. doing business as RD Automation | Process and apparatus for mounting semiconductor components to substrates and parts therefor |
US6774485B2 (en) * | 2001-12-29 | 2004-08-10 | Texas Instruments Incorporated | Apparatus for and method of packaging semiconductor devices |
US7222737B2 (en) * | 2003-07-03 | 2007-05-29 | Orthodyne Electronics Corporation | Die sorter with reduced mean time to convert |
-
2004
- 2004-03-05 US US10/792,757 patent/US7956447B2/en active Active
-
2005
- 2005-02-23 AU AU2005227167A patent/AU2005227167B2/en not_active Ceased
- 2005-02-23 EP EP05713952A patent/EP1721335A4/en not_active Withdrawn
- 2005-02-23 CA CA002558507A patent/CA2558507A1/en not_active Abandoned
- 2005-02-23 KR KR1020067018064A patent/KR101180061B1/ko not_active IP Right Cessation
- 2005-02-23 JP JP2007501825A patent/JP4891222B2/ja not_active Expired - Fee Related
- 2005-02-23 CN CN2005800127603A patent/CN101427360B/zh not_active Expired - Fee Related
- 2005-02-23 WO PCT/US2005/005641 patent/WO2005091868A2/en active Application Filing
-
2006
- 2006-09-04 IL IL177872A patent/IL177872A/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2007531986A (ja) | 2007-11-08 |
EP1721335A4 (en) | 2011-01-05 |
CA2558507A1 (en) | 2005-10-06 |
US7956447B2 (en) | 2011-06-07 |
KR101180061B1 (ko) | 2012-09-04 |
EP1721335A2 (en) | 2006-11-15 |
CN101427360B (zh) | 2012-12-26 |
KR20070017129A (ko) | 2007-02-08 |
AU2005227167B2 (en) | 2010-12-23 |
US20050194668A1 (en) | 2005-09-08 |
IL177872A (en) | 2011-02-28 |
WO2005091868A2 (en) | 2005-10-06 |
AU2005227167A1 (en) | 2005-10-06 |
CN101427360A (zh) | 2009-05-06 |
WO2005091868A3 (en) | 2009-03-26 |
IL177872A0 (en) | 2006-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4891222B2 (ja) | ウェハスケールダイの取り扱い | |
US7863092B1 (en) | Low cost bumping and bonding method for stacked die | |
KR102624841B1 (ko) | 칩들을 본딩하기 위한 방법 및 디바이스 | |
JP5886821B2 (ja) | 基板処理装置及び方法 | |
US20080012096A1 (en) | Semiconductor chip and method of forming the same | |
WO2018003602A1 (ja) | 整列治具、整列方法及び転着方法 | |
JP7325283B2 (ja) | 基板処理装置 | |
WO2014144597A1 (en) | Method of forming through substrate vias (tsvs) and singulating and releasing die having the tsvs from a mechanical support substrate | |
JP7248465B2 (ja) | 基板処理装置のスピンチャック | |
JP2016167531A (ja) | 基板搬送用ハンド | |
US7722446B2 (en) | System and device for thinning wafers that have contact bumps | |
JP5679735B2 (ja) | パッケージ基板のハンドリング方法 | |
JP2001035871A (ja) | チップトレイ及びそれを用いたフリップチップ形成方法 | |
US9455174B2 (en) | Device and method for individual support of components | |
JP2020113574A (ja) | ウエハ搬送用トレイ | |
TW201138010A (en) | Substrate fixing jigs for packaging and fabrication methods for semiconductor chip packages | |
JP2016501445A (ja) | ウェハの収容および載置用の収容具 | |
JP5223215B2 (ja) | ウェハー構造体及びその製造方法 | |
US8232183B2 (en) | Process and apparatus for wafer-level flip-chip assembly | |
US20200251367A1 (en) | Integrated chip die carrier exchanger | |
US20210013043A1 (en) | Plasma dicing method | |
US20240096683A1 (en) | Apparatus for processing of singulated dies and methods for using the same | |
KR20110055983A (ko) | 반도체 제조장치 및 이를 이용한 반도체 제조방법 | |
KR100520445B1 (ko) | 웨이퍼 양면에 집적 회로를 형성하는 방법 및 이에 사용하는웨이퍼 고정 도구 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |