KR20070017129A - 웨이퍼 스케일 다이의 취급 장치 및 방법 - Google Patents

웨이퍼 스케일 다이의 취급 장치 및 방법 Download PDF

Info

Publication number
KR20070017129A
KR20070017129A KR1020067018064A KR20067018064A KR20070017129A KR 20070017129 A KR20070017129 A KR 20070017129A KR 1020067018064 A KR1020067018064 A KR 1020067018064A KR 20067018064 A KR20067018064 A KR 20067018064A KR 20070017129 A KR20070017129 A KR 20070017129A
Authority
KR
South Korea
Prior art keywords
die
waffle pack
pack element
groove
waffle
Prior art date
Application number
KR1020067018064A
Other languages
English (en)
Other versions
KR101180061B1 (ko
Inventor
폴 엠 엔퀴스트
지. 주니어. 파운틴 가이우스
티. 패트웨이 칼
Original Assignee
집트로닉스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 집트로닉스 인코퍼레이티드 filed Critical 집트로닉스 인코퍼레이티드
Publication of KR20070017129A publication Critical patent/KR20070017129A/ko
Application granted granted Critical
Publication of KR101180061B1 publication Critical patent/KR101180061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

적어도 하나의 반도체 웨이퍼로부터 형성한 다이를 수용하기 위한 홈이 일 표면에 형성된 부재를 포함하는 와플 팩 소자. 상기 부재는 반도체 웨이퍼 취급 장비 및/또는 반도체 웨이퍼 처리에 적합한 부재이다. 바람직하게는, 부재는 반도체 웨이퍼로 형성한 다이의 적어도 대부분을 수용한다. 또한, 일 반도체 소자 조립 방법은 단일 와플 팩 소자로부터 다이를 제거하는 단계와, 상기 단일 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 배치 다이로부터 집적 회로에 필요한 모든 다이 성분과 상기 배치 다이를 조립하는 단계, 그리고 상기 반도체 패키지 내에서 배치 다이를 전기적으로 상호 연결함으로써 집적 회로를 형성하는 단계를 포함한다. 다른 반도체 소자 조립 방법은 적어도 하나의 와플 팩 소자로부터 다이를 제거하는 단계와, 상기 적어도 하나의 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 배치 다이로부터 집적 회로에 필요한 소자 성분을 조립하는 단계, 그리고 상기 반도체 패키지 내에서 배치 다이를 전기적으로 상호 연결함으로써 집적 회로를 형성하는 단계를 포함한다.
반도체 웨이퍼, 다이, 와플 팩 소자, 홈, 집적 회로

Description

웨이퍼 스케일 다이의 취급 장치 및 방법{WAFER SCALE DIE HANDLING}
본 발명은 다이 취급 방법, 반도체 패키징 방법 및 그 조립체, 멀티-칩 모듈(MCM) 그리고 시스템 인 패키지(System-in-a-Package)(SiP) 분야에 관한 것이다.
반도체 제조 비용을 줄일 수 있는 일 방안은 반도체 웨이퍼 상의 반도체 다이의 개수를 최대화하는 것이다. 그러나, 우수한 다이 만을 가려내어 그 우수한 다이로만 패키지를 조립하기 위해서는, 웨이퍼로 다이를 형성하여 그 개개의 다이를 취급할 필요가 있다. 따라서, 그러한 개개의 다이의 패키징 또는 조립 공정과 관련하여서는 웨이퍼 상의 다이 개수를 증가시키는 것이 장점이 될 수 없다.
전체 패키징 공정에 걸쳐 개개의 다이의 취급량을 줄여 생산비를 낮추면서 처리량은 증가시키기 위해, 통상 와플 팩(waffle pack)이 사용되고 있다. 와플 팩이란, 통상 개별적인 다수의 홈을 구비한 용기를 일컫는 것으로서, 개개의 다이의 이동 범위를 각각의 홈의 범위 내로 제한하고 홈의 사이에서의 다이 혼합을 방지할 수 있도록 구성되어 있다. 다양한 크기의 각종 다이를 수용할 수 있도록 통상, 서로 다른 크기 및 형상으로 형성된 홈을 갖는 다양한 종류의 와플 팩이 사용되고 있다. 이러한 와플 팩의 홈은 정방형으로, 반도체 웨이퍼로 형성한 다이의 개수보다 적은 50개 이하의 홈을 갖는 것이 통상적이다. 와플 팩은 주로, 웨이퍼로 다이를 형성한 후 그 다이를 포장하기에 앞서 다이의 선적 또는 저장 목적으로 사용되는데, 통상, 다이가 형성된 웨이퍼로부터 우수한 다이만을 집어내어 그 다이를 와플 팩 내에 배치하는 자동화된 픽-앤-플레이스(pick-and-place) 장비와 함께 사용되고 있다. 이 픽-앤-플레이스 장비는 또한, 와플 팩으로부터 다이를 집어내어 그 다이를 반도체 패키지에 배치하도록 사용되고 있다. 일단 와플 팩에 장전되고 나면, 다이는 정전기 방지용 종이로 덮어질 수도 있으며, 와플 팩 패키지와 함께 고정될 수 있도록 보통 리드(lid)가 사용되고 있다.
결과적으로, 멀티-칩 반도체 패키지, 예를 들어, 멀티-칩 모듈(MCM) 또는 시스템-인-패키지(SiP)의 조립 시에는, 멀티-칩 조립체가 서로 다른 칩으로 이루어지고 있기 때문에 필요한 경우 통상 서로 다른 와플 팩으로 다이를 형성하여야만 한다. 와플 팩의 사용이 전체 패키징 공정에 걸쳐 다이를 개별적으로 취급하지 않아도 되는 장점을 제공하긴 하지만, 반도체 웨이퍼 상의 모든 다이를 수용하기 위해서는 상당수의 와플 팩이 필요하게 된다. 또한, 멀티-칩 반도체 패키지의 경우, 조립되는 멀티-칩 반도체 패키지에 필요한 서로 다른 모든 유형의 다이를 제공하기 위해서는 다수의 서로 다른 와플 팩이 필요하다. 따라서, 통상적으로 와플 팩은 패키징 공정의 중간 단계에서 사용하기 위한 간단한 형태의 다이 저장 용기 수준에 머무르고 있는 실정이다.
본 발명은 통상의 와플 팩을 능가하는 상당수의 다이를 수용할 수 있으며, 반도체 습식 및/또는 건식 공정에 모두 적합하고, 및/또는 다이의 전면 손상을 방지할 수 있는 와플 팩 소자에 관한 것이다.
본 발명의 일 목적은 반도체 조립 공정에 포함되는 다이 취급 작업의 횟수를 줄이는 것이다.
본 발명의 다른 목적은 와플 팩 내에서 취급 가능한 다이의 개수를 증가시키는 것이다.
본 발명의 또 다른 목적은 반도체 웨이퍼를 구성하는 다이의 대부분이 단일 와플 팩 소자 내에서 취급이 가능하도록 하는 것이다. 이러한 취급 능력은 웨이퍼-스케일 용해에 필요한 취급 단계의 수를 줄이는 결과를 초래한다.
본 발명의 정말로 중요한 목적은 반도체 웨이퍼를 구성하는 모든 다이가 단일 와플 팩 소자 내에서 취급이 가능하도록 하는 것이다.
본 발명의 또 다른 목적은 단일 반도체 웨이퍼를 구성하는 것보다도 많은 개수의 다이가 단일 와플 팩 소자 내에서 취급이 가능하도록 하는 것이다.
본 발명의 또 다른 목적은 반도체 패키지에 삽입하기 위한 준비 단계에서 단일 또는 복수 개의 다이를 처리하기 위한 와플 팩 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 서로 다른 크기 및 형상을 갖는 복수 개의 다이를 처리하기 위한 와플 팩 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 웨이퍼와 유사한 치수 및/또는 재료로 이루어지고 따라서 반도체 웨이퍼 처리 장비에 적합한 와플 팩 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 점착제의 도움 없이도 처리 중에 와플 팩 소자 내에서의 다이의 이동이 최소한도로 제한되도록 하는 다이의 취급 방법 및 다이 취급용 와플 팩 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 다이 표면(들)과 접촉하지 않고 다이가 와플 팩 소자 부재의 홈으로부터 첨부 리드(lid)의 홈으로 낙하할 수 있도록 하는 와플 팩 소자를 제공하는 것이다.
본 발명의 일 태양에 따르면, 와플 팩 소자는 적어도 하나의 반도체 웨이퍼로부터 형성한 다이를 수용하기 위한 홈이 일면에 형성된 부재를 포함한다. 상기 부재는 와플 팩 소자 내에서 다이가 평행한 상태로 처리될 수 있도록 반도체 웨이퍼 처리 공정에 적합한 재료 및 형상으로 적어도 형성된다. 바람직하게는, 와플 팩 소자의 홈은 반도체 웨이퍼로 형성된 대부분의 다이가 부재의 내부에 수용될 수 있도록 한다.
본 발명의 다른 태양에 따르면, 단일 와플 팩 소자로부터 다이를 제거하는 단계와, 상기 단일 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 배치 다이로부터 집적 회로에 필요한 모든 소자 성분을 조립하는 단계, 그리고 반도체 패키지 내에서 배치 다이를 전기적으로 상호 연결하여 집적 회로를 형성하는 단계를 포함하는 반도체 소자 조립 방법이 제공된다.
본 발명의 또 다른 태양에 따르면, 적어도 하나의 와플 팩 소자로부터 다이를 제거하는 단계와, 상기 적어도 하나의 단일 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 배치 다이로부터 집적 회로에 필요한 소자 성분을 조립하는 단계, 그리고 반도체 패키지 내에서 다이를 전기적으로 상호 연결하여 집적 회로를 형성하는 단계를 포함하는 반도체 소자 조립 방법이 제공된다.
본 발명의 보다 완벽한 이해 및 그 부수적인 다수의 장점이 첨부 도면을 고려하여 후술하는 상세한 설명을 참조함으로써 보다 잘 이해될 수 있을 것이다.
본 발명의 보다 완벽한 이해 및 그 부수적인 다수의 장점이 첨부 도면을 고려하여 후술하는 상세한 설명을 참조함으로써 보다 잘 이해될 수 있을 것이다.
도 1A는 본 발명의 일 실시예에 따른 특정 범위의 크기를 갖는 다이용의 크기로 형성된 홈을 구비한 와플 팩 소자를 도시한 개략도;
도 1B는 본 발명의 다른 실시예에 따른 크기가 서로 다른 다이용의 홈을 구비한 와플 팩 소자를 도시한 개략도;
도 2A는 본 발명의 또 다른 실시예에 따른 와플 팩 소자로부터 발생한 방출물을 안내하기 위해 홈과 교차 형성된 채널을 구비한 와플 팩 소자를 개략적으로 도시한 상면도;
도 2B는 본 발명의 또 다른 실시예에 따른 반경 방향으로 배치된 채널을 구비한 와플 팩 소자를 개략적으로 도시한 상면도;
도 3A는 도 2A에 도시된 본 발명의 실시예의 와플 팩 소자의 단면을 홈 영역을 중심으로 개략적으로 도시한 단면도;
도 3B는 와플 팩 소자의 질량 중심에 관한 다이의 반경 방향 및 접선 방향 방위를 설명하기 위한 와플 팩 소자의 홈 내에 배치된 다이의 사시도;
도 4는 본 발명의 또 다른 실시예에 따른 홈의 접선 방향 가장자리를 따라 홈과 교차하게 형성된 채널을 구비한 와플 팩 소자를 개략적으로 도시한 상면도;
도 5A는 홈의 바닥과 채널의 바닥이 일치하는 도 4에 도시된 실시예를 개략적으로 도시한 단면도;
도 5B는 채널의 바닥이 홈의 바닥보다 아래에 위치하는 도 4에 도시된 실시예를 개략적으로 도시한 단면도;
도 6A는 도 4에 도시된 실시예를 홈의 영역을 중심으로 개략적으로 도시한 사시도;
도 6B는 4에 도시된 실시예를 각각의 홈이 두 개의 채널 사이에 위치하는 홈의 영역을 중심으로 개략적으로 도시한 사시도;
도 7A는 본 발명의 와플 팩 소자용 리드(lid)를 도시한 개략도;
도 7B는 다이의 이동을 제한하는 짝을 이루는 홈을 구비한 본 발명의 리드를 개략적으로 도시한 단면도;
도 7C는 습식 처리 중의 소형 다이의 처리를 촉진하기 위한 도관을 구비한 본 발명의 리드를 도시한 개략도;
도 8은 본 발명의 예시적인 조립 방법을 묘사한 흐름도;
도 9는 본 발명의 다른 예시적인 조립 방법을 묘사한 흐름도;
도 10은 본 발명의 또 다른 예시적인 조립 방법을 묘사한 흐름도.
이하에는 본 발명의 실시예가 다수의 도면 전체에 걸쳐 동일한 또는 대응하는 부분에는 동일한 도면 부호가 매겨진 도면을 참조하여 기술된다. 도 1A은 본 발명의 제1 실시예를 도시한 도면이다. 도 1A에 도시된 바와 같이, 와플 팩 소자(10)는 부재 또는 캐리어(14)에 형성된 홈(12)을 구비한다. 부재(14)는 다이형의 반도체 웨이퍼로부터 형성된 적어도 대부분의 다이를 수용할 수 있도록 하기에 충분한 개수의 홈(12)을 구비하는 것이 바람직하다. 부재(14)는, 와플 팩 소자(1) 내에서 다이가 평행한 상태로 처리될 수 있도록 하기 위하여, 반도체 웨이퍼 처리에 적합한(즉, 반도체 취급 장비 및/또는 반도체 웨이퍼 공정에 적합한) 재료, 형상 및 크기로 형성된다. 예를 들어, 부재(14)가 원형의 형태로 형성될 수도 있으며(예를 들어, 원형 디스크), 이 경우 반도체 웨이퍼 취급 장비에 적합하도록 반도체 웨이퍼의 직경과 대략 유사한 직경을 갖는다. 또한, 부재(14)는 반도체 습식 또는 건식 처리에 적합하도록 반도체 공정 겸용 재료로 제조되는 것이 바람직하다. 와플 팩 소자로서 사용 가능한 본 발명에 적용할 수 있는 각종 반도체 공정 겸용 재료에는 반도체, 산화 규소, 질화 규소, Al, Cu, W 및 규화물이 포함된다. 기타 반도체 공정 겸용 재료로는 스테인레스 스틸, 티타늄, 알템(Altem), 캅톤(kapton), 테플론, 폴리프로필렌 및 Al2O3가 있다. 본 발명의 일 실시예에 따르면, 전술한 반도체 공정 겸용 재료 중 일부가 산화 규소 또는 질화 규소로 코팅될 수도 있다. 부재(14)의 두께는 홈의 두께를 충분히 수용할 수 있으면서 취급시 변형의 위험이 없도록 두껍게 선정되는 것이 바람직하다. 이러한 부재의 두께는 홈의 깊이 및 개수, 호스트(host)의 크기 또는 직경, 그리고 호스트가 어떠한 재료로 형성되어 있느냐에 좌우된다. 예를 들어, 각각의 깊이가 0.2mm인 100개 내지 1000개의 홈을 가진 200mm 직경의 알루미늄 코팅 질화물로 제조된 부재(14)의 경우, 부재의 두께는 3mm 내지 10mm인 것이 바람직하다. 또한, 각각의 깊이가 0.2mm인 100개 내지 1000개의 홈을 가진, 100mm, 200mm 또는 300mm 직경의 규소로 이루어진 부재(14)의 경우에는, 부재의 두께가 0.5mm 내지 1.0mm 인 것이 바람직하다.
부재(14)가 기본적으로 규소 화합물로 구성된 경우, 본 발명에 따른 와플 팩 소자(10)를 제조하기 위한 일 방법은 포토리소그래피 및 에칭 공정을 포함한다. 와플 팩 소자(10)는 예를 들어, 실리콘-온-인설레이터(silicon-on-insulator)(SOI) 유형의 구조로 형성될 수 있다. 본 발명에 적당한 SOI 구조의 일 예로 제1 규소 부재와, 산화 규소 층, 그리고 제2 규소 부재로 이루어진 스택(stack)이 있다. 제1 규소 부재는 기계적 취급시 안정성을 제공하기에 충분한 두꺼운 두께로 형성된다. 산화 규소 층은 에칭 선택성을 제공할 수 있는 두께로 형성되고, 제2 규소 부재는 소정의 홈 깊이를 제공할 수 있는 두께로 형성된다.
이러한 구조의 제조에는 예를 들어, 홈(12)이 제2 규소 부재를 관통하여 산화 규소 층까지 선택적인 에칭에 의해 형성되도록, 규소 화합물을 에칭하기 위한 표준 포토리소그래피 기술이 사용될 수 있다. 본 발명에 적당한 SOI 구조를 예시하기 위한 일 실시예에서, 제1 규소 부재는 0.5mm 내지 1.0mm의 두께를 가지며(예를 들어, 200mm 두께의 표준형 규소 웨이퍼와 동일한 두께), 산화 규소 층은 1 미크론 내지 10 미크론의 두께를 가지고(예를 들어, 산화 또는 화학적 기상 증착에 의해 형성되는 두께), 제2 규소 부재는 50 미크론 내지 500 미크론의 두께를 갖는다(예를 들어, 표준형 실리콘 웨이퍼를 접합한 다음 얇게 처리하여 얻어지는 두께 ). 전술한 바와 같은 표준 포토리소그래피 기술 외에도, 본 발명의 구조를 형성하도록 기계 가공 기술이 사용될 수도 있으며, 어떠한 제조 기술을 선택할지는 부재(14)의 호스트 재료에도 어느 정도 좌우된다.
부재(14)의 홈(12)은 다이를 유지할 수 있는 크기로 형성되는 것이 바람직하다. 홈의 개수는 50개를 초과할 수 있으며, 수천개(예를 들어, 다이 크기에 따라 1000개 내지 5000개 또는 이보다 큰 개수)로 형성될 수 있다. 홈은 특정 크기의 다이를 수용할 수 있는 허용한도 내에서 제조되는 것이 바람직하다. 예를 들어, 홈(12)의 크기가 다이(18)의 크기보다 0.05mm 내지 0.5mm 더 큰 것이 바람직하다. 마찬가지로, 홈(12)의 깊이는 통상, 다이(18)의 두께보다 0.5mm 더 크거나 작은 범위로 형성된다. 예를 들어, 가로 세로 길이가 7mm x 7mm 이고 두께가 0.3mm인 다이의 경우에는, 홈이 그 크기가 7.1mm x 7.1mm ±0.05mm 이면서 깊이가 0.25mm±0.025mm 로 형성될 수도 있다. 또한, 도 1B에 도시된 바와 같이, 상이한 크기 및 형상의 다이를 수용하도록 홈이 서로 다른 크기로 형성될 수 있다.
도 2A에 도시된 바와 같이, 습식 처리 및/또는 후속 건식 처리 동안 발생한 액체 방출물이 다이(18)로부터 외측으로 안내될 수 있도록 하기 위한 유로를 제공하기 위해 홈(12)을 하나로 연결하는 채널(16)이 포함될 수 있다. 채널(16)은 액체 방출물을 수용하기에 충분할 만큼 크면서, 홈(12)에서의 다이의 이동에 악영향을 미치지 않기에 충분할 만큼 작은 폭으로 형성되는 것이 바람직하다. 채널의 폭은 0.5mm 내지 5.0mm 의 범위로 형성되는 것이 바람직하다. 도 2A에 도시된 바와 같이, 원형 부재에 형성되는 채널의 경우 원형 부재의 코드(chord)를 따라 배치될 수 있다. 본 발명의 다른 실시예에서는, 도 2B에 도시된 바와 같이, 채널이 반경 방향으로 배치될 수도 있으며, 또는 반경 방향 및 직선 성분이 조합된 형태로 형성될 수도 있다.
도 3A는 도 2A의 실시예의 본 발명에 따른 와플 팩 소자의 단면을 홈의 영역을 중심으로 개략적으로 도시한 단면도이다. 도 3A에 도시된 바와 같이, 홈(12)은 다이(18)가 홈(12)의 바닥(20)에 평평한 상태로 놓이는 대신 부재(14)의 질량 중심 법선에 가까운 반경 방향 성분을 갖는 법선으로 경사지도록 구성될 수도 있다. 이러한 구조에 의하면, 부재(14)의 스핀 회전 동안 홈(12)으로부터 다이(18)가 방출될 위험을 줄일 수 있다. 예를 들어, 부재(14)의 중심으로부터 바깥쪽으로 홈(12)의 일측을 향해 바닥에 형성된 턱부(ledge;22)에 의해 상기와 같은 경사진 구성을 달성할 수 있다. 턱부(22)는 그 측면 폭이 이와 같이 턱부가 형성된 홈의 측면 치수에 비해 작도록 형성될 수 있다. 전술한 바와 같은 7.1mm x 7.1mm 크기의 홈의 경우, 턱부의 측면 폭은 통상 1mm 이하가 된다. 따라서, 홈(12) 내에서의 다이(18)의 기울기는 홈(12)의 바닥(20)에 형성된 턱부의 형상 및 크기에 의해 결정된다. 도 3A에 도시된 바와 같이 다이는 턱부의 중심선을 따라 양 방향 중 어느 방향으로나 경사질 수 있다. 그러나, 본 발명이 정확히 이러한 구성으로만 제한되는 것은 아니다. 홈, 턱부, 및 채널을 제조하기 위한 자동화 기기의 설정 및 프로그래밍 시에 실용적인 사고를 추가함으로써, 도 3A에 도시된 바와 같은 경사진 형상을 나타내지 않는 소정 그룹의 홈을 형성할 수도 있다.
예를 들어, 홈(12)과 턱부(22)의 형성 시에, 통상 도 1A에 도시된 바와 같은 원형 부재의 경우, 홈(12)과 턱부(22)를 기계 가공하기 위한 기계 공구의 설정을 위해, 다수 개의 섹션으로, 예를 들어, 4분면 형태로 임의로 분할될 수 있으며, 그 각각의 섹션에 있어서 홈과 턱부의 정렬 방식은 서로 유사하다. 이러한 분할 상태에서, 와플 팩 소자 내에서의 다이의 질량 중심 또는 기하학적 중심을 고려하면, 도 3B에 도시된 바와 같은 다이(18)의 기울기 벡터(T)는 질량 중심 또는 기하학적 중심에 가까운 반경 방향 성분(r) 뿐만 아니라, 다이의 중심을 와플 팩의 중심에 연결하는 반경의 접선 방향을 따라 연장하는 접선 방향 성분(t)을 갖는다. 본 발명의 바람직한 실시예에서, 스핀 회전 동안에도 다이가 홈(12)에 유지될 수 있도록 하기 위해서는 기울기 벡터(T)의 반경 방향 성분(r)이 접선 방향 성분(t)보다 커야 한다.
도 4 및 도 5A에는 본 발명의 다른 실시예에 따른, 채널(16)이 홈(12)에 인접한 위치에 연장 형성된 형태의 와플 팩 소자가 도시되어 있다. 도 5A에 도시된 바와 같은 부재(14)의 채널(16)의 경우에는 홈(12)의 바닥(20)과 동일한 깊이로 형성되고 있지만, 본 발명이 이와 같이 동일한 깊이를 갖도록만 제한되는 것은 아니다. 사실상, 본 발명의 바람직한 일 실시예에 있어서는, 도 5B에 도시된 바와 같이 채널(16)이 깊이가 홈(12)의 바닥(20)보다 낮게 부재(14)에 형성되고 있다. 이와 같은 구조에 의하면, 와플 팩 소자 내에서 다이의 습식 처리가 이루어지는 동안 액체가 다이의 둘레로부터 바깥쪽으로 배출될 수 있다.
도 6A는 도 4에 도시된 실시예를 홈의 영역을 중심으로 개략적으로 도시한 사시도이다. 홈(12)의 다이(18) 아래에 위치한 액체는 스핀 회전 동안 채널(16) 내로 유입됨으로써 홈으로부터 방출될 수 있다. 또한, 도 4 및 도 6A에는 단 하나의 채널(16)이 홈(12)에 인접하게 위치하는 형상이 도시되어 있긴 하지만, 도 6B에 도시된 바와 같은 본 발명의 바람직한 일 실시예의 와플 팩 소자의 경우에는, 홈(12)의 양측에 두 개의 채널(16)이 마련될 수도 있다. 또한, 도 6B를 참조하여 알 수 있는 바와 같이, 다이의 측면 치수(D)가 감소되어 채널(16)의 폭(W)에 견줄 정도가 되는 경우에는, 오직 소량의 유지 벽(R)만이 남게 되어 이 유지 벽에 의해 다이(18)가 채널(16) 내에 유지될 수 있다. 다이의 일 측면의 길이가 2mm 내지 3mm 이하이고, 실제 채널 폭이 0.75mm 내지 1mm 인 경우, 상기와 같이 크기가 작은 유지 벽(R)은, 와플 팩 소자(10)가 고속으로 스핀 회전되는 경우, 예를 들어 통상의 습식 반도체 공정이 이루어지는 동안, 와플 팩 소자(10)의 부재(14)로부터 다이(18)가 방출되는 결과를 초래할 수 있다. 결과적으로, 소형의 다이의 경우에는 예를 들어, 스핀 회전 동안 홈에 고정되기가 어려운 문제가 있다.
보통, 와플 팩 소자(10)의 다이(18)와 홈(12)이 서로 크기가 별로 차이가 나지 않는 경우에는, 다이(18)의 방출 위험 없이 와플 팩 소자(10)를 상당히 고속으로 와플 팩 표면에 대해 대략 수직의 법선을 중심으로 회전시킬 수 있다. 홈의 크기가 다이의 크기보다 0.1mm 내지 1.0mm 정도만 큰 경우에는 고속 회전 시에도 홈으로부터 다이가 방출되는 것을 충분히 방지할 수 있는 것으로 알려져 있다. 이러한 방출 방지 능력은 다이에 습식 처리 및 스핀 건조를 수행할 시에 도움이 된다. 다이에 패키징 공정의 습식 처리를 수행함에 따른 장점에 대해서는, 그 전체 내용이 본 명세서에 참조로써 인용되고 있는, 2000년 2월 16일자로 출원된 "저온 접합 방법 및 접합 구조(Method for Low Temperature Bonding and Bonded Structure)"란 제목의 미국 출원 제09/505,283호에 기술되어 있다.
다이(18)와 홈(12)의 크기 차이가 작다는 것은 또한, 다이 표면에 긁힘이 발생할 위험 없이 다이가 원활하게 홈으로부터 튕겨나갈 수 있도록 하는 효과가 있다. 이에 대한 일 예가 도 7A 및 도 7B에 도시되어 있는데, 이들 도면을 보면, 부재(14)와 짝을 이루도록 구성된 리드(lid;24)가 도시되어 있다. 리드(24)에는 짝을 이루는 홈(26)이 형성되어 있으며, 이들 홈은 바람직하게는, 와플 팩 소자(10)를 가볍게 치게 되면 다이가 부재(14)로부터 리드의 홈(26)으로 떨어져 나갈 수 있도록 하는 대략적인 크기 및 측면 형상으로 형성된다. 리드(24)는 또한, 다이(18)의 표면에 긁힘을 야기할 수 있는 가능성을 배제하기 위해 다이(18)의 표면이 짝을 이루는 홈(26)의 바닥과 접촉하는 것을 방지할 수 있도록 구성되는 것이 바람직하다. 예를 들어, 짝을 이루는 홈(26)에는 충분히 큰 곡률 반경을 갖는 곡선형의 내측 모서리(28)가 마련될 수 있으며, 그에 따라, 다이(18)가 홈(26) 내로 삽입되는 경우에도, 다이(18)의 가장자리가 그러한 곡률진 부분과 맞닿게 됨에 따라, 다이(18)의 표면이 짝을 이루는 홈(26)의 바닥과 접촉하지 않도록 할 수 있다.
전술한 바와 같은 구성에 있어서는, 다이(18)가 와플 팩 소자(10)의 내부에 유지된 상태에서 다이의 상면(즉, 도 3 및 도 5에 도시된 바와 같은 다이의 상면)을 처리하기 위한 습식 또는 건식 화학 처리가 이루어지므로, 리드(24)를 부재(14) 위에 배치한 다음 와플 팩 소자(10) 전체를 가볍게 쳐내어 다이가 튕겨 나오도록 할 수 있다. 도 7B에 도시된 바와 같이, 다이의 앞서 처리된 상면(29)이 짝을 이 루는 홈(26)의 표면에 장착 또는 접합될 수 있도록 하방을 향하도록 배치됨으로써, 픽-앤-플레이스 기구를 이용하여 다이의 처리면(29)에 접촉이나 손상을 야기하지 않고 짝을 이루는 홈으로부터 다이를 제거할 수 있다.
예를 들어, 도 7C에 도시된 바와 같은 리드(30)를 부착함으로써, 통상 일 측면의 길이가 2mm 내지 3mm 이하인 소형 다이를 스핀 회전 동안 와플 팩 소자(10)에 고정시킬 수 있다. 웨이퍼 처리 기구의 구조 변경 없이도 웨이퍼 처리 기구를 사용하여 와플 팩 소자의 취급이 가능하도록 하기 위해서는, 리드(30)와 부재(14)의 두께가 0.5mm 내지 2.0mm 의 범위에 있는 것이 바람직하다.
도 7C에는 스핀 회전 동안의 액체의 처리를 위해, 펌프 또는 인젝터와 유사하게 작동함으로써 소형 다이의 처리를 촉진할 수 있도록 구성된 도관(32)을 구비하는 리드(30)가 도시되어 있다. 리드(30)는 다이의 방출 위험을 효과적으로 배제할 수 있도록 부재(14)의 상면과 짝을 이루는 형태로 형성된다. 도 7C에 도시된 바와 같이, 리드(30)는 각각의 짝을 이루는 홈(26) 위에 그 도관(32)이 위치하도록 설계되는 것이 바람직하다. 도관(32)은 습식 처리 단계에 사용하기 위한 인젝터 또는 펌프로서의 역할을 한다. 즉, 와플 팩 소자(10)를 스핀 회전시킴으로써 채널내의 압력이 감소되고 도관(32)을 통해 습식 공정 재료가 인출됨으로써 분사 또는 펌핑 작용이 이루어지게 된다. 도관(32)의 크기는 습식 공정 재료가 홀(hole)을 통해 흐를 수 있도록 하기에 충분할 정도로 크면서 다이가 와플 팩으로부터 방출되는 것을 억제할 수 있을 정도의 작은 크기로 선정된다. 리드의 두께는 0.25mm 내지 1.0mm 인 것이 바람직하다. 도관(32)의 홀은 습식 공정 재료가 도관(30)을 통 해 흐를 수 있도록 하는 형상 및 크기로 형성된다. 통상, 도관(32)의 개구의 크기는 다이 크기의 20% 내지 95% 이다. 또한, 도관(32)은 다이를 유지하고 있는 홈의 바깥쪽으로 도관 상측의 직경이 도관 바닥의 직경보다 크도록 테이퍼지게 형성될 수 있으며, 또는 변형예로서, 도 7C에 도시된 중심 도관(32)에 도시된 바와 같이 테이퍼지게 형성될 수 있다.
본 발명의 와플 팩 소자는 서로 다른 기술, 즉 규소, III-V 족 재료, II-VI 족 재료 등을 이용하여 형성된 다이를 포함하는 각종 유형의 다이와 사용될 수 있다. 본 발명의 용례는 3-D SOC용의 가공 집적 회로의 수직 방향 집적, 마이크로-패드 패키징, 플립-칩 접합의 저가 및 고성능 대안, 웨이퍼 스케일 패키징, 열관리 및 금속 기부 장치와 같은 독특한 장치 구조를 포함하지만, 이로만 제한되는 것은 아니다.
도 8은 반도체 패키지 조립체용 다이를 제공하기 위한 본 발명의 와플 팩 소자를 사용한 본 발명의 예시적인 조립 방법을 도시한 흐름도이다. 본 실시예의 방법에 있어서, 단계(802)로 도시된 바와 같이, 우선 다이가 단일 와플 팩 소자로부터 제거된다. 단계(804)에서는, 단일 와플 팩 소자로부터 제거된 다이가 반도체 패키지 상에 배치되어 배치 다이로부터 집적 회로에 필요한 모든 다이 성분이 조립된다. 단계(806)에서, 반도체 패키지에 배치된 다이는 전기적으로 상호 연결되어 집적 회로를 형성한다. 본 발명의 방법의 바람직한 실시예에 있어서, 단일 와플 팩 소자는 집적 회로의 조립에 필요한 모든 다이 성분을 포함하고 있다.
본 발명의 일 태양에 있어서는, 단계(802)에 앞서, 다이가 적어도 하나의 다 이를 포함하는 반도체 웨이퍼로부터 절단된 후 와플 팩 소자의 각각의 홈에 배치된다. 단계(804)에 앞서, 와플 팩 소자의 다이에 대해 습식 또는 건식 처리가 이루어질 수 있다. 예를 들어, 습식 화학적 공정 또는 세척과 같은 습식 공정이 이루어지는 경우, 습식 공정에서 발생한 방출물이 와플 팩 소자를 회전시킴으로써 다이로부터 방출되어 액체가 분배되도록 할 수 있다. 습식 공정이 완료된 후, 와플 팩 소자의 다이가 습식 공정 이후 남아 있는 액체를 증발시키기 위해 가열 처리될 수 있다.
집적 회로를 형성하기 위해 다이를 전기적으로 상호 연결하는 단계(806)는 집적 회로 제조용의 당업계에 공지된 실시예 및 절차에 따라 수행된다.
도 9는 반도체 패키지 조립체용 다이를 제공하기 위한 본 발명의 와플 팩 소자를 사용한 본 발명의 다른 실시예에 따른 조립 방법을 묘사한 흐름도이다. 본 방법에서는, 단계(902)로 도시된 바와 같이, 우선 다이가 적어도 하나의 와플 팩 소자로부터 제거되며, 여기서 각각의 와플 팩 소자는 반도체 웨이퍼 처리 공정에 적합한 웨이퍼이다. 단계(904)에서는, 와플 팩 소자(들)로부터 제거한 다이가 반도체 패키지 상에 배치되어, 배치 다이로부터 집적 회로에 필요한 소자 성분이 조립된다. 단계(906)에서, 반도체 패키지 상에 배치된 다이는 집적 회로를 형성하도록 전기적으로 상호 연결된다.
본 발명의 일 태양에 있어서, 단계(902)에 앞서, 다이가 적어도 하나의 다이를 포함하는 반도체 웨이퍼로부터 절단된 후 와플 팩 소자(들)의 각각의 홈에 배치된다. 단계(904)에 앞서, 와플 팩 소자(들)의 다이에 대해 습식 또는 건식 처리가 이루어질 수 있다. 예를 들어, 습식 화학적 공정 또는 세척과 같은 습식 공정이 이루어지는 경우, 습식 공정에서 발생한 방출물이 와플 팩 소자(들)를 회전시킴으로써 다이로부터 방출되어 액체가 분배되도록 할 수 있다. 습식 공정이 이루어진 후, 와플 팩 소자(들)의 다이는 습식 공정 이후 남아 있는 액체를 증발시키기 위해 가열 처리될 수 있다. 단계(806)와 유사한 단계(906)는 집적 회로 제조용의 당업계에 공지된 실시예 및 절차에 따라 수행된다.
도 10은 반도체 패키지 조립체용 다이를 제공하기 위한 본 발명의 와플 팩 소자를 사용한 본 발명의 또 다른 실시예의 조립 방법을 묘사한 흐름도이다. 본 방법에서는, 단계(1002)로 도시된 바와 같이, 우선 다이가 단일 와플 팩 소자로부터 제거된다. 단계(1004)에서는, 와플 팩 소자로부터 제거한 다이가 가공물(workpiece) 상에 배치되어, 배치 다이로부터 회로 또는 집적 회로에 필요한 모든 다이 성분이 조립된다. 한 종류 이상의 크기가 서로 다른 다이가 와플 팩 내에 마련되어 가공물 상에 배치될 수도 있다. 단계(1006)에서, 반도체 패키지 상에 배치된 다이는 집적 회로를 형성하도록 전기적으로 상호 연결된다. 단계(1004)에서, 다이는 소자 또는 집적 회로를 포함하는 반도체 웨이퍼 상에 배치될 수 있다. 또한, 전술한 방법에서와 같이, 단계(1002)에 앞서, 다이가 반도체 웨이퍼(들)로부터 절단된 후 와플 팩 소자(들)의 각각의 홈에 배치된다. 단계(1004)에 앞서, 와플 팩 소자(들)의 다이에 대해 습식 또는 건식 처리가 이루어질 수 있다. 예를 들어, 습식 화학적 공정 또는 세척과 같은 습식 공정이 이루어지는 경우, 습식 공정에서 발생한 방출물이 단일 와플 팩 소자를 회전시킴으로써 다이로부터 방출되어 액체가 분배되도록 할 수 있다. 습식 공정이 이루어진 후, 단일 와플 팩 소자의 다이가 습식 공정 이후 남아 있는 액체를 증발시키기 위해 가열 처리될 수 있다. 단계(806 및 906)와 유사한 단계(1006)는 집적 회로 제조용의 당업계에 공지된 실시예 및 절차에 따라 수행된다.
전술한 기술 내용으로부터 본 발명의 다양한 수정 및 변형이 가능하며, 따라서 이하의 첨부된 청구의 범위 내에서 본 발명이 본 명세서에 기술된 실시예 이외의 다른 방식으로 실시될 수도 있음이 이해될 것이다.

Claims (82)

  1. 일 표면에 홈이 형성되어 있는 부재를 포함하며, 이 부재는 반도체 웨이퍼 처리에 적합한 크기 및 형상 중 적어도 하나와 재료로 구성되는 것을 특징으로 하는 와플 팩 소자.
  2. 제1항에 있어서, 상기 재료는 습식 웨이퍼 처리에 적합한 것을 특징으로 하는 와플 팩 소자.
  3. 제1항에 있어서, 상기 홈은 반도체 다이를 유지할 수 있는 크기 및 형상으로 형성되는 것을 특징으로 하는 와플 팩 소자.
  4. 제1항에 있어서, 상기 홈의 개수는 반도체 웨이퍼로 형성한 다이의 적어도 대부분을 수용하기에 충분한 것을 특징으로 하는 와플 팩 소자.
  5. 제4항에 있어서, 상기 개수는 50개보다 많은 것을 특징으로 하는 와플 팩 소자.
  6. 제4항에 있어서, 상기 개수는 적어도 1000개인 것을 특징으로 하는 와플 팩 소자.
  7. 제1항에 있어서, 상기 홈은 반도체 웨이퍼로 형성한 다이의 측면 치수보다 큰 0.05mm 내지 0.2mm 의 측면 치수를 갖는 것을 특징으로 하는 와플 팩 소자.
  8. 제1항에 있어서, 상기 홈은 반도체 웨이퍼로 형성한 다이의 두께보다 작거나 큰 0.2mm 에 이르는 깊이를 갖는 것을 특징으로 하는 와플 팩 소자.
  9. 제1항에 있어서, 상기 홈은 다이가 상기 부재의 겉표면에 직교하는 축선을 중심으로 기울어지도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  10. 제9항에 있어서, 상기 홈은 다이가 상기 부재의 질량 중심을 향해 기울어지도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  11. 제10항에 있어서, 상기 홈 내에서의 상기 다이의 기울기는,
    상기 부재의 질량 중심 및 기하학적 중심 중 하나를 향해 연장하는 반경 방향 성분, 그리고
    상기 다이의 평면 내에 위치하면서 다이의 중심과 질량 중심 및 기하학적 중심 중 하나를 연결하는 선에 직교하는 방향으로 연장하는 접선 방향 성분을 구비하며,
    상기 기울기의 반경 방향 성분이 상기 접선 방향 성분보다 크기가 큰 것을 특징으로 하는 와플 팩 소자.
  12. 제1항에 있어서, 상기 홈은 다이가 그 내부에 기울기를 갖고 배치되도록 구성되며,
    상기 기울기는 상기 부재의 질량 중심 및 기하학적 중심 중 하나를 향해 연장하는 반경 방향 성분, 그리고 상기 다이의 평면 내에 위치하면서 다이의 중심과 질량 중심 및 기하학적 중심 중 하나를 연결하는 선에 직교하는 방향으로 연장하는 접선 방향 성분을 구비하며,
    상기 기울기의 반경 방향 성분이 접선 방향 성분보다 크기가 큰 것을 특징으로 하는 와플 팩 소자.
  13. 제10항에 있어서, 상기 홈은 상기 부재의 제1 섹션에 배치된 상기 복수 개의 제1 다이 각각이 제1 기울기로 경사지게 배치되도록 그리고 상기 부재의 제2 섹션에 배치된 상기 복수 개의 제2 다이 각각이 상기 제1 기울기와 상이한 제2 기울기로 경사지게 배치되도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  14. 제10항에 있어서, 상기 제1 및 제2 섹션은 사분면인 것을 특징으로 하는 와플 팩 소자.
  15. 제1항에 있어서, 상기 홈은,
    측벽과;
    상기 측벽에 연결되는 바닥면; 그리고
    상기 부재의 질량 중심 또는 기하학적 중심 반대측으로 상기 바닥면의 일측에 형성된 턱부(ledge)를 포함하는 것을 특징으로 하는 와플 팩 소자.
  16. 제1항에 있어서, 상기 부재에 형성된 채널을 추가로 포함하는 것을 특징으로 하는 와플 팩 소자.
  17. 제16항에 있어서, 상기 부재는 원형 부재를 포함하며, 상기 채널은 원형 부재를 가로질러 반경 방향으로 배치되는 것을 특징으로 하는 와플 팩 소자.
  18. 제16항에 있어서, 상기 부재는 원형 부재를 포함하며, 상기 채널은 원형 부재를 가로질러 코드(chords) 상에 배치되는 것을 특징으로 하는 와플 팩 소자.
  19. 제16항에 있어서, 상기 채널은 상기 홈의 측벽에 인접하여 배치되는 것을 특징으로 하는 와플 팩 소자.
  20. 제16항에 있어서, 적어도 두 개의 채널이 상기 각각의 홈에 연결되는 것을 특징으로 하는 와플 팩 소자.
  21. 제20항에 있어서, 상기 적어도 두 개의 채널이 상기 홈의 양측에 배치되는 것을 특징으로 하는 와플 팩 소자.
  22. 제16항에 있어서, 상기 채널은 홈의 깊이보다 크거나 같은 깊이를 갖는 것을 특징으로 하는 와플 팩 소자.
  23. 제1항에 있어서, 상기 부재를 덮는 리드(lid)를 추가로 포함하는 것을 특징으로 하는 와플 팩 소자.
  24. 제23항에 있어서, 상기 리드는 복수 개의 짝을 이루는 홈을 구비하는 것을 특징으로 하는 와플 팩 소자.
  25. 제24항에 있어서, 상기 리드의 짝을 이루는 홈은 상기 부재의 홈에 대응하는 위치에 형성되어 있는 것을 특징으로 하는 와플 팩 소자.
  26. 제24항에 있어서, 상기 복수 개의 짝을 이루는 홈 중 적어도 하나는,
    측벽; 그리고
    상기 측벽 중 하나에 연결되는 곡선부를 구비하는 바닥면을 포함하는 것을 특징으로 하는 와플 팩 소자.
  27. 제24항에 있어서, 상기 짝을 이루는 홈은 그 바닥면과 다이의 평면 사이의 접촉을 방지할 수 있는 위치에 다이를 유지하도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  28. 제24항에 있어서, 상기 리드는 상기 짝을 이루는 홈에 연결되는 도관을 포함하는 것을 특징으로 하는 와플 팩 소자.
  29. 제1항에 있어서, 상기 부재는 원형 부재를 포함하는 것을 특징으로 하는 와플 팩 소자.
  30. 제1항에 있어서, 상기 부재는 알루미늄 디스크를 포함하는 것을 특징으로 하는 와플 팩 소자.
  31. 제1항에 있어서, 상기 부재는 규소 디스크를 포함하는 것을 특징으로 하는 와플 팩 소자.
  32. 제1항에 있어서, 상기 부재는 실리콘-온-인설레이터(silicon-on-insulator) 구조를 포함하는 것을 특징으로 하는 와플 팩 소자.
  33. 제32항에 있어서, 상기 실리콘-온-인설레이터 구조는,
    제1 규소 부재와;
    상기 제1 규소 부재와 접촉하는 산화 규소 층; 그리고
    상기 산화 규소 층과 접촉하며 상기 홈을 포함하는 제2 규소 부재를 포함하는 것을 특징으로 하는 와플 팩 소자.
  34. 제33항에 있어서, 상기 제1 규소 부재는 0.5mm 내지 1.0mm 두께의 규소 층을 포함하며, 상기 산화 규소 층의 두께는 1 미크론 내지 10 미크론이고, 상기 제2 규소 부재는 50 미크론 내지 500 미크론 두께의 규소 웨이퍼를 포함하는 것을 특징으로 하는 와플 팩 소자.
  35. 제29항에 있어서, 상기 원형 부재는 직경이 100mm 인 부재를 포함하는 것을 특징으로 하는 와플 팩 소자.
  36. 제29항에 있어서, 상기 원형 부재는 직경이 200mm 인 부재를 포함하는 것을 특징으로 하는 와플 팩 소자.
  37. 제1항에 있어서, 상기 부재는 반도체, 산화 규소, 질화 규소, Al, Cu, W 및 규화물 중 적어도 하나를 포함하는 것을 특징으로 하는 와플 팩 소자.
  38. 알루미늄과 규소 중 적어도 하나로 구성된 부재; 그리고
    상기 부재의 일 표면에 형성된 홈을 포함하는 것을 특징으로 하는 와플 팩 소자.
  39. 제38항에 있어서, 상기 부재는 원형이며 그 직경이 100mm 인 것을 특징으로 하는 와플 팩 소자.
  40. 제38항에 있어서, 상기 부재는 원형이며 그 직경이 200mm 인 것을 특징으로 하는 와플 팩 소자.
  41. 제38항에 있어서, 상기 부재는 원형이며 그 직경이 300mm 인 것을 특징으로 하는 와플 팩 소자.
  42. 제38항에 있어서, 상기 홈의 개수는 반도체 웨이퍼로 형성한 다이의 적어도 대부분을 수용하기에 충분한 것을 특징으로 하는 와플 팩 소자.
  43. 제42항에 있어서, 상기 개수는 50개보다 많은 것을 특징으로 하는 와플 팩 소자.
  44. 제42항에 있어서, 상기 개수는 적어도 1000개인 것을 특징으로 하는 와플 팩 소자.
  45. 제38항에 있어서, 상기 부재는 산화 규소, 질화 규소, Al, Cu, W 및 규화물 중 적어도 하나를 포함하는 규소 웨이퍼를 포함하는 것을 특징으로 하는 와플 팩 소자.
  46. 반도체 웨이퍼 처리에 적합한 원형 부재; 그리고
    상기 부재의 일 표면에 형성된 홈을 포함하는 것을 특징으로 하는 와플 팩 소자.
  47. 제46항에 있어서, 상기 원형 부재는 직경이 100 mm인 것을 특징으로 하는 와플 팩 소자.
  48. 제46항에 있어서, 상기 원형 부재는 직경이 200 mm인 것을 특징으로 하는 와플 팩 소자.
  49. 제46항에 있어서, 상기 원형 부재는 직경이 300 mm인 것을 특징으로 하는 와플 팩 소자.
  50. 제46항에 있어서, 상기 홈의 개수는 반도체 웨이퍼로 형성한 다이의 적어도 대부분을 수용하기에 충분한 것을 특징으로 하는 와플 팩 소자.
  51. 제50항에 있어서, 상기 개수는 50개보다 많은 것을 특징으로 하는 와플 팩 소자.
  52. 제50항에 있어서, 상기 개수는 적어도 1000개인 것을 특징으로 하는 와플 팩 소자.
  53. 일 표면에 홈이 형성되어 있는 부재를 포함하며,
    상기 홈은 상기 부재의 겉표면에 직교하는 축선을 중심으로 반도체 웨이퍼로 형성한 다이가 기울어지도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  54. 제53항에 있어서, 상기 홈은 그 내부에 배치된 다이가 상기 부재의 질량 중심을 향해 기울어지도록 구성되는 것을 특징으로 하는 와플 팩 소자.
  55. 제53항에 있어서, 상기 홈은 그 내부에 배치된 다이가 기울기를 갖고 배치되도록 구성되며, 상기 기울기는,
    상기 부재의 질량 중심 및 기하학적 중심 중 하나를 향해 연장하는 반경 방향 성분, 그리고 상기 다이의 평면 내에 위치하면서 다이의 중심과 질량 중심 및 기하학적 중심 중 하나를 연결하는 선에 직교하는 방향으로 연장하는 접선 방향 성분을 구비하며,
    상기 기울기의 반경 방향 성분이 상기 접선 방향 성분보다 크기가 큰 것을 특징으로 하는 와플 팩 소자.
  56. 제53항에 있어서, 상기 홈의 개수는 반도체 웨이퍼로 형성한 다이의 적어도 대부분을 수용하기에 충분한 것을 특징으로 하는 와플 팩 소자.
  57. 제56항에 있어서, 상기 개수는 50개보다 많은 것을 특징으로 하는 와플 팩 소자.
  58. 제56항에 있어서, 상기 개수는 적어도 1000개인 것을 특징으로 하는 와플 팩 소자.
  59. 다이를 수용하기 위한 홈을 구비하는 캐리어; 그리고
    상기 캐리어의 회전 동안 상기 다이를 고정시켜 회전 중에 다이가 방출되는 것을 방지하기 위한 고정 수단을 포함하는 것을 특징으로 하는 반도체 다이 유지 장치.
  60. 제59항에 있어서, 상기 고정 수단은 상기 홈 내에서 상기 다이가 기울어지게 배치되도록 하는 기울기 제공 수단을 포함하는 것을 특징으로 하는 반도체 다이 유지 장치.
  61. 제60항에 있어서, 상기 기울기 제공 수단은 상기 다이를 상기 캐리어의 질량 중심을 향해 기울어지게 하도록 구성되는 것을 특징으로 하는 반도체 다이 유지 장치.
  62. 제59항에 있어서, 상기 홈은 그 내부에 다이가 기울기를 갖고 배치되도록 구성되며,
    상기 기울기는 상기 부재의 질량 중심 및 기하학적 중심 중 하나를 향해 연장하는 반경 방향 성분, 그리고 상기 다이의 평면 내에 위치하면서 다이의 중심과 질량 중심 및 기하학적 중심 중 하나를 연결하는 선에 직교하는 방향으로 연장하는 접선 방향 성분을 구비하며,
    상기 기울기의 반경 방향 성분이 접선 방향 성분보다 크기가 큰 것을 특징으로 하는 반도체 다이 유지 장치.
  63. 제59항에 있어서, 상기 캐리어는 반도체 웨이퍼 처리 기기에 적합하도록 구성되며,
    상기 고정 수단은 상기 반도체 처리 기기에 의해 상기 캐리어가 회전하는 동안 상기 캐리어 내에 상기 다이를 고정시키기 위한 덮개를 포함하는 것을 특징으로 하는 반도체 다이 유지 장치.
  64. 단일 와플 팩 소자로부터 다이를 제거하는 단계와;
    상기 단일 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 그 배치 다이로부터 회로 및 집적 회로 중 하나에 필요한 모든 다이 성분을 조립하는 단계; 그리고
    상기 반도체 패키지 내의 배치 다이를 전기적으로 상호 연결하여 회로 및 집적 회로 중 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  65. 제64항에 있어서, 상기 배치 단계에 앞서, 상기 와플 팩 소자 내에서 습식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  66. 제65항에 있어서, 상기 다이 처리 단계는 상기 와플 팩 소자를 회전시킴으로써 액체를 방출하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  67. 제65항에 있어서, 상기 다이 처리 단계는 상기 습식 공정 후 남아 있는 액체를 증발시키기 위해 다이를 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  68. 제64항에 있어서, 상기 배치 단계에 앞서, 상기 와플 팩 소자 내에서 건식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  69. 반도체 처리에 적합한 적어도 하나의 와플 팩 소자로부터 다이를 제거하는 단계와;
    상기 적어도 하나의 와플 팩 소자로부터 제거한 다이를 반도체 패키지 상에 배치하여 그 배치 다이로부터 회로 및 집적 회로 중 하나에 필요한 소자 성분을 조립하는 단계; 그리고
    상기 반도체 패키지 내의 배치 다이를 전기적으로 상호 연결하여 회로 및 집적 회로 중 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  70. 제69항에 있어서, 상기 배치 단계에 앞서, 상기 적어도 하나의 와플 팩 소자 내에서 습식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  71. 제70항에 있어서, 상기 다이 처리 단계는 상기 적어도 하나의 와플 팩 소자를 회전시킴으로써 액체를 방출하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  72. 제70항에 있어서, 상기 다이 처리 단계는 상기 습식 공정 후 남아 있는 액체를 증발시키기 위해 다이를 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  73. 제69항에 있어서, 상기 배치 단계에 앞서, 상기 적어도 하나의 와플 팩 소자 내에서 건식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  74. 단일 와플 팩 소자로부터 다이를 제거하는 단계와;
    상기 단일 와플 팩 소자로부터 제거한 다이를 가공물 상에 배치하여 그 배치 다이로부터 회로 및 집적 회로 중 하나에 필요한 모든 다이 성분을 조립하는 단계; 그리고
    상기 반도체 패키지 내의 배치 다이를 전기적으로 상호 연결하여 회로 및 집적 회로 중 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  75. 제72항에 있어서, 상기 배치 단계는 다이를 반도체 웨이퍼 상에 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  76. 제75항에 있어서, 상기 다이를 반도체 웨이퍼 상에 배치하는 단계는 내부에 소자가 형성된 반도체 웨이퍼 상에 다이를 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  77. 제75항에 있어서, 상기 다이를 반도체 웨이퍼 상에 배치하는 단계는 내부에 집적 회로가 형성된 반도체 웨이퍼 상에 다이를 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  78. 제72항에 있어서, 상기 배치 단계에 앞서, 상기 단일 와플 팩 소자 내에서 습식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  79. 제78항에 있어서, 상기 다이 처리 단계는 상기 단일 와플 팩 소자를 회전시킴으로써 액체를 방출하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  80. 제78항에 있어서, 상기 다이 처리 단계는 상기 습식 공정 후 남아 있는 액체를 증발시키기 위해 다이를 가열하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  81. 제72항에 있어서, 상기 배치 단계에 앞서, 상기 단일 와플 팩 소자 내에서 건식 공정을 수행하여 다이를 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
  82. 제72항에 있어서,
    상기 단일 와플 팩으로부터 서로 다른 적어도 두 종류의 다이를 제거하는 단계; 그리고
    상기 단일 와플 팩으로부터 서로 다른 적어도 두 가지 크기의 다이를 제거하는 단계 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자 조립 방법.
KR1020067018064A 2004-03-05 2005-02-23 웨이퍼 스케일 다이의 취급 장치 KR101180061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/792,757 US7956447B2 (en) 2004-03-05 2004-03-05 Wafer scale die handling
US10/792,757 2004-03-05
PCT/US2005/005641 WO2005091868A2 (en) 2004-03-05 2005-02-23 Wafer scale die handling

Publications (2)

Publication Number Publication Date
KR20070017129A true KR20070017129A (ko) 2007-02-08
KR101180061B1 KR101180061B1 (ko) 2012-09-04

Family

ID=34911913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018064A KR101180061B1 (ko) 2004-03-05 2005-02-23 웨이퍼 스케일 다이의 취급 장치

Country Status (9)

Country Link
US (1) US7956447B2 (ko)
EP (1) EP1721335A4 (ko)
JP (1) JP4891222B2 (ko)
KR (1) KR101180061B1 (ko)
CN (1) CN101427360B (ko)
AU (1) AU2005227167B2 (ko)
CA (1) CA2558507A1 (ko)
IL (1) IL177872A (ko)
WO (1) WO2005091868A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022204086A1 (en) * 2021-03-25 2022-09-29 Applied Materials, Inc. Fabrication of optical devices utilizing dicing to maximize chamber space

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014208A1 (de) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Chipbehältnis, Verfahren zur Herstellung eines Chipbehältnisses und Chiptransportbehälter
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert
KR20090044636A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 반도체 칩 패키지 및 그의 형성방법
US7863097B2 (en) * 2008-11-07 2011-01-04 Raytheon Company Method of preparing detectors for oxide bonding to readout integrated chips
KR101052726B1 (ko) * 2009-12-24 2011-08-01 (주)제이티 소자핸들러
FR2993096B1 (fr) * 2012-07-03 2015-03-27 Commissariat Energie Atomique Dispositif et procede de support individuel de composants
JP6348299B2 (ja) * 2014-02-25 2018-06-27 東洋精密工業株式会社 流路付きワーククランプトレイ
CN104972390B (zh) * 2015-05-26 2017-05-24 北京航空航天大学 一种光纤及铌酸锂晶片夹持装置
US9673220B1 (en) 2016-03-09 2017-06-06 Globalfoundries Inc. Chip structures with distributed wiring
CN106002609B (zh) * 2016-05-27 2018-02-06 北京航空航天大学 一种适用于光纤铌酸锂晶片研磨的卡具
US10163675B2 (en) 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
CN107186616B (zh) * 2016-12-20 2020-04-10 北京航空航天大学 一体化易拆装LiNbO3陪片夹具
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
WO2024089907A1 (ja) * 2022-10-27 2024-05-02 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395451A (en) * 1980-07-14 1983-07-26 Althouse Victor E Semiconductor wafer and die handling method and means
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US4980971A (en) * 1989-12-14 1991-01-01 At&T Bell Laboratories Method and apparatus for chip placement
JP2513899B2 (ja) 1990-05-07 1996-07-03 株式会社日立製作所 集積回路用チップトレ―
JPH04264751A (ja) 1991-02-19 1992-09-21 Mitsubishi Electric Corp チップ保持治具
JPH06216218A (ja) 1992-11-17 1994-08-05 Sony Corp 半導体製造装置
JPH07176511A (ja) 1993-12-17 1995-07-14 Fujitsu Ltd 半導体装置の製造方法
JPH07254637A (ja) 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
US5597074A (en) * 1994-04-25 1997-01-28 Ko; Seung S. Packing tray of semiconductor devices and a method for manufacturing the same
JPH08335621A (ja) * 1995-06-06 1996-12-17 Seiko Epson Corp 半導体チップの反転移しかえ方法及び装置
US5836575A (en) * 1996-10-30 1998-11-17 Micron Electronics, Inc. Wafer manual handpick station
JPH1140658A (ja) 1997-07-23 1999-02-12 Sharp Corp 搬送トレイ体およびこれを用いた半導体レーザ製造装置
JPH11150059A (ja) * 1997-11-19 1999-06-02 Canon Inc 半導体装置の製造方法及びその装置並びに投影露光装置
US5971698A (en) * 1998-02-09 1999-10-26 Laurier Inc. Automatic conveying apparatus for waffle pack carrier member
JPH11307618A (ja) 1998-04-27 1999-11-05 Omron Corp ベアチップ固定台
US5983468A (en) * 1998-06-08 1999-11-16 Illinois Tool Works Inc. One-piece clip for waffle pack chip holders
JP2004537853A (ja) * 2001-08-01 2004-12-16 リロジックス・インコーポレイテッド・ドゥーイング・ビシネス・アズ・アールディー・オートメーション 基板に半導体素子を取り付けるための工程、装置、及びこれに必要な部品
US6774485B2 (en) * 2001-12-29 2004-08-10 Texas Instruments Incorporated Apparatus for and method of packaging semiconductor devices
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022204086A1 (en) * 2021-03-25 2022-09-29 Applied Materials, Inc. Fabrication of optical devices utilizing dicing to maximize chamber space

Also Published As

Publication number Publication date
CA2558507A1 (en) 2005-10-06
IL177872A (en) 2011-02-28
CN101427360B (zh) 2012-12-26
KR101180061B1 (ko) 2012-09-04
JP2007531986A (ja) 2007-11-08
CN101427360A (zh) 2009-05-06
EP1721335A4 (en) 2011-01-05
AU2005227167B2 (en) 2010-12-23
US20050194668A1 (en) 2005-09-08
IL177872A0 (en) 2006-12-31
US7956447B2 (en) 2011-06-07
WO2005091868A3 (en) 2009-03-26
AU2005227167A1 (en) 2005-10-06
EP1721335A2 (en) 2006-11-15
WO2005091868A2 (en) 2005-10-06
JP4891222B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
KR101180061B1 (ko) 웨이퍼 스케일 다이의 취급 장치
US7785986B2 (en) Method of manufacturing semiconductor device
CN102130033B (zh) 工件支撑结构及其使用设备
KR102624841B1 (ko) 칩들을 본딩하기 위한 방법 및 디바이스
US8141712B2 (en) Thin wafer insert
US9508541B2 (en) Apparatus and method for treating substrate
US7067927B1 (en) Die with integral pedestal having insulated walls
US20170186635A1 (en) Chip accommodation tray
WO2014144597A1 (en) Method of forming through substrate vias (tsvs) and singulating and releasing die having the tsvs from a mechanical support substrate
US7290976B2 (en) Semiconductor substrate processing apparatus with a passive substrate gripper
JP5679735B2 (ja) パッケージ基板のハンドリング方法
JP2001035871A (ja) チップトレイ及びそれを用いたフリップチップ形成方法
JP2020108908A (ja) ワークの保持方法及びワークの処理方法
US11958071B2 (en) Spin chuck jig and method of lifting spin chuck using the same
US11545382B2 (en) Integrated chip die carrier exchanger
US7135124B2 (en) Method for thinning wafers that have contact bumps
US20240096683A1 (en) Apparatus for processing of singulated dies and methods for using the same
US20230268334A1 (en) Separation method and assembly for chip-on-wafer processing
KR20110061937A (ko) 웨이퍼 컨테이너
JPS59189644A (ja) 半導体ウエハ治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee