CN101427360B - 晶片级单元片处理设备 - Google Patents

晶片级单元片处理设备 Download PDF

Info

Publication number
CN101427360B
CN101427360B CN2005800127603A CN200580012760A CN101427360B CN 101427360 B CN101427360 B CN 101427360B CN 2005800127603 A CN2005800127603 A CN 2005800127603A CN 200580012760 A CN200580012760 A CN 200580012760A CN 101427360 B CN101427360 B CN 101427360B
Authority
CN
China
Prior art keywords
equipment
dice
pit
semiconductor wafer
waffle pack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800127603A
Other languages
English (en)
Other versions
CN101427360A (zh
Inventor
保罗·M·因奎斯特
小盖伊斯·G·方廷
卡尔·T·佩特维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Bonding Technologies Inc
Original Assignee
Ziptronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ziptronix Inc filed Critical Ziptronix Inc
Publication of CN101427360A publication Critical patent/CN101427360A/zh
Application granted granted Critical
Publication of CN101427360B publication Critical patent/CN101427360B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

一种窝伏尔组件设备，包括元件，该元件具有在元件的表面中的凹坑，以容纳来自至少一个半导体晶片的单元片。该元件跟半导体晶片处理设备和/或半导体晶片处理兼容。优选地，元件容纳来自半导体晶片的单元片的至少大多数。此外，提供了一种半导体器件装配方法，它从单个窝伏尔组件设备中移走单元片，将来自单个窝伏尔组件设备的单元片放置到半导体封装上以从放置的单元片装配集成电路所需的所有单元片部件，以及将半导体封装中的放置单元片电互连以形成集成电路。提供了另一种半导体器件装配方法，它从至少一个窝伏尔组件设备中移走单元片，将来自至少一个窝伏尔组件设备的单元片放置到半导体封装上以从放置的单元片装配集成电路所需的器件部件，以及将半导体封装中的放置单元片电互连以形成集成电路。

Description

晶片级单元片处理设备
技术领域
本发明涉及单元片处理、半导体封装、装配、多芯片模块(MCM)以及系统级封装(SiP)的领域。 
背景技术
减小半导体制造成本的一个因素是使半导体晶片上的半导体单元片的数目达到最大。增加晶片上的单元片数目的优点典型地在个体单元片的封装和装配工艺中失去，因为晶片需要划片和个体单元片处理以便拣选出优良单元片以及随后将优良单元片装配到封装中。 
窝伏尔组件(waffle pack)典型地用来减小贯穿封装工艺的个体单元片处理量，从而获得较低的制造成本和增加的生产量。窝伏尔组件是典型地具有独特凹坑的容器，以宽松地限制个体单元片在凹坑内的运动并避免凹坑之间单元片的混杂。各种窝伏尔组件具有典型地以各种尺寸和形状制成的凹坑，以容纳各种数量的单元片和多种单元片尺寸。这些凹坑典型地是方形的，并且凹坑的数目典型地小于50并小于从半导体晶片划分出的单元片的数目。窝伏尔组件经常用来在从晶片中划分出单元片之后和在封装它们之前运输或存放单元片。窝伏尔组件典型地跟从划分的晶片中拾取优良单元片以及将它们放置到窝伏尔组件中的自动拾取和放置工具结合使用。这些拾取和放置工具也用来从窝伏尔组件中拾取单元片以及将单元片放置到半导体封装中。一旦装载入窝伏尔组件中，还可以用防静电纸覆盖单元片，并且通常用盖子合力保护窝伏尔组件封装。 
因此，在多芯片半导体封装例如多芯片模块(MCM)或系统级封装(SiP)的装配过程中，由于多芯片装配的不同芯片的需要，典型地需要来自不同窝伏尔组件的单元片。虽然窝伏尔组件的使用避免 贯穿封装工艺的个体单元片的处理，但是需要大量窝伏尔组件以容纳半导体晶片上的所有单元片。此外，对于多芯片半导体封装，典型地需要大量不同的窝伏尔组件以提供装配的多芯片半导体封装所需的所有不同类型的单元片。因此，常规窝伏尔组件典型地是在封装工艺的中间步骤期间单元片的简单存放容器。 
发明内容
本发明涉及窝伏尔组件装置，它能够容纳比常规窝伏尔组件更多数目的单元片，与半导体湿法和/或干法工艺兼容，和/或避免对单元片的正面表面损伤。 
本发明的一个目的在于减少在半导体装配工艺中处理操作的数目。 
本发明的再一个目的在于增加可在窝伏尔组件中处理的单元片数目。 
本发明的又一个目的在于在单个窝伏尔组件装置中处理构成半导体晶片的单元片的大多数。该能力导致减少晶片级解决方案所需的处理步骤的数目。 
实际上，本发明的另一个目的在于在单个窝伏尔组件装置中处理构成半导体晶片的所有单元片。 
本发明的再又一个目的在于在单个窝伏尔组件装置中处理比构成单个半导体晶片多的单元片。 
本发明的另一个目的在于提供在准备插入半导体封装中之前处理单个或多个单元片的窝伏尔组件装置。 
本发明的再又一个目的在于提供处理具有不同尺寸和形状的多个单元片的窝伏尔组件装置。 
本发明的另一目的在于提供具有跟半导体晶片类似的尺寸和/或材料的，从而与半导体晶片处理设备兼容的窝伏尔组件装置。 
本发明的再一个目的在于提供处理单元片的方法和窝伏尔组件装置，使得在处理过程中在没有粘附剂的帮助下将单元片限制成只能在 窝伏尔组件装置中移动最小的量。 
本发明的另一个目的在于提供窝伏尔组件装置，由此单元片可从窝伏尔组件装置元件的凹坑中落到附随盖子的凹坑中而不接触单元片表面。 
根据本发明的一个方面，窝伏尔组件装置包括元件，在元件的表面中具有凹坑以容纳来自至少一个半导体晶片的单元片。元件至少由这样的材料制成并具有这样的形状，它们与半导体晶片处理兼容以并行地处理窝伏尔组件装置中的单元片。优选地，窝伏尔组件装置中凹坑可在元件中容纳来自半导体晶片的单元片的大多数。 
根据本发明的另一个方案，提供半导体器件装配方法，它从单个窝伏尔组件装置中移走单元片，将来自单个窝伏尔组件装置的单元片放置到半导体封装上，从放置的单元片装配集成电路所需的所有器件部件，以及将半导体封装中的放置单元片电互连以形成集成电路。 
在本发明的又一个方面中，提供半导体器件装配方法，它从至少一个窝伏尔组件装置中移走单元片，将来自该至少一个窝伏尔组件装置的单元片放置到半导体封装上，从放置的单元片装配集成电路所需的器件部件，以及将半导体封装中的放置单元片电互连以形成集成电路。 
附图说明
将容易获得本发明及其许多附带优点的更完全认识，因为通过参考下面结合附图考虑的详细说明它们将变得更好理解，其中： 
图1A是显示具有针对特定范围单元片尺寸的凹坑的窝伏尔组件装置的本发明一种实施方案的示意图； 
图1B是显示具有针对不同单元片尺寸的凹坑的窝伏尔组件装置的本发明另一种实施方案的示意图； 
图2A是显示具有用于引导窝伏尔组件装置的流出物的横穿凹坑的通道的本发明另一种实施方案的示意顶视图； 
图2B是显示具有放射状放置的通道的窝伏尔组件装置的本发明 另一种实施方案的示意顶视图； 
图3A是显示在凹坑区域附近的本发明窝伏尔组件装置的一部分的图2A实施方案的示意横截面图； 
图3B是显示放置在窝伏尔组件装置的凹坑中的单元片的透视图，其说明关于窝伏尔组件装置的质心的单元片的径向和切向； 
图4是显示具有沿着凹坑的切线边缘横穿凹坑的通道的窝伏尔组件装置的本发明另一种实施方案的示意顶视图； 
图5A是具有与凹坑底部一致的通道底部的图4中所述实施方案的示意横截面视图； 
图5B是具有在凹坑底部下面的通道底部的图4中所述实施方案的示意横截面视图； 
图6A是凹坑区域附近的图4中所述实施方案的示意透视图； 
图6B是凹坑区域附近的其中每个凹坑访问两个通道的图4中所述实施方案的示意透视图； 
图7A是本发明的窝伏尔组件装置的盖子的示意说明； 
图7B是具有限制单元片移动的配对凹坑的本发明盖子的示意横截面； 
图7C是具有在湿法处理过程中使小单元片的处理变容易的导管的本发明盖子的示意图； 
图8是描述本发明的示例装配方法的流程图； 
图9是描述本发明的另一种示例装配方法的流程图；以及 
图10是描述本发明的另一种示例装配方法的流程图。 
具体实施方式
现在参考附图，其中相似参考数字指示贯穿几个视图的相似或相应部件，更特别地描述说明本发明第一实施方案的图1A。图1A显示具有在元件或载体14中形成的凹坑12的窝伏尔组件装置10。元件14优选地具有足够数目的凹坑12，使得元件14可容纳来自划片后半导体晶片的单元片的至少大多数。元件14由这样的材料制成并具有这样的尺寸，它们与半导体晶片处理兼容(也就是，与半导体处理设备和/或半导体晶片工艺兼容)，以允许并行地处理窝伏尔组件装置10中的单元片。例如元件14可以是圆形的(例如圆形盘)并具有接近于半导体晶片直径的直径，以允许与半导体晶片处理设备的兼容性。此外，元件14优选地由可兼容半导体工艺的材料制成，以允许与半导体湿法或干法工艺的兼容性。本发明中可适用作窝伏尔组件装置的各种可兼容半导体工艺的材料包括半导体、氧化硅、氮化硅、Al、Cu、W，以及硅化物。其他可兼容半导体工艺的材料包括不锈钢、钛、altem、kapton、特氟纶、聚丙烯，以及Al2O3。根据本发明的一种实施方案，这些可兼容半导体工艺的材料的一些也可以涂敷上氧化硅或氮化硅。元件14的厚度优选地选择成足够厚以容纳凹坑的厚度并且在处理时不变形。厚度依赖于凹坑的深度和数目、主体的尺寸或直径，以及制造主体的材料。例如，对于包含涂敷氮化物的铝、具有200mm直径的，以及具有每个0.2mm深的100-1000个凹坑的元件14，元件厚度优选地是3-10mm。此外，对于包含硅、具有100，200或300mm直径的，以及具有0.2mm深的100-1000个凹坑的元件14，元件厚度优选地是0.5-1.0mm。
如果元件14主要包含硅，根据本发明的制造窝伏尔组件装置10的一种方法利用光刻和刻蚀。窝伏尔组件装置10可以是例如绝缘体上硅(SOI)型结构。适合于本发明的SOI结构的例子包括第一硅元件、氧化硅层，以及第二硅元件堆。为了机械处理稳定性，第一硅元件厚度足够厚。氧化硅层厚度提供刻蚀选择性。第二硅元件厚度提供期望的凹坑深度。 
该结构的制造可以使用标准的光刻技术例如硅贯通刻蚀，以选择性地刻穿第二硅元件到达氧化硅层从而形成凹坑12。在适用于本发明的SOI结构的一种示例中，第一硅元件具有0.5-1.0mm的厚度(例如标准的200mm Si晶片的厚度)，氧化硅层厚度具有1-10微米的厚度(例如通过氧化或化学气相沉积形成)，以及第二硅元件具有50-500微米的厚度(例如通过接合和减薄标准硅晶片形成)。 除了标准的光刻技术外，加工技术也可用来形成本发明的结构。制造技术的选择某种程度上依赖于元件14的主体材料。 
优选地形成元件14中凹坑12的尺寸以容纳单元片。凹坑的数目可以超过50个也可以超过几千个单元片(例如依赖于单元片尺寸可达1000-5000或更多)。凹坑优选地做成有容差，以容纳特定尺寸的单元片，例如优选地形成凹坑12的尺寸以在尺寸上比单元片18大0.05-0.5mm。类似地，凹坑12的深度范围典型地比单元片18的厚度大或小至多0.05mm。例如，对于0.3mm厚的7mm×7mm单元片，可以使用0.25mm+/-0.025mm深的7.1mm×7.1mm+/-0.05mm的凹坑。此外，可以不同地形成凹坑的尺寸，以容纳不同尺寸和形状的单元片，如图1B中所示。 
如图2A中所示，可以包括将凹坑12连接到一起的通道16以提供路径，使得在湿法工艺和/或随后烘干过程中可以将液体流出物引导离单元片18。通道16优选地足够大以容纳流出物，但要足够小不会不利地影响凹坑12中的单元片的运动。通道宽度的优选范围是0.5-5.0mm。如图2A中所示，可以沿着圆形元件的弦布置圆形元件的通道。在本发明的另一种实施方案中，如图2B中所示，可以放射状地或以径向和线性部分的组合布置通道。 
图3A是显示在凹坑区域附近的本发明窝伏尔组件装置的一部分的图2A实施方案的示意横截面视图。如图3A中所示，进一步构造凹坑12，使得单元片18不是平躺在凹坑12的底部20中而是倾斜的，其法线轴具有朝向元件14的质心法线轴的径向分量。这样，减轻了在元件14的旋转过程中单元片18从凹坑12中跳出。可以例如通过底部20上远离元件14中心的凹坑12侧面上的壁架22获得倾斜。与包含壁架的凹坑横向尺寸相比，壁架22的横向宽度是小的，并可以形成。对于上面所讨论的7.1mm×7.1mm的凹坑，壁架的横向宽度典型地小于1mm。因此由凹坑12的底部20中所形成的壁架的形状和尺寸确定凹坑12中单元片18的倾斜。图3A中所示的沿着中心线的壁架可以使单元片相反方向倾斜。但是，本发明不限于该严 格配置。在设置和编程制造凹坑、壁架和通道的自动机械设备时涉及的实际考虑可能导致不具有图3A中所示的相同倾斜配置的凹坑群。 
例如，在形成凹坑12和壁架22的过程中，为了设置加工凹坑12和壁架22的机床，典型地图1A中所示的圆形元件被任意地分割成多个部分例如四分之一圆。在每个部分中，凹坑和壁架将类似地排列。在该状态下，关于窝伏尔组件装置中单元片的质心或几何中心，图3B中所示的单元片18的倾斜向量T不仅具有朝向质心或几何中心的径向分量r，而且具有朝向沿着与连接单元片中心和窝伏尔组件中心的半径相切的方向的切向分量t。在本发明的优选实施方案中，倾斜向量T的径向分量r大于切向分量t，以便于旋转过程中凹坑12中单元片的保持。 
本发明的窝伏尔组件装置的另一种实施方案在图4和5A中显示，其显示靠近凹坑12延伸的通道16的位置。虽然图5A中所示的元件14中的通道处于跟凹坑12的底部20相同的深度，但是本发明不限于具有相同深度。实际上，在本发明的一种优选实施方案中，如图5B中所示在元件14中形成深度比凹坑12的底部20更深的通道16。这样，当单元片受到湿法处理时，在窝伏尔组件装置中时液体可以从单元片周围排出。 
图6A是图4中描述的实施方案的凹坑区域附近的透视图。凹坑12中包含在单元片18下方的液体可以流进通道16中，并且在旋转过程中从凹坑中排出。此外，虽然图4和图6A中描述只有一个通道16靠近凹坑12的配置，在本发明的优选实施方案中，本发明的窝伏尔组件装置可以具有在凹坑12的相对侧面上的两个通道16，如图6B中所示。此外，考虑图6B可以看到，当单元片的横向尺寸D变得更小，并且与通道16的宽度W可比时，只留下少量的保持壁R使单元片18可保持在通道16中。对于一边小于2-3mm的单元片以及0.75-1mm的实际通道宽度，当窝伏尔组件装置10以高速率旋转时，例如典型地在湿法半导体处理中所进行的，保持壁R的小尺寸可能导致单元片18从元件14的窝伏尔组件装置10中跳出。因此， 对于小的单元片尺寸，保证例如当旋转时单元片在凹坑中可能是成问题的。 
通常在窝伏尔组件装置10中单元片18和凹坑12之间尺寸上小的差异允许窝伏尔组件装置10关于近似垂直窝伏尔组件表面的轴线以非常高的速度旋转而不丢失单元片18。已经发现比单元片大～0.1-1.0mm的凹坑尺寸足以避免在高速旋转过程中单元片从凹坑中跳出。该能力有利于单元片暴露于湿法处理和旋转烘干。在2000年2月16日提交的名称为“低温接合方法和接合结构”的相关申请美国序列号09/505,283中描述在封装工艺中将单元片暴露于湿法处理的好处，在此引用其整体内容作为参考。 
单元片18和凹坑12之间尺寸上小的差异也使得以避免表面被划伤的方式翻转单元片变容易。在图7A和图7B中显示这样的例子，其中显示设计成跟元件14配合的盖子24。盖子24具有凹坑26，其优选地具有近似尺寸和横向形状以允许当翻转窝伏尔组件装置10时单元片从元件14中落入配对凹坑26中。盖子24优选地设计成防止单元片18的表面接触配对凹坑26的底部，使得排除盖子24划伤单元片18的表面的任何可能性。例如，配对凹坑26可以圆形内角28，其具有足够高的曲率半径，使得当单元片18嵌入凹坑26中时，单元片18的边缘依靠在弯角上，避免单元片18的表面接触配对凹坑26的底部。 
在该配置中，通过将盖子24放置到元件14上并将窝伏尔组件装置整体翻转过来，可以将装载在窝伏尔组件装置10中并经历了准备单元片顶面(即图3和图5中所示的单元片上表面)的湿法化学和干法化学处理的单元片18翻转。如图7B中所示，将单元片放下到配对凹坑26中，并且随后安装或接合到配对表面上的原顶面29即处理表面朝向下方，从而允许拾取和放置工具从配对凹坑中移走单元片而不接触或损伤处理表面29。 
例如当旋转处理时保证典型地一边小于2-3mm的小单元片在窝伏尔组件装置10中，可以通过贴上盖子30来实现，例如图7C中所 示的。盖子30和元件14的厚度优选地处于0.5-2.0mm的范围，以便晶片处理工具处理具有盖子的窝伏尔组件装置而不需要改变晶片处理工具。 
图7C描绘具有导管32的盖子30，它通过在旋转过程中起到处理液体的类似泵或注射器的作用使小单元片的处理变容易。盖子24跟元件14的顶部配合并有效地消除单元片跳出。如图7C中所示，盖子24优选地设计成在每个配对凹坑26上方具有导管32。通过窝伏尔组件装置10的旋转引起注射或泵浦动作，其减小通道中的压力并通过导管32抽出湿法工艺材料。导管32的尺寸选择成足够大以允许湿法工艺材料流过孔洞，并选择成足够小以制止单元片从窝伏尔组件中跳出。盖子厚度优选地为0.25-1.0mm。导管32的孔洞尺寸和形状允许湿法工艺材料流过导管30。典型地，导管32的开口尺寸将是单元片尺寸的20-95％。此外，导管32可以是楔形的，使得远离保持单元片的凹坑的导管顶部处的直径大于导管底部处的直径，或者可选地导管可以是如图7C中描述的中央导管32所示的楔形。 
可以跟包括不同技术的单元片即硅、III-V族材料、II-VI族材料等的多种类型单元片一起使用本发明的窝伏尔组件装置。本发明的的应用包括但不限于3-D SOC的处理集成电路的垂直整合、微焊盘封装、倒装单元片焊接的低成本及高性能替代、晶片级封装、热管理，以及独特的器件结构如金属基器件。 
图8是描绘使用本发明的窝伏尔组件装置提供用于半导体封装装配的单元片的本发明的示例装配方法的流程图。在该方法中，如步骤802所示的，从单个窝伏尔组件装置中移走单元片。在步骤804中，将来自单个窝伏尔组件装置的单元片放置到半导体封装上，以从放置的单元片装配集成电路所需的所有单元片部件。在步骤806中，将放置到半导体封装上的单元片电互连，以形成集成电路。在该方法的优选实施方案中，单个窝伏尔组件装置包括集成电路装配所需的所有单元片部件。 
在本发明的一个方面，在步骤802之前，在已从至少一个包含单 元片的半导体晶片中切出之后，将单元片放置到窝伏尔组件装置中的各个凹坑中。在步骤804之前，窝伏尔组件装置中的单元片可以受到湿法或干法处理。当受到湿法工艺，例如湿法化学工艺或洗涤时，可通过旋转窝伏尔组件装置从单元片中排出湿法工艺的流出物以摒弃任何液体。在湿法工艺之后，可加热窝伏尔组件装置中的单元片以蒸发来自湿法工艺的任何液体剩余物。 
涉及将单元片电互连以形成集成电路的步骤806遵循本领域中已知的集成电路制造的实践和程序。 
图9是描绘使用本发明的窝伏尔组件装置提供用于半导体封装装配的单元片的本发明的另一种示例装配方法的流程图。在该方法中，如步骤902所示的，从至少一个窝伏尔组件装置中移走单元片，每个窝伏尔组件装置与半导体晶片处理兼容。在步骤904中，将来自窝伏尔组件装置的单元片放置到半导体封装中，以从放置的单元片装配集成电路所需的器件部件。在步骤906中，将放置到半导体封装上的单元片电互连，以形成集成电路。 
在本发明的一个方面，在步骤902之前，在已从不同的包含单元片的半导体晶片中切出之后，将单元片放置到窝伏尔组件装置中的各个凹坑中。在步骤904之前，窝伏尔组件装置中的单元片可以受到湿法或干法处理。当受到湿法工艺，例如湿法化学工艺或洗涤时，可通过旋转窝伏尔组件装置从单元片中排出湿法工艺的流出物以摒弃任何液体。在湿法工艺之后，可加热窝伏尔组件装置中的单元片以蒸发来自湿法工艺的任何液体剩余物。类似于806，步骤906遵循本领域中已知的集成电路制造的实践和程序。 
图10是描绘使用本发明的窝伏尔组件装置提供用于半导体封装装配的单元片的本发明的另一种示例装配方法的流程图。在该方法中，如步骤1002所示的，从单个窝伏尔组件装置中移走单元片。在步骤1004中，将来自窝伏尔组件装置的单元片放置到加工件上，以从放置的单元片装配电路或集成电路所需的所有单元片部件。多于一种类型或尺寸的单元片可以在窝伏尔组件中存在并被放置到加工件 上。在步骤1006中，将放置到半导体封装上的单元片电互连，以形成电路或集成电路。在步骤1004中，可将单元片放置到包括器件或集成电路的半导体晶片上。此外，如在上述方法中，在步骤1002之前，在已从半导体晶片中切出之后，将单元片放置到窝伏尔组件装置中的各个凹坑中。在步骤1004之前，窝伏尔组件装置中的单元片可以受到湿法或干法处理。当受到湿法工艺，例如湿法化学工艺或洗涤时，可通过旋转单个窝伏尔组件装置从单元片中排出湿法工艺的流出物以摒弃任何液体。在湿法工艺之后，可加热单个窝伏尔组件装置中的单元片以蒸发来自湿法工艺的任何液体剩余物。类似于806和906，步骤1006遵循本领域中已知的集成电路制造的实践和程序。 
根据上面的技术，本发明的许多修改和变化是可能的。因此，应当明白在附加权利要求书的范围内，可以与这里所具体描述的不同地实施本发明。 

Claims (61)

1.一种包括元件的窝伏尔组件设备，该元件包括：
在所述元件的表面中的凹坑，
所述元件包含与半导体晶片处理兼容的材料以及尺寸和形状中的至少之一，其中配置所述凹坑使得在所述凹坑中的来自半导体晶片的单元片关于垂直于所述元件的正面的轴线倾斜。
2.根据权利要求1的设备，其中所述材料跟湿法晶片处理兼容。
3.根据权利要求1的设备，其中所述凹坑的尺寸和形状被形成为保持半导体单元片。
4.根据权利要求1的设备，其中所述凹坑的数目足够容纳来自半导体晶片的多个单元片。
5.根据权利要求4的设备，其中所述数目大于50。
6.根据权利要求4的设备，其中所述数目至少是一千。
7.根据权利要求1的设备，其中所述凹坑具有比来自半导体晶片的单元片的横向尺寸大0.05-0.2mm的横向尺寸。
8.根据权利要求1的设备，其中所述凹坑具有比来自半导体晶片的单元片的厚度小或大最多0.05毫米的深度。
9.根据权利要求1的设备，其中配置所述凹坑使得将所述单元片向所述元件的质心倾斜。
10.根据权利要求9的设备，其中所述凹坑中的所述单元片的倾斜具有指向所述元件的质心和几何中心之一的径向倾斜分量，
所述倾斜具有处于所述单元片的平面内的并沿着垂直于从所述单元片的中心到质心和几何中心之一的线的切向倾斜分量，
所述径向倾斜分量在幅度上大于所述切向倾斜分量。
11.根据权利要求1的设备，其中配置所述凹坑使放置在所述凹坑中的单元片倾斜，所述倾斜具有指向所述元件的质心和几何中心之一的径向倾斜分量，
所述倾斜具有处于所述单元片的平面内的并沿着垂直于从所述单元片的中心到质心和几何中心之一的线的切向倾斜分量，
所述径向倾斜分量在幅度上大于所述切向倾斜分量。
12.根据权利要求9的设备，其中配置所述凹坑使得以第一倾斜使放置在所述元件的第一部分中的第一多个所述单元片的每个倾斜，并且以跟所述第一倾斜不同的第二倾斜使所述元件的第二部分中的第二多个所述单元片的每个倾斜。
13.根据权利要求12的设备，其中所述第一部分和所述第二部分是四分之一圆。
14.根据权利要求1的设备，其中所述凹坑包括：
侧壁；
连接所述侧壁的底面；以及
在所述底面的一侧上的远离所述元件的质心或中心的壁架。
15.根据权利要求1的设备，还包括：
在所述元件中形成的通道。
16.根据权利要求15的设备，其中所述元件包括圆形元件，并且所述通道布置成径向跨越所述圆形元件。
17.根据权利要求15的设备，其中所述元件包括圆形元件，其中所述通道布置在跨越所述圆形元件的弦上。
18.根据权利要求15的设备，其中所述通道放置成跟所述凹坑的侧壁邻近。
19.根据权利要求15的设备，其中所述通道中的至少两个通道连接每个所述凹坑。
20.根据权利要求19的设备，其中所述至少两个通道布置在所述凹坑的相对侧。
21.根据权利要求15的设备，其中所述通道具有等于或大于所述凹坑的深度的深度。
22.根据权利要求1的设备，还包括：覆盖所述元件的盖子。
23.根据权利要求22的设备，其中所述盖子具有多个配对凹坑。
24.根据权利要求23的设备，其中盖子的配对凹坑在位置上对应于所述元件中的所述凹坑。
25.根据权利要求23的设备，其中所述多个配对凹坑中的至少一个包括：
侧壁；以及
具有连接到所述侧壁之一的弯角部分的底面。
26.根据权利要求23的设备，其中配置所述配对凹坑使得将单元片保持在避免所述单元片的平面和所述配对凹坑的底面之间接触的位置。
27.根据权利要求23的设备，其中所述盖子包括连接到所述配对凹坑的导管。
28.根据权利要求1的设备，其中所述元件包括圆形元件。
29.根据权利要求1的设备，其中所述元件包括铝盘。
30.根据权利要求1的设备，其中所述元件包括硅盘。
31.根据权利要求1的设备，其中所述元件包括绝缘体上硅结构。
32.根据权利要求31的设备，其中所述绝缘体上硅结构包括：
第一硅元件；
跟第一硅元件接触的氧化硅层；以及
跟所述氧化硅层接触的并包括所述凹坑的第二硅元件。
33.根据权利要求32的设备，其中所述第一硅元件包括具有0.5-1.0mm厚度的硅层，所述氧化硅层具有1-10μm的厚度，以及所述第二硅元件包括具有50-500μm厚度的硅晶片。
34.根据权利要求28的设备，其中所述圆形元件包括具有100mm直径的元件。
35.根据权利要求28的设备，其中所述圆形元件包括具有200mm直径的元件。
36.根据权利要求1的设备，其中所述元件包括半导体、氧化硅、氮化硅、Al、Cu、W和硅化物中的至少一种。
37.一种窝伏尔组件设备，包括：
包含铝和硅的至少一种的元件；以及
在所述元件的表面中的凹坑，
其中配置所述凹坑使得在所述凹坑中的来自半导体晶片的单元片关于垂直于所述元件的正面的轴线倾斜。
38.根据权利要求37的设备，其中所述元件是具有100mm直径的圆形。
39.根据权利要求37的设备，其中所述元件是具有200mm直径的圆形。
40.根据权利要求37的设备，其中所述元件是具有300mm直径的圆形。
41.根据权利要求37的设备，其中所述凹坑的数目足够容纳来自半导体晶片的多个单元片。
42.根据权利要求41的设备，其中所述数目大于50。
43.根据权利要求41的设备，其中所述数目至少是一千。
44.根据权利要求37的设备，其中所述元件包括硅晶片，其包括氧化硅、氮化硅、Al、Cu、W和硅化物中的至少一种。
45.一种窝伏尔组件设备，包括：
跟半导体晶片处理兼容的圆形元件；以及
在所述元件的表面中的凹坑，
其中配置所述凹坑使得在所述凹坑中的来自半导体晶片的单元片关于垂直于所述元件的正面的轴线倾斜。
46.根据权利要求45的设备，其中所述圆形元件具有100mm直径。
47.根据权利要求45的设备，其中所述圆形元件具有200mm直径。
48.根据权利要求45的设备，其中所述圆形元件具有300mm直径。
49.根据权利要求45的设备，其中所述凹坑的数目足够容纳来自半导体晶片的多个单元片。
50.根据权利要求49的设备，其中所述数目大于50。
51.根据权利要求49的设备，其中所述数目至少为一千。
52.一种窝伏尔组件设备，包括：
元件，其包括，
在所述元件的表面中的用于容纳来自半导体晶片的单元片的凹坑，
配置所述凹坑以使所述单元片关于垂直于所述元件的正面的轴线倾斜。
53.根据权利要求52的设备，其中配置所述凹坑使放置在所述凹坑中的单元片向所述元件的质心倾斜。
54.根据权利要求52的设备，其中配置所述凹坑使放置在所述凹坑中的单元片倾斜，所述倾斜具有指向所述元件的质心和几何中心之一的径向倾斜分量，
所述倾斜具有处于所述单元片的平面内的并沿着垂直于从所述单元片的中心到质心和几何中心之一的线的切向倾斜分量，
所述径向倾斜分量在幅度上大于所述切向倾斜分量。
55.根据权利要求52的设备，其中所述凹坑的数目足够容纳来自半导体晶片的多个单元片。
56.根据权利要求55的设备，其中所述数目大于50。
57.根据权利要求55的设备，其中所述数目至少为一千。
58.一种保持来自半导体晶片的单元片的设备，包括：
具有用于容纳所述单元片的凹坑的载体；以及
用于通过使在所述凹坑中的单元片关于垂直于所述元件的正面的轴线倾斜而在所述载体的旋转过程中保持所述单元片使得在所述旋转过程中所述单元片不被排出的装置。
59.根据权利要求58的设备，其中配置用于倾斜的装置使所述单元片向所述载体的质心倾斜。
60.根据权利要求58的设备，其中配置所述凹坑使放置在所述凹坑中的单元片倾斜，所述倾斜具有指向所述元件的质心和几何中心之一的径向倾斜分量，
所述倾斜具有处于所述单元片的平面内的并沿着垂直于从所述单元片中心到质心和几何中心之一的线的切向倾斜分量，
所述径向倾斜分量在幅度上大于所述切向倾斜分量。
61.根据权利要求58的设备，其中所述载体配置成跟半导体晶片处理工具兼容，以及
用于保持的装置包括盖子，以在使用所述半导体处理工具的所述载体的所述旋转过程中将所述单元片保持在所述载体中。
CN2005800127603A 2004-03-05 2005-02-23 晶片级单元片处理设备 Expired - Fee Related CN101427360B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/792,757 US7956447B2 (en) 2004-03-05 2004-03-05 Wafer scale die handling
US10/792,757 2004-03-05
PCT/US2005/005641 WO2005091868A2 (en) 2004-03-05 2005-02-23 Wafer scale die handling

Publications (2)

Publication Number Publication Date
CN101427360A CN101427360A (zh) 2009-05-06
CN101427360B true CN101427360B (zh) 2012-12-26

Family

ID=34911913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800127603A Expired - Fee Related CN101427360B (zh) 2004-03-05 2005-02-23 晶片级单元片处理设备

Country Status (9)

Country Link
US (1) US7956447B2 (zh)
EP (1) EP1721335A4 (zh)
JP (1) JP4891222B2 (zh)
KR (1) KR101180061B1 (zh)
CN (1) CN101427360B (zh)
AU (1) AU2005227167B2 (zh)
CA (1) CA2558507A1 (zh)
IL (1) IL177872A (zh)
WO (1) WO2005091868A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004014208A1 (de) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh Chipbehältnis, Verfahren zur Herstellung eines Chipbehältnisses und Chiptransportbehälter
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert
KR20090044636A (ko) * 2007-11-01 2009-05-07 삼성전자주식회사 반도체 칩 패키지 및 그의 형성방법
US7863097B2 (en) * 2008-11-07 2011-01-04 Raytheon Company Method of preparing detectors for oxide bonding to readout integrated chips
KR101052726B1 (ko) * 2009-12-24 2011-08-01 (주)제이티 소자핸들러
FR2993096B1 (fr) 2012-07-03 2015-03-27 Commissariat Energie Atomique Dispositif et procede de support individuel de composants
JP6348299B2 (ja) * 2014-02-25 2018-06-27 東洋精密工業株式会社 流路付きワーククランプトレイ
CN104972390B (zh) * 2015-05-26 2017-05-24 北京航空航天大学 一种光纤及铌酸锂晶片夹持装置
US9673220B1 (en) 2016-03-09 2017-06-06 Globalfoundries Inc. Chip structures with distributed wiring
CN106002609B (zh) * 2016-05-27 2018-02-06 北京航空航天大学 一种适用于光纤铌酸锂晶片研磨的卡具
US10163675B2 (en) 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
CN107186616B (zh) * 2016-12-20 2020-04-10 北京航空航天大学 一体化易拆装LiNbO3陪片夹具
US10796936B2 (en) * 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US20220308273A1 (en) * 2021-03-25 2022-09-29 Applied Materials, Inc. Fabrication of optical devices utilizing dicing to maximize chamber space
WO2024089907A1 (ja) * 2022-10-27 2024-05-02 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US5971698A (en) * 1998-02-09 1999-10-26 Laurier Inc. Automatic conveying apparatus for waffle pack carrier member

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395451A (en) * 1980-07-14 1983-07-26 Althouse Victor E Semiconductor wafer and die handling method and means
US4980971A (en) * 1989-12-14 1991-01-01 At&T Bell Laboratories Method and apparatus for chip placement
JP2513899B2 (ja) 1990-05-07 1996-07-03 株式会社日立製作所 集積回路用チップトレ―
JPH04264751A (ja) 1991-02-19 1992-09-21 Mitsubishi Electric Corp チップ保持治具
JPH06216218A (ja) 1992-11-17 1994-08-05 Sony Corp 半導体製造装置
JPH07176511A (ja) 1993-12-17 1995-07-14 Fujitsu Ltd 半導体装置の製造方法
JPH07254637A (ja) 1994-03-15 1995-10-03 Fujitsu Ltd 半導体チップトレー
US5597074A (en) 1994-04-25 1997-01-28 Ko; Seung S. Packing tray of semiconductor devices and a method for manufacturing the same
JPH08335621A (ja) * 1995-06-06 1996-12-17 Seiko Epson Corp 半導体チップの反転移しかえ方法及び装置
US5836575A (en) 1996-10-30 1998-11-17 Micron Electronics, Inc. Wafer manual handpick station
JPH1140658A (ja) 1997-07-23 1999-02-12 Sharp Corp 搬送トレイ体およびこれを用いた半導体レーザ製造装置
JPH11150059A (ja) * 1997-11-19 1999-06-02 Canon Inc 半導体装置の製造方法及びその装置並びに投影露光装置
JPH11307618A (ja) 1998-04-27 1999-11-05 Omron Corp ベアチップ固定台
US5983468A (en) * 1998-06-08 1999-11-16 Illinois Tool Works Inc. One-piece clip for waffle pack chip holders
US6818543B2 (en) 2001-08-01 2004-11-16 Lilogix, Inc. Process and apparatus for mounting semiconductor components to substrates and parts therefor
US6774485B2 (en) 2001-12-29 2004-08-10 Texas Instruments Incorporated Apparatus for and method of packaging semiconductor devices
US7222737B2 (en) * 2003-07-03 2007-05-29 Orthodyne Electronics Corporation Die sorter with reduced mean time to convert

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959008A (en) * 1984-04-30 1990-09-25 National Starch And Chemical Investment Holding Corporation Pre-patterned circuit board device-attach adhesive transfer system
US5971698A (en) * 1998-02-09 1999-10-26 Laurier Inc. Automatic conveying apparatus for waffle pack carrier member

Also Published As

Publication number Publication date
EP1721335A4 (en) 2011-01-05
EP1721335A2 (en) 2006-11-15
IL177872A (en) 2011-02-28
CN101427360A (zh) 2009-05-06
WO2005091868A3 (en) 2009-03-26
CA2558507A1 (en) 2005-10-06
WO2005091868A2 (en) 2005-10-06
US20050194668A1 (en) 2005-09-08
IL177872A0 (en) 2006-12-31
JP2007531986A (ja) 2007-11-08
US7956447B2 (en) 2011-06-07
KR20070017129A (ko) 2007-02-08
AU2005227167A1 (en) 2005-10-06
KR101180061B1 (ko) 2012-09-04
JP4891222B2 (ja) 2012-03-07
AU2005227167B2 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
CN101427360B (zh) 晶片级单元片处理设备
US10211165B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN101207113B (zh) 半导体结构及其制造方法
US7785986B2 (en) Method of manufacturing semiconductor device
CN102130033B (zh) 工件支撑结构及其使用设备
US10283487B2 (en) Methods of forming integrated circuit package with thermally conductive pillar
WO2012012220A2 (en) Metal-contamination -free through-substrate via structure
US20120028412A1 (en) Semiconductor apparatus, method of manufacturing the same, and method of manufacturing semiconductor package
US20080258284A1 (en) Ultra-thin chip packaging
US9355975B2 (en) Chip package and method for forming the same
WO2014144597A1 (en) Method of forming through substrate vias (tsvs) and singulating and releasing die having the tsvs from a mechanical support substrate
JP5269799B2 (ja) ウエハのバイア形成
US8026601B2 (en) Encapsulated wafer level package with protection against damage and manufacturing method
US10818570B1 (en) Stacked semiconductor devices having dissimilar-sized dies
US10825712B2 (en) Vacuum chuck and semiconductor manufacturing apparatus having the same
KR20170041627A (ko) 반도체 장치의 제조 방법
CN113921467A (zh) 用于半导体裸片边缘防护和半导体裸片分离的方法
CN114695136A (zh) 形成集成芯片的方法及处理工具
EP3176815B1 (en) Design for storing and organizing minimum contact area features and wafer transfer pins during system maintenance
US20220406649A1 (en) Passive component q factor enhancement with elevated resistance region of substrate
US7241099B2 (en) Center ball O-ring
CN109950223A (zh) 包含双垫引线键合体互连的半导体装置
KR20110016025A (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20140223