JP4884594B2 - 半導体製造装置及び制御方法 - Google Patents
半導体製造装置及び制御方法 Download PDFInfo
- Publication number
- JP4884594B2 JP4884594B2 JP2001083148A JP2001083148A JP4884594B2 JP 4884594 B2 JP4884594 B2 JP 4884594B2 JP 2001083148 A JP2001083148 A JP 2001083148A JP 2001083148 A JP2001083148 A JP 2001083148A JP 4884594 B2 JP4884594 B2 JP 4884594B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- units
- control means
- semiconductor manufacturing
- manufacturing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45032—Wafer manufacture; interlock, load-lock module
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- General Factory Administration (AREA)
Description
【０００１】
本発明は、半導体製造装置及び制御方法に関する。
【０００２】
【従来の技術】
従来の半導体製造装置では、ウェハのプロセス処理や待機を行うための複数のプロセスシップを、ウェハの収容や搬送などを行うためのローダモジュールに連結した状態で、半導体装置の製造を行うものがあり、このようなタイプの半導体製造装置では、プロセスシップの増設が可能となっている。
【０００３】
ここで、プロセスシップが増設する場合、プロセスシップの動作確認を行うために、増設対象となるプロセスシップをローダモジュールに連結し、装置全体を動かすことが行われていた。また、プロセスシップのメンテナンスを行う場合、装置全体の電断を行い、装置全体を停止させることが行われていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、プロセスシップの動作確認を行うために、装置全体を動かす方法では、全モジュールおよびパーツを揃え、これらを正常に接続する必要があるため、装置の立ち上げまでに時間がかかるという問題があった。
【０００５】
一方、装置全体を動かすために、治具モジュール（ダミーモジュール）を接続する方法もあるが、この方法では、リードタイムを短縮するために、装置の生産台数に合わせて治具モジュールも増産する必要があり、コスト増になるという問題があった。
【０００６】
また、プロセスシップのメンテナンスを行う場合に、装置全体を停止させる方法では、他のプロセスシップも稼働できなくなり、生産効率が悪化するという問題があった。
【０００７】
そこで、本発明の第１の目的は、装置の一部を独立に制御することが可能な半導体製造装置およびその制御方法を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御するよう構成されたことを特徴とする。
【００１１】
また、請求項２の発明は、請求項１記載の半導体製造装置において、複数の前記ユニットが、処理対象に処理を施すための１以上のプロセスユニットと、前記処理対象を搬送するためのローダユニットとからなることを特徴とする。
【００１３】
また、請求項３の発明は、請求項２記載の半導体製造装置において、前記プロセスユニットが、プロセス室とロードロック室とを具備したことを特徴とする。
【００１５】
また、請求項４の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御するための制御方法であって、前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御することを特徴とする。
【００１７】
また、請求項５の発明は、 複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから取り外した状態で独立に制御するための制御方法であって、前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御することを特徴とする。
また、請求項６の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御するよう構成されたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態に係わるクラスタツールについて図面を参照しながら説明する。
【００２０】
図１は、本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。図１において、ローダモジュールＬＭには、ロードポートＬＰ１〜ＬＰ３、搬送室ＴＲおよびオリエンタＯＲが設けられ、このローダモジュールＬＭには、ロードロックドアＬＤ１、ＬＤ２を介してプロセスシップＰＳ１、ＰＳ２が連結されている。搬送室ＴＲには、オリエンタＯＲが連結されるとともに、ロードポートドアＣＤ１〜ＣＤ３を介してロードポートＬＰ１〜ＬＰ３が連結され、ロードポートＬＰ１〜ＬＰ３には、未処理のウェハＷおよび処理済みのウェハＷを収容するカセットＣＳ１〜ＣＳ３が設置される。
【００２１】
搬送室ＴＲには、２段構成のローダアームＬＡ１、ＬＡ２が設けられ、このローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１〜ＬＰ３とロードロック室ＬＬ１、ＬＬ２との間でのウェハＷの搬送を行う。ここで、ローダアームＬＡ１、ＬＡ２を２段構成とすることにより、一方のローダアームＬＡ１、ＬＡ２でウェハＷの搬入を行いつつ、他方のローダアームＬＡ１、ＬＡ２でウェハＷの搬出を行うことが可能となり、ウェハＷの入れ替えを効率よく行うことが可能となる。
【００２２】
プロセスシップＰＳ１、ＰＳ２には、ロードロック室ＬＬ１、ＬＬ２およびプロセス室ＰＭ１、ＰＭ２が設けられ、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２は、プロセスゲートＰＧ１、ＰＧ２を介して互いに連結されている。ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２およびロードロックアームＬＲ１、ＬＲ２がそれぞれ設けられ、ウェハ載置台Ｂ１２、Ｂ２２には、ローダモジュールＬＭから搬入されたウェハＷが載置されるとともに、ロードロック室ＬＬ１、ＬＬ２から搬出されるウェハＷが載置される。また、ウェハ載置台Ｂ１１、Ｂ２１には、プロセス室ＰＭ１、ＰＭ２に搬入されるウェハＷが載置される。また、ロードロックアームＬＲ１、ＬＲ２は、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２との間でのウェハＷの搬送を行う。ここで、ロードロック室ＬＬ１、ＬＬ２は大気開放されるとともに、コンタミネーションを防止するため、プロセス室ＰＭ１、ＰＭ２は所定の真空度に維持される。このため、ロードロック室ＬＬ１、ＬＬ２では、搬送室ＴＲとの間での搬送、またはプロセス室ＰＭ１、ＰＭ２との間での搬送の際に、それぞれの真空度に対応するように給排気が行われる。
【００２３】
各プロセスシップＰＳ１、ＰＳ２には、各プロセスシップＰＳ１、ＰＳ２のハードウェアを独自に制御するためのＰＳ制御部（プロセスシップマシンコントローラ）ＭＣ１、ＭＣ２が設けられるとともに、ローダモジュールＬＭには、ローダモジュールＬＭのハードウェアを独自に制御するためのＬＭ制御部（ローダモジュールマシンコントローラ）ＭＣ３が設けられている。そして、これらのＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、データやアドレスの入出力を行うＩ／ＯボードＩＯ１〜ＩＯ３を介して、各プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに接続されている。
【００２４】
また、ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、ハブＨＢ１を介して統括制御部（イクイップメントコントローラ）ＥＣに接続されるとともに、、統括制御部ＥＣは表示部Ｄ１に接続されている。ここで、統括制御部ＥＣは、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが協調して動作するように、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを制御する。そして、表示部Ｄ１から統括制御部ＥＣに指示を与えることにより、装置全体を協調させて動作させることができる。
【００２５】
また、ローダモジュールＬＭには、装置全体のインターロックを管理するシステムインターロックボードＳＬが設けられ、インターロック信号を受信すると、装置全体の動作を停止させる。
【００２６】
なお、ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、例えば、ＣＰＵ、調整値やパラメータを格納するＳＲＡＭ、ＣＰＵを動作させるためのプログラムを格納するメモリなどからなるコントローラで構成することができる。そして、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを制御するプログラムを、各ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３に設けられたメモリにそれぞれインストールすることにより、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの各ハードウェアをそれぞれ独自に動作させることができる。
【００２７】
また、統括制御部ＥＣは、例えば、装置コントローラ、またはパソコンで構成することができ、装置全体の制御を行うプログラムをパソコンにインストールすることにより、装置全体の制御を行うことができる。
【００２８】
図２は、本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。図２において、電力ラインＬ４からの電力を各プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに供給する共通電源ＣＢが設けられている。ここで、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに電力を供給する電力ラインＬ１〜Ｌ３には、電力を遮断するブレーカＢ１〜Ｂ３がそれぞれ別個に設けられ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの給電をそれぞれ独立して行うことができる。また、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭには、ハードワイヤインターロック機構が設けられ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの非連結状態では、端子Ｔ１〜Ｔ３を開として、ハードワイヤインターロックをかけることができる。すなわち、電力ラインＬ４には、ブレーカＢ４が設けられ、マグネットコンダクタＭＣが、ハードワイヤインターロック信号を受信すると、ブレーカＢ４をオフにし、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭへの給電を遮断する。このため、装置稼働中に、プロセスシップＰＳ１、ＰＳ２の取り外しまたは結合が行われた場合、装置全体の電断を発生させることができる。
【００２９】
図３は、本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。図３において、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが結合した状態で装置全体を動作させる通常モードＭ１と、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが結合されていない状態でプロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭそれぞれ独立して動作させる独立モードＭ４が設けられ、通常モードＭ１および独立モードＭ４には、通常搬送モードＭ２、Ｍ５およびメンテナンスモードＭ３、Ｍ６がそれぞれ設けられている。
【００３０】
このため、通常モードＭ１および独立モードＭ４のいずれの場合においても、通常搬送およびメンテナンスを同等の操作で行うことができ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの独立制御を行う場合においても、独立制御を意識することなく操作を行うことが可能となる。
【００３１】
メンテナンスモードＭ３、Ｍ６には、装置全体を停止させることなく、装置の一部のみを独立してメンテナンスすることができる独立メンテナンスモードＭ７が設けられ、この独立メンテナンスモードＭ７には、グループパワーオフモードＧＰおよびモジュールパワーオフモードＭＰが設けられている。ここで、グループパワーオフモードＧＰでは、指定されたグループ（プロセスシップＰＳ１、ＰＳ２またはローダモジュールＬＭ）に関する全ての電源をオフ可能な状態にすることができる。これにより、装置全体の稼働中に、プロセスシップＰＳ１、ＰＳ２の一方のみを停止させることができ、残りのプロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを稼働させたまま、プロセスシップＰＳ１、ＰＳ２のメンテナンスを行うことが可能となる。
【００３２】
モジュールパワーオフモードＭＰでは、指定されたモジュールに関する電源のみをオフ可能な状態にすることができる。これにより、例えば、Ｉ／ＯボードＩＯ１〜ＩＯ３に接続される通信回線を物理的／電気的に遮断して、Ｉ／ＯボードＩＯ１〜ＩＯ３の部品を交換でき、取り付けの後の動的な再接続を行うことができる。
【００３３】
図４は、本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。図４において、例えば、プロセスシップＰＳ１を単体で動作させる場合、図１のクラスタツールの全パワーオフ時に、図１のクラスタツールからプロセスシップＰＳ１を物理的に取り外す。そして、ＧＵＩ（グラフカルユーザインターフェース）機能を提供し、搬送手順の指示などを行うパソコンＰＣ１または装置コントローラを、ハブＨＢ２を介してＰＳ制御部ＭＣ１に接続する。また、プロセスシップＰＳ１に電力を供給するためのＰＳ１用電源を接続するとともに、プロセスシップＰＳ１を独立して動作させるために解除が必要となるインターロックをエミュレートする治具Ｉ／ＬボードＪＬを取り付ける。さらに、危険防止用の治具カバーＣＶ１を取り付けるとともに、「空気」および「Ｎ２」用の擬似的なプレッシャースイッチＳＷを介して、「空気」および「Ｎ２」を供給する。そして、プロセスシップＰＳ１から出力される緊急停止信号およびハードワイヤインターロック信号を、治具Ｉ／ＬボードＪＬに供給するとともに、治具カバーＣＶ１から出力されるドア開閉禁止信号を供給し、さらに、プレッシャースイッチＳＷから出力されるガスバルブ閉信号およびソレノイドバルブ電源オフ信号を供給する。
【００３４】
ここで、ＰＳ制御部ＭＣ１には、ロードロックアームＬＲ１を動かしたり、バルブを開閉したりするなどのプロセスシップＰＳ１をハード的に動作させるための全ての機能が備わっている。このため、パソコンＰＣ１が、ＰＳ制御部ＭＣ１に搬送手順を指示することにより、プロセスシップＰＳ１があたかもローダモジュールＬＭに連結されているかのような状態で、プロセスシップＰＳ１を単独で動作させることが可能となり、オペレータは独立制御を意識することなく、プロセスシップＰＳ１を操作することが可能となる。
【００３５】
このため、オペレータは、表示部Ｄ２からパソコンＰＣ１に指示を与えることにより、プロセスシップＰＳ１単体での動作確認および調整（ロードロックアームＬＲ１のティーチングなど）が可能となるとともに、プロセス評価を行うことが可能となり、リードタイム（装置発注から納入までの時間）を短縮することができる。
【００３６】
図５は、本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。図５において、ローダモジュールＬＭを単体で動作させる場合、図１のクラスタツールの全パワーオフ時に、図１のクラスタツールからローダモジュールＬＭを物理的に取り外す。そして、ＧＵＩ（グラフカルユーザインターフェース）機能を提供し、搬送手順の指示などを行うパソコンＰＣ２または装置コントローラを、ハブＨＢ３を介してＬＭ制御部ＭＣ３に接続する。また、ローダモジュールＬＭに電力を供給するためのＬＭ用電源をブレーカＢ５を介して接続するとともに、ローダアームＬＡ１、ＬＡ２がウェハを一時的に置くことのできる機能を持った治具カバーＣＶ２、ＣＶ３を取り付け、プロセスシップＰＳ１、ＰＳ２から来るインターロック要因を全てチェックすることができるファシリティチェック治具ＦＣを取り付ける。そして、ファシリティチェック治具ＦＣから出力されるインターロック信号を、システムインターロックボードＳＬに供給するとともに、治具カバーＣＶ２、ＣＶ３から出力されるロードロック室ドア非開信号、およびローダアームＬＡ１、ＬＡ２がロードロック室ＬＬ１、ＬＬ２伸びることを禁止するインターロックを解除する信号を供給する。
【００３７】
ここで、ＬＭ制御部ＭＣ３には、ローダアームＬＡ１、ＬＡ２を動かしたり、バルブを開閉したりするなどのローダモジュールＬＭをハード的に動作させるための全ての機能が備わっている。このため、パソコンＰＣ２が、ＬＭ制御部ＭＣ３に搬送手順を指示することにより、ローダモジュールＬＭにプロセスシップＰＳ１があたかも連結されているかのような状態で、ローダモジュールＬＭを単独で動作させることが可能となり、オペレータは独立制御を意識することなく、ローダモジュールＬＭを操作することが可能となる。
【００３８】
図６は、本発明の第１実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第１実施形態は、図３のグループパワーオフモードＧＰで独立メンテナンスを行うようにしたものである。このグループパワーオフモードＧＰでは、指定されたグループに関する全ての電源をオフ可能な状態とすることができる。また、そのグループに供給されている全ての用力（水・空気など）も遮断可能となるとともに、そのグループのＣＰＵも電断可能となる。
【００３９】
図６において、オペレータは、図１の表示部Ｄ１の画面上で、メンテナンスするグループのメンテナンス画面に移行し（Ｓ１）、グループパワーオフモードＧＰの実行要求を行う（Ｓ２）。ここで、メンテナンスするグループとしては、例えば、プロセスシップＰＳ１、ＰＳ２またはローダモジュールＬＭを指定することができる。
【００４０】
グループパワーオフモードＧＰの実行要求が行われると、i）該当グループのＩ／ＯボードＩＯ１〜ＩＯ３の初期化が行われ、ii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、統括制御部ＥＣとのイーサネット回線の遮断が行われる（Ｓ３）。これにより、例えば、該当グループとしてプロセスシップＰＳ１が選択された場合には、そのプロセスシップＰＳ１のみのＣＰＵを含む全ハードウェアに対するアクセスを停止した状態とすることができ、プロセスシップＰＳ２およびローダモジュールＬＭを動作させたまま、プロセスシップＰＳ１に関する全ての用力電断とＣＰＵ電断が可能となる。
【００４１】
グループパワーオフモードＧＰへの移行が完了すると、この移行完了メッセージが表示部Ｄ１に表示される（Ｓ４）。そして、オペレータは、グループパワーオフモードＧＰへの移行を確認すると、該当グループのブレーカＢ１〜Ｂ３を落とすことにより、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３の電源をオフし（Ｓ５）、該当グループのメンテナンス作業を行うことができる（Ｓ６）。このメンテナンス作業により、正常なプロセスシップＰＳ１、ＰＳ２を用いて生産を続行しながら、異常なプロセスシップＰＳ１、ＰＳ２のパーツ交換や改造などを行うことができ、装置全体のダウン時間を短縮することができる。
【００４２】
メンテナンス作業が終了すると、オペレータは、該当グループのＩ／ＯボードＩＯ１〜ＩＯ３や電源などのハードウェアを正常に接続し（Ｓ７）、該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３の電源をオンする（Ｓ８）。
【００４３】
該当グループの電源がオンされると、i）リンクが確立され、ii）ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３を制御するためのプログラムが該当グループにダウンロードされ、iii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３に格納されているデータと、統括制御部ＥＣのデータとの整合が図られ、iv）Ｉ／Ｏの自己診断が行われ、v）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３から各Ｉ／Ｏに対し、使用／不使用の設定が行われ、vi）Ｉ／Ｏの初期化が行われ、vii）該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる（Ｓ９）。そして、該当グループの復帰が完了すると、この復帰完了メッセージを表示部Ｄ１に表示される（Ｓ１０）。
【００４４】
図７は、本発明の第２実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第２実施形態は、図３のモジュールパワーオフモードＭＰで独立メンテナンスを行うようにしたものである。このモジュールパワーオフモードＭＰでは、指定されたモジュールに関する電源だけをオフ可能な状態とすることができ、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵは電断の対象とはならない。このため、メンテナンス作業後にプログラムのダウンロードなどのソフトウェアの再起動が不要となり、メンテナンス作業後の装置の復帰時間をより短縮することができる。
【００４５】
図７において、オペレータは、図１の表示部Ｄ１の画面上で、メンテナンスするモジュールのメンテナンス画面に移行し（Ｓ２１）、モジュールパワーオフモードＭＰの実行要求を行う（Ｓ２２）。ここで、メンテナンスするモジュールとしては、例えば、Ｉ／ＯボードＩＯ１〜ＩＯ３などを指定することができる。
【００４６】
モジュールパワーオフモードＭＰの実行要求が行われると、i）該当グループのＩ／ＯボードＩＯ１〜ＩＯ３が初期化され、ii）全ての入出力データＤＩＯおよび入出力アドレスＡＩＯのアクセスが停止され、iii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、外部機器との通信が停止され、iv）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、Ｉ／ＯボードＩＯ１〜ＩＯ３との通信回線が遮断される（Ｓ２３）。これにより、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵを除いたハードウェアに対するアクセスを停止した状態とすることができ、必要最小限の部分的な電断を行うだけで、Ｉ／ＯボードＩＯ１〜ＩＯ３の交換など行うことが可能となる。
【００４７】
モジュールパワーオフモードＭＰへの移行が完了すると、この移行完了メッセージが表示部Ｄ１に表示される（Ｓ２４）。そして、オペレータは、モジュールパワーオフモードＭＰへの移行を確認すると、メンテナンス対象となるＩ／ＯボードＩＯ１〜ＩＯ３の電断が可能となり（Ｓ２５）、該当モジュールのメンテナンス作業を行うことができる（Ｓ２６）。このメンテナンス作業により、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵを動作させたまま、Ｉ／ＯボードＩＯ１〜ＩＯ３の交換などを行うことができ、メンテナンス作業後の装置の復帰時間を短縮することができる。
【００４８】
メンテナンス作業が終了すると、オペレータは、該当グループのＩ／ＯボードＩＯ１〜ＩＯ３や電源などのハードウェアを正常に接続し（Ｓ２７）、表示部Ｄ１の画面上で該当モジュールの復帰要求を行う（Ｓ２８）。
【００４９】
該当モジュールの復帰要求が行われると、i）統括制御部ＥＣとＩ／ＯボードＩＯ１〜ＩＯ３間のイーサネット回線が接続され、ii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、外部機器との通信が開始され、iii）Ｉ／Ｏの自己診断が行われ、iv）Ｉ／ＯボードＩＯ１〜ＩＯ３の初期化が行われ、v）全ての入出力データＤＩＯおよび入出力アドレスＡＩＯのアクセスが開始され、vi）該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる（Ｓ２９）。そして、該当モジュールの復帰が完了すると、この復帰完了メッセージを表示部Ｄ１に表示される（Ｓ３０）。
【００５０】
なお、上述した実施形態では、プロセスシップＰＳ１、ＰＳ２が２台、ロードポートＬＰ１〜ＬＰ３が３台、オリエンタが１台だけ設けられている場合について説明したが、プロセスシップＰＳ１、ＰＳ２は２台以上ならば何台でもよく、ロードポートＬＰ１〜ＬＰ３は１台以上あれば何台でもよく、オリエンタは搬送室ＴＲの両側に２台設けるようにしてもよい。また、各ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２が２台づつ設けられている場合について説明したが、ウェハ載置台は１台づつ設けてもよい。また、ローダアームＬＡ１、ＬＡ２は２段構成の場合について説明したが、１段でもよい。
【００５１】
【発明の効果】
以上説明したように、第１の発明によれば、プロセスシップをローダモジュールに連結することなく、プロセスシップおよびローダモジュールの動作確認を行うことが可能となる。
【００５２】
また、第２の発明によれば、装置全体を停止させることなく、任意のプロセスシップのメンテナンスを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。
【図２】本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。
【図３】本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。
【図４】本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。
【図５】本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。
【図６】本発明の第１実施形態に係わる独立メンテナンス方法を示すフローチャートである。
【図７】本発明の第２実施形態に係わる独立メンテナンス方法を示すフローチャートである。
【符号の説明】
ＬＭ ローダモジュール
ＬＰ１〜ＬＰ３ ロードポート
ＣＳ１〜ＣＳ３ カセット
ＴＲ 搬送室
ＯＲ オリエンタ
ＣＤ１〜ＣＤ３ ロードポートドア
ＬＡ１、ＬＡ２ ローダアーム
ＰＳ１、ＰＳ２ プロセスシップ
ＬＤ１、ＬＤ２ ロードロックドア
ＬＬ１、ＬＬ２ ロードロック室
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ ウェハ載置台
ＬＲ１、ＬＲ２ ロードロックアーム
ＰＧ１、ＰＧ２ プロセスゲート
ＰＭ１、ＰＭ２ プロセス室
ＥＣ 統括制御部
ＭＣ１、ＭＣ２ ＰＳ制御部
ＭＣ３ ＬＭ制御部
ＨＢ１〜ＨＢ３ ハブ
ＩＯ１〜ＩＯ３ Ｉ／Ｏボード
Ｄ１〜Ｄ３ 表示部
ＳＬ システムインターロックボード
ＰＣ１、ＰＣ２ パソコン
本発明は、半導体製造装置及び制御方法に関する。
【０００２】
【従来の技術】
従来の半導体製造装置では、ウェハのプロセス処理や待機を行うための複数のプロセスシップを、ウェハの収容や搬送などを行うためのローダモジュールに連結した状態で、半導体装置の製造を行うものがあり、このようなタイプの半導体製造装置では、プロセスシップの増設が可能となっている。
【０００３】
ここで、プロセスシップが増設する場合、プロセスシップの動作確認を行うために、増設対象となるプロセスシップをローダモジュールに連結し、装置全体を動かすことが行われていた。また、プロセスシップのメンテナンスを行う場合、装置全体の電断を行い、装置全体を停止させることが行われていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、プロセスシップの動作確認を行うために、装置全体を動かす方法では、全モジュールおよびパーツを揃え、これらを正常に接続する必要があるため、装置の立ち上げまでに時間がかかるという問題があった。
【０００５】
一方、装置全体を動かすために、治具モジュール（ダミーモジュール）を接続する方法もあるが、この方法では、リードタイムを短縮するために、装置の生産台数に合わせて治具モジュールも増産する必要があり、コスト増になるという問題があった。
【０００６】
また、プロセスシップのメンテナンスを行う場合に、装置全体を停止させる方法では、他のプロセスシップも稼働できなくなり、生産効率が悪化するという問題があった。
【０００７】
そこで、本発明の第１の目的は、装置の一部を独立に制御することが可能な半導体製造装置およびその制御方法を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御するよう構成されたことを特徴とする。
【００１１】
また、請求項２の発明は、請求項１記載の半導体製造装置において、複数の前記ユニットが、処理対象に処理を施すための１以上のプロセスユニットと、前記処理対象を搬送するためのローダユニットとからなることを特徴とする。
【００１３】
また、請求項３の発明は、請求項２記載の半導体製造装置において、前記プロセスユニットが、プロセス室とロードロック室とを具備したことを特徴とする。
【００１５】
また、請求項４の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御するための制御方法であって、前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御することを特徴とする。
【００１７】
また、請求項５の発明は、 複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから取り外した状態で独立に制御するための制御方法であって、前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御することを特徴とする。
また、請求項６の発明は、複数のユニットからなる半導体製造装置であって、前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御するよう構成されたことを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態に係わるクラスタツールについて図面を参照しながら説明する。
【００２０】
図１は、本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。図１において、ローダモジュールＬＭには、ロードポートＬＰ１〜ＬＰ３、搬送室ＴＲおよびオリエンタＯＲが設けられ、このローダモジュールＬＭには、ロードロックドアＬＤ１、ＬＤ２を介してプロセスシップＰＳ１、ＰＳ２が連結されている。搬送室ＴＲには、オリエンタＯＲが連結されるとともに、ロードポートドアＣＤ１〜ＣＤ３を介してロードポートＬＰ１〜ＬＰ３が連結され、ロードポートＬＰ１〜ＬＰ３には、未処理のウェハＷおよび処理済みのウェハＷを収容するカセットＣＳ１〜ＣＳ３が設置される。
【００２１】
搬送室ＴＲには、２段構成のローダアームＬＡ１、ＬＡ２が設けられ、このローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１〜ＬＰ３とロードロック室ＬＬ１、ＬＬ２との間でのウェハＷの搬送を行う。ここで、ローダアームＬＡ１、ＬＡ２を２段構成とすることにより、一方のローダアームＬＡ１、ＬＡ２でウェハＷの搬入を行いつつ、他方のローダアームＬＡ１、ＬＡ２でウェハＷの搬出を行うことが可能となり、ウェハＷの入れ替えを効率よく行うことが可能となる。
【００２２】
プロセスシップＰＳ１、ＰＳ２には、ロードロック室ＬＬ１、ＬＬ２およびプロセス室ＰＭ１、ＰＭ２が設けられ、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２は、プロセスゲートＰＧ１、ＰＧ２を介して互いに連結されている。ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２およびロードロックアームＬＲ１、ＬＲ２がそれぞれ設けられ、ウェハ載置台Ｂ１２、Ｂ２２には、ローダモジュールＬＭから搬入されたウェハＷが載置されるとともに、ロードロック室ＬＬ１、ＬＬ２から搬出されるウェハＷが載置される。また、ウェハ載置台Ｂ１１、Ｂ２１には、プロセス室ＰＭ１、ＰＭ２に搬入されるウェハＷが載置される。また、ロードロックアームＬＲ１、ＬＲ２は、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２との間でのウェハＷの搬送を行う。ここで、ロードロック室ＬＬ１、ＬＬ２は大気開放されるとともに、コンタミネーションを防止するため、プロセス室ＰＭ１、ＰＭ２は所定の真空度に維持される。このため、ロードロック室ＬＬ１、ＬＬ２では、搬送室ＴＲとの間での搬送、またはプロセス室ＰＭ１、ＰＭ２との間での搬送の際に、それぞれの真空度に対応するように給排気が行われる。
【００２３】
各プロセスシップＰＳ１、ＰＳ２には、各プロセスシップＰＳ１、ＰＳ２のハードウェアを独自に制御するためのＰＳ制御部（プロセスシップマシンコントローラ）ＭＣ１、ＭＣ２が設けられるとともに、ローダモジュールＬＭには、ローダモジュールＬＭのハードウェアを独自に制御するためのＬＭ制御部（ローダモジュールマシンコントローラ）ＭＣ３が設けられている。そして、これらのＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、データやアドレスの入出力を行うＩ／ＯボードＩＯ１〜ＩＯ３を介して、各プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに接続されている。
【００２４】
また、ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、ハブＨＢ１を介して統括制御部（イクイップメントコントローラ）ＥＣに接続されるとともに、、統括制御部ＥＣは表示部Ｄ１に接続されている。ここで、統括制御部ＥＣは、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが協調して動作するように、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを制御する。そして、表示部Ｄ１から統括制御部ＥＣに指示を与えることにより、装置全体を協調させて動作させることができる。
【００２５】
また、ローダモジュールＬＭには、装置全体のインターロックを管理するシステムインターロックボードＳＬが設けられ、インターロック信号を受信すると、装置全体の動作を停止させる。
【００２６】
なお、ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３は、例えば、ＣＰＵ、調整値やパラメータを格納するＳＲＡＭ、ＣＰＵを動作させるためのプログラムを格納するメモリなどからなるコントローラで構成することができる。そして、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを制御するプログラムを、各ＰＳ制御部ＭＣ１、ＭＣ２およびＬＭ制御部ＭＣ３に設けられたメモリにそれぞれインストールすることにより、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの各ハードウェアをそれぞれ独自に動作させることができる。
【００２７】
また、統括制御部ＥＣは、例えば、装置コントローラ、またはパソコンで構成することができ、装置全体の制御を行うプログラムをパソコンにインストールすることにより、装置全体の制御を行うことができる。
【００２８】
図２は、本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。図２において、電力ラインＬ４からの電力を各プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに供給する共通電源ＣＢが設けられている。ここで、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭに電力を供給する電力ラインＬ１〜Ｌ３には、電力を遮断するブレーカＢ１〜Ｂ３がそれぞれ別個に設けられ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの給電をそれぞれ独立して行うことができる。また、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭには、ハードワイヤインターロック機構が設けられ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの非連結状態では、端子Ｔ１〜Ｔ３を開として、ハードワイヤインターロックをかけることができる。すなわち、電力ラインＬ４には、ブレーカＢ４が設けられ、マグネットコンダクタＭＣが、ハードワイヤインターロック信号を受信すると、ブレーカＢ４をオフにし、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭへの給電を遮断する。このため、装置稼働中に、プロセスシップＰＳ１、ＰＳ２の取り外しまたは結合が行われた場合、装置全体の電断を発生させることができる。
【００２９】
図３は、本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。図３において、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが結合した状態で装置全体を動作させる通常モードＭ１と、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭが結合されていない状態でプロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭそれぞれ独立して動作させる独立モードＭ４が設けられ、通常モードＭ１および独立モードＭ４には、通常搬送モードＭ２、Ｍ５およびメンテナンスモードＭ３、Ｍ６がそれぞれ設けられている。
【００３０】
このため、通常モードＭ１および独立モードＭ４のいずれの場合においても、通常搬送およびメンテナンスを同等の操作で行うことができ、プロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭの独立制御を行う場合においても、独立制御を意識することなく操作を行うことが可能となる。
【００３１】
メンテナンスモードＭ３、Ｍ６には、装置全体を停止させることなく、装置の一部のみを独立してメンテナンスすることができる独立メンテナンスモードＭ７が設けられ、この独立メンテナンスモードＭ７には、グループパワーオフモードＧＰおよびモジュールパワーオフモードＭＰが設けられている。ここで、グループパワーオフモードＧＰでは、指定されたグループ（プロセスシップＰＳ１、ＰＳ２またはローダモジュールＬＭ）に関する全ての電源をオフ可能な状態にすることができる。これにより、装置全体の稼働中に、プロセスシップＰＳ１、ＰＳ２の一方のみを停止させることができ、残りのプロセスシップＰＳ１、ＰＳ２およびローダモジュールＬＭを稼働させたまま、プロセスシップＰＳ１、ＰＳ２のメンテナンスを行うことが可能となる。
【００３２】
モジュールパワーオフモードＭＰでは、指定されたモジュールに関する電源のみをオフ可能な状態にすることができる。これにより、例えば、Ｉ／ＯボードＩＯ１〜ＩＯ３に接続される通信回線を物理的／電気的に遮断して、Ｉ／ＯボードＩＯ１〜ＩＯ３の部品を交換でき、取り付けの後の動的な再接続を行うことができる。
【００３３】
図４は、本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。図４において、例えば、プロセスシップＰＳ１を単体で動作させる場合、図１のクラスタツールの全パワーオフ時に、図１のクラスタツールからプロセスシップＰＳ１を物理的に取り外す。そして、ＧＵＩ（グラフカルユーザインターフェース）機能を提供し、搬送手順の指示などを行うパソコンＰＣ１または装置コントローラを、ハブＨＢ２を介してＰＳ制御部ＭＣ１に接続する。また、プロセスシップＰＳ１に電力を供給するためのＰＳ１用電源を接続するとともに、プロセスシップＰＳ１を独立して動作させるために解除が必要となるインターロックをエミュレートする治具Ｉ／ＬボードＪＬを取り付ける。さらに、危険防止用の治具カバーＣＶ１を取り付けるとともに、「空気」および「Ｎ２」用の擬似的なプレッシャースイッチＳＷを介して、「空気」および「Ｎ２」を供給する。そして、プロセスシップＰＳ１から出力される緊急停止信号およびハードワイヤインターロック信号を、治具Ｉ／ＬボードＪＬに供給するとともに、治具カバーＣＶ１から出力されるドア開閉禁止信号を供給し、さらに、プレッシャースイッチＳＷから出力されるガスバルブ閉信号およびソレノイドバルブ電源オフ信号を供給する。
【００３４】
ここで、ＰＳ制御部ＭＣ１には、ロードロックアームＬＲ１を動かしたり、バルブを開閉したりするなどのプロセスシップＰＳ１をハード的に動作させるための全ての機能が備わっている。このため、パソコンＰＣ１が、ＰＳ制御部ＭＣ１に搬送手順を指示することにより、プロセスシップＰＳ１があたかもローダモジュールＬＭに連結されているかのような状態で、プロセスシップＰＳ１を単独で動作させることが可能となり、オペレータは独立制御を意識することなく、プロセスシップＰＳ１を操作することが可能となる。
【００３５】
このため、オペレータは、表示部Ｄ２からパソコンＰＣ１に指示を与えることにより、プロセスシップＰＳ１単体での動作確認および調整（ロードロックアームＬＲ１のティーチングなど）が可能となるとともに、プロセス評価を行うことが可能となり、リードタイム（装置発注から納入までの時間）を短縮することができる。
【００３６】
図５は、本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。図５において、ローダモジュールＬＭを単体で動作させる場合、図１のクラスタツールの全パワーオフ時に、図１のクラスタツールからローダモジュールＬＭを物理的に取り外す。そして、ＧＵＩ（グラフカルユーザインターフェース）機能を提供し、搬送手順の指示などを行うパソコンＰＣ２または装置コントローラを、ハブＨＢ３を介してＬＭ制御部ＭＣ３に接続する。また、ローダモジュールＬＭに電力を供給するためのＬＭ用電源をブレーカＢ５を介して接続するとともに、ローダアームＬＡ１、ＬＡ２がウェハを一時的に置くことのできる機能を持った治具カバーＣＶ２、ＣＶ３を取り付け、プロセスシップＰＳ１、ＰＳ２から来るインターロック要因を全てチェックすることができるファシリティチェック治具ＦＣを取り付ける。そして、ファシリティチェック治具ＦＣから出力されるインターロック信号を、システムインターロックボードＳＬに供給するとともに、治具カバーＣＶ２、ＣＶ３から出力されるロードロック室ドア非開信号、およびローダアームＬＡ１、ＬＡ２がロードロック室ＬＬ１、ＬＬ２伸びることを禁止するインターロックを解除する信号を供給する。
【００３７】
ここで、ＬＭ制御部ＭＣ３には、ローダアームＬＡ１、ＬＡ２を動かしたり、バルブを開閉したりするなどのローダモジュールＬＭをハード的に動作させるための全ての機能が備わっている。このため、パソコンＰＣ２が、ＬＭ制御部ＭＣ３に搬送手順を指示することにより、ローダモジュールＬＭにプロセスシップＰＳ１があたかも連結されているかのような状態で、ローダモジュールＬＭを単独で動作させることが可能となり、オペレータは独立制御を意識することなく、ローダモジュールＬＭを操作することが可能となる。
【００３８】
図６は、本発明の第１実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第１実施形態は、図３のグループパワーオフモードＧＰで独立メンテナンスを行うようにしたものである。このグループパワーオフモードＧＰでは、指定されたグループに関する全ての電源をオフ可能な状態とすることができる。また、そのグループに供給されている全ての用力（水・空気など）も遮断可能となるとともに、そのグループのＣＰＵも電断可能となる。
【００３９】
図６において、オペレータは、図１の表示部Ｄ１の画面上で、メンテナンスするグループのメンテナンス画面に移行し（Ｓ１）、グループパワーオフモードＧＰの実行要求を行う（Ｓ２）。ここで、メンテナンスするグループとしては、例えば、プロセスシップＰＳ１、ＰＳ２またはローダモジュールＬＭを指定することができる。
【００４０】
グループパワーオフモードＧＰの実行要求が行われると、i）該当グループのＩ／ＯボードＩＯ１〜ＩＯ３の初期化が行われ、ii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、統括制御部ＥＣとのイーサネット回線の遮断が行われる（Ｓ３）。これにより、例えば、該当グループとしてプロセスシップＰＳ１が選択された場合には、そのプロセスシップＰＳ１のみのＣＰＵを含む全ハードウェアに対するアクセスを停止した状態とすることができ、プロセスシップＰＳ２およびローダモジュールＬＭを動作させたまま、プロセスシップＰＳ１に関する全ての用力電断とＣＰＵ電断が可能となる。
【００４１】
グループパワーオフモードＧＰへの移行が完了すると、この移行完了メッセージが表示部Ｄ１に表示される（Ｓ４）。そして、オペレータは、グループパワーオフモードＧＰへの移行を確認すると、該当グループのブレーカＢ１〜Ｂ３を落とすことにより、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３の電源をオフし（Ｓ５）、該当グループのメンテナンス作業を行うことができる（Ｓ６）。このメンテナンス作業により、正常なプロセスシップＰＳ１、ＰＳ２を用いて生産を続行しながら、異常なプロセスシップＰＳ１、ＰＳ２のパーツ交換や改造などを行うことができ、装置全体のダウン時間を短縮することができる。
【００４２】
メンテナンス作業が終了すると、オペレータは、該当グループのＩ／ＯボードＩＯ１〜ＩＯ３や電源などのハードウェアを正常に接続し（Ｓ７）、該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３の電源をオンする（Ｓ８）。
【００４３】
該当グループの電源がオンされると、i）リンクが確立され、ii）ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３を制御するためのプログラムが該当グループにダウンロードされ、iii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３に格納されているデータと、統括制御部ＥＣのデータとの整合が図られ、iv）Ｉ／Ｏの自己診断が行われ、v）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３から各Ｉ／Ｏに対し、使用／不使用の設定が行われ、vi）Ｉ／Ｏの初期化が行われ、vii）該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる（Ｓ９）。そして、該当グループの復帰が完了すると、この復帰完了メッセージを表示部Ｄ１に表示される（Ｓ１０）。
【００４４】
図７は、本発明の第２実施形態に係わる独立メンテナンス方法を示すフローチャートである。なお、この第２実施形態は、図３のモジュールパワーオフモードＭＰで独立メンテナンスを行うようにしたものである。このモジュールパワーオフモードＭＰでは、指定されたモジュールに関する電源だけをオフ可能な状態とすることができ、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵは電断の対象とはならない。このため、メンテナンス作業後にプログラムのダウンロードなどのソフトウェアの再起動が不要となり、メンテナンス作業後の装置の復帰時間をより短縮することができる。
【００４５】
図７において、オペレータは、図１の表示部Ｄ１の画面上で、メンテナンスするモジュールのメンテナンス画面に移行し（Ｓ２１）、モジュールパワーオフモードＭＰの実行要求を行う（Ｓ２２）。ここで、メンテナンスするモジュールとしては、例えば、Ｉ／ＯボードＩＯ１〜ＩＯ３などを指定することができる。
【００４６】
モジュールパワーオフモードＭＰの実行要求が行われると、i）該当グループのＩ／ＯボードＩＯ１〜ＩＯ３が初期化され、ii）全ての入出力データＤＩＯおよび入出力アドレスＡＩＯのアクセスが停止され、iii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、外部機器との通信が停止され、iv）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、Ｉ／ＯボードＩＯ１〜ＩＯ３との通信回線が遮断される（Ｓ２３）。これにより、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵを除いたハードウェアに対するアクセスを停止した状態とすることができ、必要最小限の部分的な電断を行うだけで、Ｉ／ＯボードＩＯ１〜ＩＯ３の交換など行うことが可能となる。
【００４７】
モジュールパワーオフモードＭＰへの移行が完了すると、この移行完了メッセージが表示部Ｄ１に表示される（Ｓ２４）。そして、オペレータは、モジュールパワーオフモードＭＰへの移行を確認すると、メンテナンス対象となるＩ／ＯボードＩＯ１〜ＩＯ３の電断が可能となり（Ｓ２５）、該当モジュールのメンテナンス作業を行うことができる（Ｓ２６）。このメンテナンス作業により、ＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３のＣＰＵを動作させたまま、Ｉ／ＯボードＩＯ１〜ＩＯ３の交換などを行うことができ、メンテナンス作業後の装置の復帰時間を短縮することができる。
【００４８】
メンテナンス作業が終了すると、オペレータは、該当グループのＩ／ＯボードＩＯ１〜ＩＯ３や電源などのハードウェアを正常に接続し（Ｓ２７）、表示部Ｄ１の画面上で該当モジュールの復帰要求を行う（Ｓ２８）。
【００４９】
該当モジュールの復帰要求が行われると、i）統括制御部ＥＣとＩ／ＯボードＩＯ１〜ＩＯ３間のイーサネット回線が接続され、ii）該当グループのＰＳ制御部ＭＣ１、ＭＣ２またはＬＭ制御部ＭＣ３と、外部機器との通信が開始され、iii）Ｉ／Ｏの自己診断が行われ、iv）Ｉ／ＯボードＩＯ１〜ＩＯ３の初期化が行われ、v）全ての入出力データＤＩＯおよび入出力アドレスＡＩＯのアクセスが開始され、vi）該当グループがメンテナンス状態で起動されることにより、該当グループの復帰が行われる（Ｓ２９）。そして、該当モジュールの復帰が完了すると、この復帰完了メッセージを表示部Ｄ１に表示される（Ｓ３０）。
【００５０】
なお、上述した実施形態では、プロセスシップＰＳ１、ＰＳ２が２台、ロードポートＬＰ１〜ＬＰ３が３台、オリエンタが１台だけ設けられている場合について説明したが、プロセスシップＰＳ１、ＰＳ２は２台以上ならば何台でもよく、ロードポートＬＰ１〜ＬＰ３は１台以上あれば何台でもよく、オリエンタは搬送室ＴＲの両側に２台設けるようにしてもよい。また、各ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２が２台づつ設けられている場合について説明したが、ウェハ載置台は１台づつ設けてもよい。また、ローダアームＬＡ１、ＬＡ２は２段構成の場合について説明したが、１段でもよい。
【００５１】
【発明の効果】
以上説明したように、第１の発明によれば、プロセスシップをローダモジュールに連結することなく、プロセスシップおよびローダモジュールの動作確認を行うことが可能となる。
【００５２】
また、第２の発明によれば、装置全体を停止させることなく、任意のプロセスシップのメンテナンスを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるクラスタツールの電源系の概略構成を示すブロック図である。
【図２】本発明の一実施形態に係わるクラスタツールの動作モードの遷移方法を示すブロック図である。
【図３】本発明の一実施形態に係わるクラスタツールおよび制御系の概略構成を示すブロック図である。
【図４】本発明の一実施形態に係わるプロセスシップの独立制御の構成を示すブロック図である。
【図５】本発明の一実施形態に係わるローダモジュールの独立制御の構成を示すブロック図である。
【図６】本発明の第１実施形態に係わる独立メンテナンス方法を示すフローチャートである。
【図７】本発明の第２実施形態に係わる独立メンテナンス方法を示すフローチャートである。
【符号の説明】
ＬＭ ローダモジュール
ＬＰ１〜ＬＰ３ ロードポート
ＣＳ１〜ＣＳ３ カセット
ＴＲ 搬送室
ＯＲ オリエンタ
ＣＤ１〜ＣＤ３ ロードポートドア
ＬＡ１、ＬＡ２ ローダアーム
ＰＳ１、ＰＳ２ プロセスシップ
ＬＤ１、ＬＤ２ ロードロックドア
ＬＬ１、ＬＬ２ ロードロック室
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ ウェハ載置台
ＬＲ１、ＬＲ２ ロードロックアーム
ＰＧ１、ＰＧ２ プロセスゲート
ＰＭ１、ＰＭ２ プロセス室
ＥＣ 統括制御部
ＭＣ１、ＭＣ２ ＰＳ制御部
ＭＣ３ ＬＭ制御部
ＨＢ１〜ＨＢ３ ハブ
ＩＯ１〜ＩＯ３ Ｉ／Ｏボード
Ｄ１〜Ｄ３ 表示部
ＳＬ システムインターロックボード
ＰＣ１、ＰＣ２ パソコン
Claims (6)
- 複数のユニットからなる半導体製造装置であって、
前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、
前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、
前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、
前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、
前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御するよう構成された
ことを特徴とする半導体製造装置。 - 請求項１記載の半導体製造装置において、
複数の前記ユニットが、処理対象に処理を施すための１以上のプロセスユニットと、前記処理対象を搬送するためのローダユニットとからなることを特徴とする半導体製造装置。 - 請求項２記載の半導体製造装置において、
前記プロセスユニットが、プロセス室とロードロック室とを具備したことを特徴とする半導体製造装置。 - 複数のユニットからなる半導体製造装置であって、
前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、
前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、
前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、
前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御するための制御方法であって、
前記独立制御対象ユニットが、他の前記ユニットと接続して動作させた際に得られる情報を模擬して前記独立制御対象ユニットに入力し、前記独立制御対象ユニットを制御することを特徴とする制御方法。 - 複数のユニットからなる半導体製造装置であって、
前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、
前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、
前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、
前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから取り外した状態で独立に制御するための制御方法であって、
前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、
前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御することを特徴とする制御方法。 - 複数のユニットからなる半導体製造装置であって、
前記ユニットに対してそれぞれ設けられ、前記ユニットを制御するためのユニット制御手段と、
前記ユニット制御手段が前記ユニットに所定の動作をさせるための指示を前記ユニット制御手段に出力する統括制御手段とを備え、
前記ユニットが対応する前記ユニット制御手段のみに基づいて制御可能である半導体製造装置において、
前記複数のユニットのうち少なくとも一つの独立制御対象ユニットを、他の前記ユニットから独立に制御する際に、
前記独立制御対象ユニットの他の前記ユニットを取り外した部位に治具カバーを取付けるとともに、
前記独立制御対象ユニットに、当該独立制御対象ユニットを他の前記ユニットから取り外した状態で独立して動作させるために必要となる信号を模擬する治具を取付けて当該信号を入力し、前記独立制御対象ユニットを制御するよう構成された
ことを特徴とする半導体製造装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083148A JP4884594B2 (ja) | 2001-03-22 | 2001-03-22 | 半導体製造装置及び制御方法 |
| US10/471,289 US7367769B2 (en) | 2001-03-22 | 2002-03-18 | Semiconductor production system, cluster tool, control method of semiconductor production system and maintenance method of cluster tool |
| PCT/JP2002/002538 WO2002078065A1 (fr) | 2001-03-22 | 2002-03-18 | Systeme de production de semi-conducteurs, outil multiposte procede de reglage d'un systeme de production de semi-conducteurs, et procede de maintenance d'outils multiposte |
| TW091105483A TWI300578B (ja) | 2001-03-22 | 2002-03-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001083148A JP4884594B2 (ja) | 2001-03-22 | 2001-03-22 | 半導体製造装置及び制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011249032A Division JP5415513B2 (ja) | 2011-11-14 | 2011-11-14 | 半導体製造装置、クラスタツール及び半導体製造装置の制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002280279A JP2002280279A (ja) | 2002-09-27 |
| JP2002280279A5 JP2002280279A5 (ja) | 2008-04-10 |
| JP4884594B2 true JP4884594B2 (ja) | 2012-02-29 |
Family
ID=18939005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001083148A Expired - Fee Related JP4884594B2 (ja) | 2001-03-22 | 2001-03-22 | 半導体製造装置及び制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7367769B2 (ja) |
| JP (1) | JP4884594B2 (ja) |
| TW (1) | TWI300578B (ja) |
| WO (1) | WO2002078065A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5570775B2 (ja) * | 2008-09-26 | 2014-08-13 | 株式会社日立国際電気 | 基板処理装置のセットアップ方法、基板処理装置により実施される半導体装置の製造方法及び基板処理装置 |
| WO2011016096A1 (ja) * | 2009-08-07 | 2011-02-10 | 株式会社アドバンテスト | 試験装置および試験方法 |
| JP5575507B2 (ja) | 2010-03-02 | 2014-08-20 | 株式会社日立国際電気 | 基板処理装置、基板搬送方法、半導体装置の製造方法および基板処理装置のメンテナンス方法 |
| JP6214861B2 (ja) * | 2012-08-29 | 2017-10-18 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置と基板処理装置の電源管理方法 |
| JP6216193B2 (ja) * | 2013-09-11 | 2017-10-18 | 株式会社荏原製作所 | ユニット制御盤、基板の受け渡しテスト方法、及び基板処理装置 |
| JP6216258B2 (ja) * | 2014-02-04 | 2017-10-18 | 株式会社荏原製作所 | 基板処理装置 |
| KR101548345B1 (ko) * | 2014-04-10 | 2015-09-01 | 피에스케이 주식회사 | 기판 처리 장치, 기판 처리 방법, 그리고 기록 매체 |
| KR102110308B1 (ko) * | 2018-04-23 | 2020-05-14 | 코스텍시스템(주) | 웨이퍼 이송 장치 |
| JP7382769B2 (ja) * | 2019-09-20 | 2023-11-17 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
| US20230183942A1 (en) * | 2021-11-17 | 2023-06-15 | Yanmar Holdings Co., Ltd. | Work Machine Control Method, Work Machine Control Program, Work Machine Control System, And Work Machine |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495417A (en) * | 1990-08-14 | 1996-02-27 | Kabushiki Kaisha Toshiba | System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line |
| JP3309997B2 (ja) * | 1991-09-05 | 2002-07-29 | 株式会社日立製作所 | 複合処理装置 |
| KR100267617B1 (ko) * | 1993-04-23 | 2000-10-16 | 히가시 데쓰로 | 진공처리장치 및 진공처리방법 |
| JP3236724B2 (ja) * | 1993-11-30 | 2001-12-10 | 東京エレクトロン株式会社 | 真空処理装置 |
| JPH07297254A (ja) * | 1994-04-20 | 1995-11-10 | Hitachi Ltd | マルチチャンバ装置およびその制御方法 |
| JP2794558B2 (ja) * | 1996-06-27 | 1998-09-10 | 日本航空電子工業株式会社 | 電子機器 |
| TW466622B (en) * | 1996-09-11 | 2001-12-01 | Hitachi Ltd | Operating method of vacuum processing device and vacuum processing device |
| JP3947761B2 (ja) * | 1996-09-26 | 2007-07-25 | 株式会社日立国際電気 | 基板処理装置、基板搬送機および基板処理方法 |
| JPH10135095A (ja) * | 1996-10-31 | 1998-05-22 | Kokusai Electric Co Ltd | 半導体処理装置における独立運用方法 |
| US6470227B1 (en) * | 1997-12-02 | 2002-10-22 | Murali D. Rangachari | Method and apparatus for automating a microelectric manufacturing process |
| JP2000195925A (ja) * | 1998-12-28 | 2000-07-14 | Anelva Corp | 基板処理装置 |
| US6167320A (en) * | 1999-03-03 | 2000-12-26 | Powell; Roger A. | System for control and resource allocation for the manufacturing of a product |
| US6424880B1 (en) * | 1999-09-10 | 2002-07-23 | Applied Materials, Inc. | Multi-computer chamber control system, method and medium |
| US6461434B1 (en) * | 1999-09-27 | 2002-10-08 | Advanced Micro Devices, Inc. | Quick-change flange |
| US20010041121A1 (en) * | 2000-03-06 | 2001-11-15 | Grunes Howard E. | Single chamber vacuum processing tool |
| US20020099465A1 (en) * | 2001-01-19 | 2002-07-25 | Allen Su | Methods and apparatus for facilitating communication between devices via an industrial network |
| US6842659B2 (en) * | 2001-08-24 | 2005-01-11 | Applied Materials Inc. | Method and apparatus for providing intra-tool monitoring and control |
-
2001
- 2001-03-22 JP JP2001083148A patent/JP4884594B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-18 US US10/471,289 patent/US7367769B2/en not_active Expired - Lifetime
- 2002-03-18 WO PCT/JP2002/002538 patent/WO2002078065A1/ja active Application Filing
- 2002-03-21 TW TW091105483A patent/TWI300578B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US7367769B2 (en) | 2008-05-06 |
| TWI300578B (ja) | 2008-09-01 |
| JP2002280279A (ja) | 2002-09-27 |
| WO2002078065A1 (fr) | 2002-10-03 |
| US20040092069A1 (en) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4884594B2 (ja) | 半導体製造装置及び制御方法 | |
| US5448470A (en) | Multiprocessing apparatus | |
| US6312525B1 (en) | Modular architecture for semiconductor wafer fabrication equipment | |
| US8295968B2 (en) | Setup method of substrate processing apparatus | |
| US20100161121A1 (en) | Networked industrial control and method for changing of an operating mode of such an industrial control | |
| JPH0950948A (ja) | 半導体製造装置の障害対処システム | |
| US7449349B2 (en) | Processing schedule creating method, coating and developing apparatus, pattern forming apparatus and processing system | |
| TWI270956B (en) | Substrate processing apparatus and substrate processing method | |
| JP5415513B2 (ja) | 半導体製造装置、クラスタツール及び半導体製造装置の制御方法 | |
| JP2005322762A (ja) | 基板処理装置 | |
| US20080148010A1 (en) | Semiconductor integrated circuit | |
| CN101802977B (zh) | 被处理体处理系统及其控制方法 | |
| KR20140100894A (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| US20080069669A1 (en) | Substrate processing device, method of adjusting pressure in substrate processing device, and method of executing charge neutralization processing on mounting table of substrate processing device | |
| JP2006339662A (ja) | 半導体製造装置の障害対処システム | |
| JP2019087614A (ja) | 基板処理装置及び通知方法 | |
| JP4199324B2 (ja) | 固体デバイス製造装置 | |
| JP2008098670A (ja) | 半導体製造装置の障害対処システム | |
| KR20080071680A (ko) | 기판 제조를 위한 인라인 시스템 | |
| JP2004047837A (ja) | 基板処理装置のプログラム追加方法及び基板処理システム | |
| JP3314038B2 (ja) | 複合処理装置 | |
| JP6083769B2 (ja) | 小型製造装置及びこれを用いた製造システム | |
| JP5346254B2 (ja) | 半導体製造装置の制御装置及び制御方法 | |
| KR20080009827A (ko) | 반도체 제조 설비의 전원 공급 장치를 위한 원격 제어시스템 | |
| JP3443576B2 (ja) | 複合処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4884594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |