JP4873859B2 - 相変化メモリ及び相変化メモリを形成する方法 - Google Patents

相変化メモリ及び相変化メモリを形成する方法 Download PDF

Info

Publication number
JP4873859B2
JP4873859B2 JP2004560261A JP2004560261A JP4873859B2 JP 4873859 B2 JP4873859 B2 JP 4873859B2 JP 2004560261 A JP2004560261 A JP 2004560261A JP 2004560261 A JP2004560261 A JP 2004560261A JP 4873859 B2 JP4873859 B2 JP 4873859B2
Authority
JP
Japan
Prior art keywords
phase change
conductor
heater
change material
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004560261A
Other languages
English (en)
Other versions
JP2006510218A (ja
Inventor
チアン,チエン
エイチ デニソン,チャールズ
エイ ラウリー,タイラー
Original Assignee
オヴォニクス,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オヴォニクス,インコーポレイテッド filed Critical オヴォニクス,インコーポレイテッド
Publication of JP2006510218A publication Critical patent/JP2006510218A/ja
Application granted granted Critical
Publication of JP4873859B2 publication Critical patent/JP4873859B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8413Electrodes adapted for resistive heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Resistance Heating (AREA)

Description

本発明は、電子メモリに関し、特に、状態変化材料を使用する電子メモリに関する。
相変化材料は、少なくとも2つの異なる状態を示すことが可能である。それらの状態は、非晶質状態及び結晶状態である。それらの状態の遷移は選択的に開始される。一般に、非晶質状態は結晶状態より比較的大きい比抵抗値を示すため、それらの状態を区別することが可能である。非晶質状態は非常に乱れた原子構造を有する。一般に、いずれの相変化材料を利用することが可能である。しかしながら、一部の形態においては、カルコゲナイド系合金材料が特に適する。
相変化は可逆的に起こり得る。それ故、メモリは、温度変化に応じて、非晶質状態から結晶状態に変化し得て、その後、非晶質状態に可逆的に戻り得て、その逆も又起こり得る。実際には、各々のメモリセルは、高抵抗状態と低抵抗状態との間で可逆的に変化する、プログラム可能な抵抗とみなすことが可能である。相変化は抵抗加熱によりもたらすことが可能である。
既存の相変化メモリは、種々の欠点を示すことがある。それ故、相変化メモリのより良好な方式に対する要請が存在している。
図1を参照するに、相変化メモリ10は、相変化材料層の上部における上部電極12を有する。本発明の一実施形態においては、層14はカルコゲナイド系材料を有する。相変化メモリ材料の例としては、テルル−ゲルマニウム−アンチモン(TexGeySBz)系材料又はGeSbTe合金の種類のカルコゲナイド系元素組成を有するが、それらの限定されるものではなく、又、本発明の範囲において、それらのみに限定されるものではない。代替として、電子的特性(例えば、抵抗、容量等)が、例えば、光、熱又は電流等のエネルギーの適用により変化されることが可能である、他の相変化材料を用いることが可能である。層14は、本発明の一実施形態においては、実質的に平面的である。
ヒータ18は、本質的に層14の下に形成されることが可能である。層18は、チタンシリコン窒化物、タンタル窒化物又は他の抵抗加熱材料から構成されることが可能である。ヒータ18は、抵抗加熱をもたらす抵抗材料を有することが可能である。
導体20は、ヒータ18に接触し、ヒータ18に電流を供給するために、電気絶縁体16の中を貫いて伸びている。いずれの電気絶縁性材料を用いることが可能である。絶縁体16は、層14が基板11に対して平行であり、導体20に対して垂直であるように、半導体基板11対して位置付けられることが可能である。
一部の実施形態においては、相変化材料スタックの平面的性質はステップカバレッジを改善し、界面清浄度を改善し、良好な断熱性にオプションを付加し、そして更に再生可能な装置性能をもたらす。
図2を参照するに、図1に示す構造を形成するための一処理に従って、初期に、接着層24が基板11の全体に亘って絶縁体16の上部に堆積される。接着層24は、絶縁体16への層14の接着を改善することが可能である。接着層の例は、ポリシリコン層である。レジスト22は、接着層24の全体に亘って形成されることが可能である。
本発明の一実施形態に従って、レジスト22においてパターンを形成するために、電子ビームパターニング技術を使用することが可能である。電子ビームパターニング技術を使用することにより、レジスト22に転写されるクリティカルディメンジョンをより小さくすることが可能である。パターン26及びレジスト22は、レジスト22を貫通して伸び、図3に示すように、接着層24及び絶縁体16を貫通してエッチングするためのエッチングマスクとして最終的に機能する、パッセージ28を形成するために用いることが可能である。
他の実施形態においては、位相シフトマスキング、クロムレス位相シフトマスキング又はスペーサを用いる従来のリソグラフィを含む、開口を形成するための他の技術を用いることが可能である。
図4を参照するに、幾つかの例として、パッセージ28の下部は、例えば、タングステン、アルミニウム又は銅のような導電材料30で満たされることが可能である。導電材料30は、次いで、導電材料30の高さを減少させるように、浸漬又はエッチング(湿式又は乾式)されることが可能である。それに続いて、他の導電材料32を堆積させることが可能である。この導電材料32は、例えば、チタンシリコン窒化物を含む、上記のいずれの抵抗加熱材料であることが可能であり、又は、その導電材料32は、チタンアルミニウム窒化物又はタンタル窒化物であることが可能である。その後、化学的機械研磨(CMP)段階が、その構成の上部表面を平坦化させるために用いられる。
次に、図5を参照するに、図1に示している構造を形成するための他の技術は、適切な基板(図示せず)の全体に亘る絶縁体16において、適切なサイズの孔36を形成することから始まる。この例においては、従来のリソグラフィを用いることが可能である。適切なパターンが、適切な孔36をエッチングして、接着層24及び絶縁体16を貫通して形成される。孔36は、次いで、酸化物及び窒化物を有するいずれの適切な材料であることが可能であるサイドウォールスペーサ材料34でコーティングされる。サイドウォールスペーサ材料34は、開口36のサイズを減少させ、リソグラフィの限界を補償する。
孔36は、次いで、図6に示すように、タングステンのような導電材料38で満たされる。導電材料38は、次いで、図7に示すような凹部40を形成するために、浸漬又はエッチング(湿式又は乾式)により除去される。浸漬又はエッチング除去により形成された凹部40は、次いで、図8に示すように、チタンシリコン窒化物の等の第2導電材料42で満たされる。ヒータ18(図1参照)は、材料38を有する導電材料20(図1参照)の上に材料42を有することが可能である。
図9を参照するに、本発明の他の実施形態に従って、相変化メモリ10aは又、平面的構成の状態である、相変化材料14の上の上部電極12を有することが可能である。ヒータ46は絶縁体44を規定する。ヒータ46は、絶縁体16において規定された導体48に結合される。
図10を参照するに、図9に示す構造を形成するための一実施形態に従って、初期に、導電材料48は、従来の技術を用いて、絶縁体16における孔において規定される。絶縁体16は、次いで、接着促進層又は接着層52と絶縁層50とで覆われる。
絶縁体50は、次いで、図11に示すように、いずれの適切なリソグラフィ技術を用いて、開口54を形成するためにパターニングされる。従来のリソグラフィを用いる実施形態を提供する一方、開口54は又、2つの付加的な例として、電子ビームリソグラフィ又は位相シフトマスキングを用いて、形成されることが可能である。電子ビームリソグラフィ又は位相シフトマスキングを用いる場合、サイドウォールスペーサはある状況下では不必要であることが可能である。
図12を参照するに、従来のリソグラフィが用いられる実施形態に従って、開口54は、サイドウォールスペーサ材料56でコーティングされるサイドウォール58は、図13に示すように、異方性エッチング技術を用いて形成されることが可能である。
マスクとしてサイドウォールスペーサ58を用いて、接着層52は、図14に示すように、導電材料48までエッチングされる。次いで、図15に示すように、ヒータ材料46が残りの開口60に堆積される。
次に、図16を参照するに、メモリ10aを形成するための他の技術に従って、一対の層62及び64は、それらの層に転写されるアパーチャ60を有することが可能である。一実施形態においては、アパーチャ60は、電子ビームリソグラフィ技術を用いて、転写される。アパーチャ60は、絶縁体16において形成された導電材料層48と連通している。その後、図17に示すように、ヒータ材料62が、導電材料48に電気的に結合するように、アパーチャ60中に形成される。適切な相変化材料層が、ヒータ62の上に形成され、上部電極が、上記のように付加される。
次に、図18を参照するに、相変化メモリ10bは、相変化材料層14の上に上部電極12を有することが可能である。リング形状のヒータ78が相変化材料層14の下に位置付けられることが可能である。ヒータ78は、絶縁体16において規定されたカップ形状の導電材料70と連通状態にあることが可能である。
図18に示している構造を形成するための一実施形態に従って、初期に、絶縁性サイドウォールスペーサ66が、図19に示すように、適切な半導体基板の上の絶縁体におけるアパーチャ68において、上記のように形成されることが可能である。
図20を参照するに、図19に示す開口68は、導電材料70で覆われることが可能である。導電材料70は、図21に示すように、絶縁体のようなフィル材料72で満たされる。
図21に示す構造は、図22に示す構造を達成するために、平坦化される。次に、導電材料70は、図23に示すように、リング形状の窪み76を形成するように浸漬又はエッチングされる。窪みは、次いで、図24に示すように、カップ形状の導電材料70に結合したリング形状のヒータ66を形成するように、ヒータ材料78で満たされる。
図25を参照するに、相変化メモリ10cは、相変化材料層14の上に上部電極12を有することが可能である。ヒータ18は、接着層79及び断熱層80において相変化材料層14の下に位置付けられる。断熱層80は、上記のような導電材料20を規定する孔を有する絶縁体82の上に置かれている。
断熱層80は、酸化物のような他の絶縁性材料より良好な断熱性を備えている。断熱層80は、上記のいずれの実施形態において用いられることが可能である。断熱層80は、一実施形態における酸化物に比べて、4倍又はそれ以上小さい熱伝導性を有することが可能である。例えば、断熱層80はキセロゲル又は有機高分子であることが可能である。
キセロゲルは、多孔から液体が除去されるゲルである。キセロゲルは超臨界乾燥処理からもたらされる。それ故、キセロゲルは、大気圧下且つ室温に近い温度で乾燥されるゲルである。キセロゲルは、固体ネットワークによる非常に低い透水性と共にクラッキングを回避するように緩やかに乾燥する特性を有する。キセロゲルは、酸化物に比べて10倍又はそれ以上小さい熱伝導性を有することが可能である。
一部の実施形態においては、上記の構造は、従来のプロセスフローで必要な重要なマスク層及び処理段階を減少させることが可能である。それらのフローは、一部の実施形態においては、最適な熱効率のために適切な位置に最適な材料を用いることを可能にする。それ故、本発明の一部の実施形態においては、次のような特性、即ち、少ないマスキング処理によるより安価なコスト、及び熱的結合における熱の損失が小さいことによるより良好な性能の1つ又はそれ以上を有することが可能である。
図26に示す、処理器に基づくシステム84は、例えば、ディジタル信号処理器又は汎用処理器であることが可能である処理器86を有することが可能である。処理器86は、ワイヤレスの実施形態においては、ワイヤレスインタフェース90にバス88により結合されることが可能であり、相変化メモリ10は、例えば、上記のいずれの実施形態であることが可能である。しかしながら、本発明は、決して、ワイヤレスアプリケーションに限定されるものではない。
本発明については、限定された数の実施形態に関して説明したが、当業者は、それらから数多くの修正及び変形が可能であることを理解するであろう。同時提出の特許請求の範囲は、本発明の範囲及び主旨から逸脱することなく、そのような修正及び変形全てを網羅することが意図されている。
本発明の一実施形態の、拡大された一部の断面図である。 製造過程における図1に示す実施形態の、拡大された一部の断面図である。 図2に対応する、続く段階における、拡大された一部の断面図である。 続く段階における、拡大された断面図である。 製造の初期段階における、本発明の他の実施形態の、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階における、図7に示している実施形態の、拡大された一部の断面図である。 本発明の他の実施形態の、拡大された一部の断面図である。 本発明の一実施形態に従った図9に示す実施形態の製造の初期段階の、拡大された一部の断面図である。 製造の続く段階における本発明の一実施形態に従った図10に示す実施形態の、拡大された一部の断面図である。 本発明の他の実施形態に従った製造の続く段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の他の段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の後の段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の後の段階における、拡大された一部の断面図である。 本発明の一実施形態に従った図9に示す構造を形成するための他の技術に従った製造の初期段階における、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階における図16に示す実施形態の、拡大された一部の断面図である。 本発明の他の実施形態の、拡大された一部の断面図である。 製造の初期段階における図18に示す実施形態の、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階の、拡大された一部の断面図である。 本発明の一実施形態に従った製造の続く段階における図20に示す実施形態の、拡大された一部の断面図である。 本発明の一実施形態に従った続く段階における、拡大された一部の断面図である。 本発明の一実施形態に従った続く段階における、拡大された一部の断面図である。 本発明の一実施形態に従った続く段階における、拡大された一部の断面図である。 本発明の他の実施形態の、拡大された一部の断面図である。 本発明の一実施形態におけるシステムの模式図である。

Claims (27)

  1. 相変化メモリを形成する方法であって:
    半導体基板の一主表面上に絶縁体層を形成する段階;
    前記絶縁体層を貫いて形成されたパッセージ内に第1導電性材料による導体を形成する段階;
    前記導体上で、且つ前記パッセージ内に第2導電性材料による相変化材料ヒータを形成し、その表面が前記絶縁体層の表面と同一平面となるようにする段階;
    前記絶縁体層及び前記相変化材料ヒータ上に且つ前記半導体基板の前記主表面の前記主表面に対して実質的に平行に、平面的相変化材料層を形成する段階;並びに
    前記平面的相変化材料層上に上部電極を形成する段階;
    を有する方法であり、
    前記平面的相変化材料層と熱的に接触している前記相変化材料ヒータは前記平面的相変化材料層を加熱することが可能であり、前記導体を介して前記相変化材料ヒータに電流が供給される;
    方法。
  2. 請求項1に記載の方法であって、前記パッセージを形成するために電子ビームリソグラフィを用いる段階を有する、方法。
  3. 請求項1に記載の方法であって、前記パッセージ内にサイドウォールスペーサを形成する段階を有する、方法。
  4. 請求項1に記載の方法であって、前記導体は前記相変化材料ヒータと実質的に同じ幅を有する、方法。
  5. 請求項1に記載の方法であって、前記導体は前記相変化材料ヒータより広い幅を有する、方法。
  6. 請求項5に記載の方法であって、前記導体は絶縁体で覆われ、前記絶縁体内に前記導体に達する孔が形成され、前記孔内に前記相変化材料ヒータを形成する段階を有する、方法。
  7. 請求項6に記載の方法であって、電子ビームリソグラフィを用いて前記孔を形成する段階を有する、方法。
  8. 請求項6に記載の方法であって、前記孔内にサイドウォールスペーサを形成する段階を有する、方法。
  9. 請求項1に記載の方法であって、前記導体はカップ形状の導体である、方法。
  10. 請求項9に記載の方法であって、前記相変化材料ヒータはリング形状のヒータである、方法。
  11. 請求項10に記載の方法であって、前記絶縁体層において開口が形成されて、該開口の壁の上に第2の絶縁体層が形成され、前記導体が中央に開口を有するように、前記第2の絶縁体層を導電材料で覆われ絶縁体で前記開口が満たされ、そして前記導電材料の一部を除去して、リング形状の窪みが形成され、前記相変化材料ヒータを形成するように材料が前記窪みに満たされる、方法。
  12. 請求項1に記載の方法であって、前記絶縁体層の上に形成したキセロゲルの上に前記平面的相変化材料層を形成する段階を有する、方法。
  13. 半導体基板の一主表面上に形成された絶縁体層;
    前記絶縁体層を貫いて形成されたパッセージ内に形成された第1導電性材料による導体;
    前記導体上で、且つ前記パッセージ内に形成され、その表面が前記絶縁体層の表面と同一平面にある第2導電性材料による相変化材料ヒータ;
    前記絶縁体層及び前記相変化材料ヒータ上に且つ前記半導体基板の前記主表面の前記主表面に対して実質的に平行に形成された平面的相変化材料層;並びに
    前記平面的相変化材料層上に形成された上部電極;
    を有する相変化メモリであって、
    前記平面的相変化材料層と熱的に接触している前記相変化材料ヒータは前記平面的相変化材料層を加熱することが可能であり、前記導体を介して前記相変化材料ヒータに電流が供給される;
    相変化メモリ。
  14. 請求項13に記載の相変化メモリであって、前記パッセージはサイドウォールスペーサを有する、相変化メモリ。
  15. 請求項13に記載の相変化メモリであって、前記導体は前記相変化材料ヒータと実質的に同じ幅を有する、相変化メモリ。
  16. 請求項13に記載の相変化メモリであって、前記導体はカップ形状の導体である、相変化メモリ。
  17. 請求項13に記載の相変化メモリであって、前記相変化材料ヒータはリング形状であり、前記導体の上に形成される、相変化メモリ。
  18. 請求項16に記載の相変化メモリであって、前記導体は中央の開口によりカップ形状にされる、相変化メモリ。
  19. 請求項18に記載の相変化メモリであって、前記開口を絶縁体で満たす、ことを特徴とする相変化メモリ。
  20. 請求項13に記載の相変化メモリであって、前記導体は前記相変化材料ヒータより広い、相変化メモリ。
  21. 基板;
    該基板の上の絶縁体;
    該絶縁体を貫通するパッセージ;
    前記パッセージ内に、その表面が前記絶縁体の表面と同一平面となるように形成されたヒータ;
    前記絶縁体及び前記ヒータの上の且つ前記基板に対して並行の平面的相変化材料層;
    前記平面的相変化材料層上に形成された上部電極;並びに
    前記基板と前記ヒータとの間の前記パッセージ内の導体;
    を有する相変化メモリ。
  22. 請求項21に記載の相変化メモリであって、前記導体は細長い形状の導体である、相変化メモリ。
  23. 請求項21に記載の相変化メモリであって、前記導体はカップ形状の導体である、相変化メモリ。
  24. 請求項22に記載の相変化メモリであって、前記ヒータはリング形状のヒータである、相変化メモリ。
  25. 請求項21に記載の相変化メモリであって、前記絶縁体と前記平面的相変化材料層との間にキセロゲルを有する、相変化メモリ。
  26. 請求項21に記載の相変化メモリであって、前記パッセージ内にサイドウォールスペーサを有する、相変化メモリ。
  27. 請求項21に記載の相変化メモリであって、前記導体は前記ヒータより広い、相変化メモリ。
JP2004560261A 2002-12-13 2003-04-28 相変化メモリ及び相変化メモリを形成する方法 Expired - Fee Related JP4873859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/319,214 US6869883B2 (en) 2002-12-13 2002-12-13 Forming phase change memories
US10/319,214 2002-12-13
PCT/US2003/013134 WO2004055825A1 (en) 2002-12-13 2003-04-28 Forming phase change memories

Publications (2)

Publication Number Publication Date
JP2006510218A JP2006510218A (ja) 2006-03-23
JP4873859B2 true JP4873859B2 (ja) 2012-02-08

Family

ID=32506604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004560261A Expired - Fee Related JP4873859B2 (ja) 2002-12-13 2003-04-28 相変化メモリ及び相変化メモリを形成する方法

Country Status (8)

Country Link
US (3) US6869883B2 (ja)
JP (1) JP4873859B2 (ja)
KR (1) KR100829680B1 (ja)
CN (1) CN100442390C (ja)
AU (1) AU2003228728A1 (ja)
MY (1) MY135719A (ja)
TW (1) TWI229864B (ja)
WO (1) WO2004055825A1 (ja)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889544B2 (en) 2004-04-05 2011-02-15 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US7966429B2 (en) * 2007-05-28 2011-06-21 Super Talent Electronics, Inc. Peripheral devices using phase-change memory
US7471556B2 (en) * 2007-05-15 2008-12-30 Super Talent Electronics, Inc. Local bank write buffers for accelerating a phase-change memory
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US7425735B2 (en) * 2003-02-24 2008-09-16 Samsung Electronics Co., Ltd. Multi-layer phase-changeable memory devices
US7115927B2 (en) * 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
KR100567067B1 (ko) * 2004-06-30 2006-04-04 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
KR100618855B1 (ko) 2004-08-02 2006-09-01 삼성전자주식회사 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법
CN100397561C (zh) * 2004-08-06 2008-06-25 中国科学院上海微系统与信息技术研究所 一种纳米相变存储器器件单元的制备方法
US7135696B2 (en) * 2004-09-24 2006-11-14 Intel Corporation Phase change memory with damascene memory element
US7023008B1 (en) * 2004-09-30 2006-04-04 Infineon Technologies Ag Resistive memory element
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
EP1710807B1 (en) * 2005-04-08 2008-11-26 STMicroelectronics S.r.l. Phase change memory cell with tubular heater and manufacturing method thereof
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
EP1717861B1 (en) * 2005-04-27 2010-08-25 STMicroelectronics Srl Vertical MOSFET transistor operating as a selector in nonvolatile memory devices
KR100707190B1 (ko) 2005-05-07 2007-04-13 삼성전자주식회사 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
KR100655440B1 (ko) * 2005-08-30 2006-12-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100721017B1 (ko) * 2005-12-28 2007-05-22 삼성전자주식회사 불휘발성 메모리 소자 및 그의 형성 방법
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
KR100679270B1 (ko) * 2006-01-27 2007-02-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US7812334B2 (en) 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US9178141B2 (en) 2006-04-04 2015-11-03 Micron Technology, Inc. Memory elements using self-aligned phase change material layers and methods of manufacturing same
KR100868321B1 (ko) * 2006-04-14 2008-11-11 재단법인서울대학교산학협력재단 다중 비트 상변화 메모리 소자의 단위 셀
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 GeBiTe막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
KR100822800B1 (ko) * 2006-05-24 2008-04-17 삼성전자주식회사 상변화 기억소자 및 그 형성 방법
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
CN100461483C (zh) * 2006-06-23 2009-02-11 中国科学院上海微系统与信息技术研究所 减小相变存储器加热电极面积的方法
US7750333B2 (en) * 2006-06-28 2010-07-06 Intel Corporation Bit-erasing architecture for seek-scan probe (SSP) memory storage
JP4865433B2 (ja) 2006-07-12 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4437299B2 (ja) 2006-08-25 2010-03-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US20080064198A1 (en) * 2006-09-11 2008-03-13 Wolodymyr Czubatyj Chalcogenide semiconductor memory device with insulating dielectric
JP4267013B2 (ja) 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
TW200832771A (en) * 2007-01-25 2008-08-01 Ind Tech Res Inst Phase change memory device and method of fabricating the same
US7456460B2 (en) * 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7462858B2 (en) * 2007-01-29 2008-12-09 International Business Machines Corporation Fabrication of phase change memory element with phase-change electrodes using conformal deposition
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7643334B1 (en) 2007-04-26 2010-01-05 Super Talent Electronics, Inc. High-speed controller for phase-change memory peripheral device
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
US7440316B1 (en) 2007-04-30 2008-10-21 Super Talent Electronics, Inc 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
TWI336925B (en) 2007-05-31 2011-02-01 Ind Tech Res Inst Phase-change memory cell structures and methods for fabricating the same
KR100911473B1 (ko) * 2007-06-18 2009-08-11 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
CN101330126B (zh) * 2007-06-19 2010-12-01 财团法人工业技术研究院 相变化存储单元结构及其制造方法
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7687794B2 (en) * 2007-07-23 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for uniform contact area between heater and phase change material in PCRAM device
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
US8076664B2 (en) * 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
JP4929228B2 (ja) * 2008-01-23 2012-05-09 韓國電子通信研究院 相変化メモリー素子及びその製造方法
US8062977B1 (en) 2008-01-31 2011-11-22 Novellus Systems, Inc. Ternary tungsten-containing resistive thin films
US8158965B2 (en) * 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US20090239334A1 (en) * 2008-03-20 2009-09-24 International Business Machines Corporation Electrode formed in aperture defined by a copolymer mask
US20090275198A1 (en) * 2008-05-01 2009-11-05 Smuruthi Kamepalli Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
US7939817B2 (en) * 2008-07-03 2011-05-10 Qimonda Ag Integrated circuit including memory element with spatially stable material
US8009468B2 (en) * 2008-07-03 2011-08-30 Qimonda Ag Method for fabricating an integrated circuit including memory element with spatially stable material
US7888665B2 (en) * 2008-08-21 2011-02-15 Qimonda Ag Integrated circuit including memory cell having cup-shaped electrode interface
US7848139B2 (en) * 2008-09-18 2010-12-07 Seagate Technology Llc Memory device structures including phase-change storage cells
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8243506B2 (en) * 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9099637B2 (en) * 2013-03-28 2015-08-04 Intellectual Discovery Co., Ltd. Phase change memory and method of fabricating the phase change memory
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
CN105098063A (zh) * 2014-04-28 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
CN105244437A (zh) * 2014-07-08 2016-01-13 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
US11271151B2 (en) 2019-06-12 2022-03-08 International Business Machines Corporation Phase change memory using multiple phase change layers and multiple heat conductors
US11239418B2 (en) 2020-01-06 2022-02-01 International Business Machines Corporation Memory device having a ring heater
US11800817B2 (en) 2021-06-21 2023-10-24 International Business Machines Corporation Phase change memory cell galvanic corrosion prevention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058385A1 (en) * 1997-06-19 1998-12-23 Energy Conversion Devices, Inc. Memory element with energy control mechanism
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP2004110867A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6764894B2 (en) * 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
EP1318552A1 (en) 2001-12-05 2003-06-11 STMicroelectronics S.r.l. Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US6869883B2 (en) * 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
WO1998058385A1 (en) * 1997-06-19 1998-12-23 Energy Conversion Devices, Inc. Memory element with energy control mechanism
JP2004110867A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル

Also Published As

Publication number Publication date
MY135719A (en) 2008-06-30
TW200410246A (en) 2004-06-16
KR20050084240A (ko) 2005-08-26
US7196351B2 (en) 2007-03-27
WO2004055825A1 (en) 2004-07-01
CN100442390C (zh) 2008-12-10
TWI229864B (en) 2005-03-21
JP2006510218A (ja) 2006-03-23
US20070138467A1 (en) 2007-06-21
US20050104231A1 (en) 2005-05-19
US6869883B2 (en) 2005-03-22
AU2003228728A1 (en) 2004-07-09
US20040114317A1 (en) 2004-06-17
US7348620B2 (en) 2008-03-25
KR100829680B1 (ko) 2008-05-16
CN1714405A (zh) 2005-12-28

Similar Documents

Publication Publication Date Title
JP4873859B2 (ja) 相変化メモリ及び相変化メモリを形成する方法
JP4150667B2 (ja) ポアの位置を高くした相変化型メモリ
KR100595450B1 (ko) 상 변화 재료 메모리 디바이스
US7803655B2 (en) Method to manufacture a phase change memory
KR100594849B1 (ko) 복수 층 위상-변화 메모리
US6791102B2 (en) Phase change memory
US20060163553A1 (en) Phase change memory and fabricating method thereof
US8119528B2 (en) Nanoscale electrodes for phase change memory devices
US8067260B1 (en) Fabricating sub-lithographic contacts
KR101072993B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US20070096072A1 (en) Lateral phase change memory
CN102412367A (zh) 相变存储器底部电极的制作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100701

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees