JP4873007B2 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP4873007B2
JP4873007B2 JP2008509693A JP2008509693A JP4873007B2 JP 4873007 B2 JP4873007 B2 JP 4873007B2 JP 2008509693 A JP2008509693 A JP 2008509693A JP 2008509693 A JP2008509693 A JP 2008509693A JP 4873007 B2 JP4873007 B2 JP 4873007B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
capacitance
bias
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008509693A
Other languages
English (en)
Other versions
JPWO2007116566A1 (ja
Inventor
敬 戸上
久保寺紀之
剛 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008509693A priority Critical patent/JP4873007B2/ja
Publication of JPWO2007116566A1 publication Critical patent/JPWO2007116566A1/ja
Application granted granted Critical
Publication of JP4873007B2 publication Critical patent/JP4873007B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Microwave Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Description

この発明は、コンデンサに関するもので、特に、外部から印加される直流バイアスによって容量が変えられるコンデンサに関するものである。
可変コンデンサのうち、外部から印加される直流バイアスによって容量が変えられるコンデンサとして、たとえば特公平５−１９９７０号公報（特許文献１）に記載されたものがある。図２４および図２５を参照して、特許文献１に記載されたコンデンサについて説明する。図２４は、コンデンサを、誘電体層の積層方向に向く断面をもって示す正面図であり、図２５は、コンデンサを、誘電体層の主面方向に延びる断面をもって示す平面図である。
図２４に示すように、コンデンサ１は、複数の誘電体層２をもって構成される積層構造を有する、直方体状のコンデンサ本体３を備えている。コンデンサ本体３は、また、互いに対をなす直流バイアス印加用電極４および５と、互いに対をなす容量取得用電極６および７とを備えている。容量取得用電極６および７は、直流バイアス印加用電極４および５の間に位置している。また、直流バイアス印加用電極４、容量取得用電極６、容量取得用電極７および直流バイアス印加用電極５の各々の間には、誘電体層２が位置されている。
上述した直流バイアス印加用電極４および５ならびに容量取得用電極６および７の各々のパターンが図２５によく示されている。図２５において、（ａ）、（ｂ）、（ｃ）および（ｄ）は、積層順序に対応していないが、図２５（ａ）は、直流バイアス印加用電極４が通る断面を示し、図２５（ｂ）は、直流バイアス印加用電極５が通る断面を示し、図２５（ｃ）は、容量取得用電極６が通る断面を示し、図２５（ｄ）は、容量取得用電極７が通る断面を示している。
図２５によく示されているように、コンデンサ本体３は、積層方向に延びる４つの側面８〜１１を有している。側面８、９、１０および１１上には、それぞれ、直流バイアス印加用端子導体膜１２および１３ならびに容量取得用端子導体膜１４および１５が設けられている。
図２５（ａ）に示すように、直流バイアス印加用電極４は、側面８にまで引き出され、ここで直流バイアス印加用端子導体膜１２に電気的に接続される。図２５（ｂ）に示すように、直流バイアス印加用電極５は、側面９にまで引き出され、ここで直流バイアス印加用端子導体膜１３に電気的に接続される。図２５（ｃ）に示すように、容量取得用電極６は、側面１０にまで引き出され、ここで容量取得用端子導体膜１４に電気的に接続される。図２５（ｄ）に示すように、容量取得用電極７は、側面１１にまで引き出され、ここで容量取得用端子導体膜１５に電気的に接続される。
以上のような構成を有するコンデンサ１において、対をなす容量取得用電極６および７間に形成される静電容量は、容量取得用端子導体膜１４および１５から取り出される。このとき、直流バイアス印加用端子導体膜１２および１３を通して、直流バイアス印加用電極４および５間に直流バイアスが印加されると、直流バイアス印加用電極４および５間に位置する誘電体層２の誘電率等の誘電特性が変化する。したがって、上述した容量取得用電極６および７間に位置する誘電体層２の誘電特性が変化することになり、その結果として、容量取得用端子導体膜１４および１５を通して取り出される静電容量を変化させることができる。
図２４に示したコンデンサ１に類似する構成が特公平５−１９９６９号公報（特許文献２）に記載されている。図２６は、特許文献２に記載されたコンデンサ１ａを示す、図２４に対応する図である。図２６において、図２４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図２６に示したコンデンサ１ａでは、直流バイアス印加用電極４および５が、容量取得用電極６および７の間に挟まれるように位置している。その他の構成については、図２４に示したコンデンサ１と実質的に同様である。
これらのコンデンサ１および１ａには、しかしながら、次のような解決されるべき課題がある。
まず、コンデンサ１および１ａでは、容量を可変とするため、コンデンサ本体３に設けられる電極としては、直流バイアス印加用電極４および５ならびに容量取得用電極６および７というように、少なくとも４層の電極が必要であり、また、電極４〜７の各々の間を隔てる誘電体層２については、少なくとも３層必要であり、小型化を図る上で不利となる。
また、図２４に示したコンデンサ１においては、誘電特性を変化させたい誘電体層２は単に１層に過ぎないにも関わらず、構造上、３層の誘電体層２に直流バイアスを印加しなければならない。電界強度は電極間距離に反比例するため、上記構造の場合、各誘電体層２の厚みが同じであるとすれば、必要な電界強度を得るためには、１層の場合の３倍の直流電圧を印加する必要があり、駆動電圧が高くなるという弊害がもたらされる。また、直流バイアス印加用電極４および５間に位置する誘電体層２のすべてが静電容量取得に関与するわけではないため、体積容量が低下し、小型でありながら大容量化を実現することが困難である。
他方、図２６に示したコンデンサ１ａの場合には、容量取得用電極６および７の間に直流バイアス印加用電極４および５が配置されているため、静電容量取得のための誘電体層２の一部には直流バイアスが印加されない。誘電体層２の各々の厚みが同じである場合、直流バイアスが印加される誘電体層の厚みは、静電容量取得に寄与する誘電体層２の合計厚みの１／３になり、容量の変化率については、誘電体層２の材料自体がもつ直流バイアス特性の１／３以下にまで低下するという弊害がもたらされる。また、構造上、容量取得用電極６および７間の距離を短くすることが困難であるため、小型でありながら大容量化を図るには不利である。
特公平５−１９９７０号公報 特公平５−１９９６９号公報
そこで、この発明の目的は、上述したような課題を解決し得るコンデンサを提供しようとすることである。
この発明は、直流バイアス印加用電極の配置態様に関して、第１、第２および第３の局面に分類される。
第１の局面では、この発明に係るコンデンサは、複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備える。コンデンサ本体は、特定の誘電体層に沿って設けられるアース用電極と、特定の誘電体層を介してアース用電極と対向しかつアース用電極との間で直流バイアスを印加するために用いられる直流バイアス印加用電極と、特定の誘電体層を介してアース用電極と対向することによって静電容量を形成するように設けられる容量取得用電極とを含んでいる。上記アース用電極と直流バイアス印加用電極と容量取得用電極との位置関係に関して、直流バイアス印加用電極が、アース用電極と容量取得用電極との間に位置されても、容量取得用電極が、アース用電極と直流バイアス印加用電極との間に位置されてもよい。
上記コンデンサは、さらに、アース用電極に電気的に接続されるアース用端子導体膜と、直流バイアス印加用電極に電気的に接続される直流バイアス印加用端子導体膜と、容量取得用電極に電気的に接続される第１の容量取得用端子導体膜とを備え、これらアース用端子導体膜、直流バイアス印加用端子導体膜および第１の容量取得用端子導体膜は、コンデンサ本体の外表面上に設けられる。
第１の局面において、この発明に係るコンデンサは、コンデンサ本体の外表面上に設けられ、かつアース用電極に電気的に接続される、第２の容量取得用端子導体膜をさらに備えることが好ましい。この場合、好ましくは、コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、アース用端子導体膜は、第１の側面上に設けられ、直流バイアス印加用端子導体膜は、第１の側面に対向する第２の側面上に設けられ、第１の容量取得用端子導体膜は、第１および第２の側面に隣接する第３の側面上に設けられ、第２の容量取得用端子導体膜は、第３の側面に対向する第４の側面上に設けられる。
第１の局面に係るコンデンサにおいて、少なくともアース用電極と直流バイアス印加用電極との間に位置する誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。
第１の局面に係るコンデンサにおいて、コンデンサ本体は、複数組のアース用電極、直流バイアス印加用電極および容量取得用電極を含んでいてもよい。
第２の局面では、この発明に係るコンデンサは、複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備える。コンデンサ本体は、特定の誘電体層を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極と、第１および第２の容量取得用電極間に位置する誘電体層の容量形成領域に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極とを含んでいる。そして、第１の直流バイアス印加用電極は、第１の容量取得用電極が設けられた誘電体層の主面と同一の主面上に設けられ、第２の直流バイアス印加用電極は、第２の容量取得用電極が設けられた誘電体層の主面と同一の主面上に設けられる。
上記コンデンサは、さらに、第１および第２の直流バイアス印加用電極にそれぞれ電気的に接続される、第１および第２の直流バイアス印加用端子導体膜と、第１および第２の容量取得用電極にそれぞれ電気的に接続される、第１および第２の容量取得用端子導体膜とを備え、これら第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜は、コンデンサ本体の外表面上に設けられる。
第２の局面において、好ましくは、第１の容量取得用電極に対して、第１の直流バイアス印加用電極が位置する側は、第２の容量取得用電極に対して、第２の直流バイアス印加用電極が位置する側とは逆側とされる。
第２の局面に係るコンデンサにおいて、好ましくは、コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、第１の直流バイアス印加用端子導体膜は、第１の側面上に設けられ、第２の直流バイアス印加用端子導体膜は、第１の側面に対向する第２の側面上に設けられ、第１の容量取得用端子導体膜は、第１および第２の側面に隣接する第３の側面上に設けられ、第２の容量取得用端子導体膜は、第３の側面に対向する第４の側面上に設けられる。
第２の局面に係るコンデンサにおいて、少なくとも上記容量形成領域を構成する誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。
第２の局面に係るコンデンサにおいて、コンデンサ本体は、複数組の第１の容量取得用電極、第２の容量取得用電極、第１の直流バイアス印加用電極および第２の直流バイアス印加用電極を含んでいてもよい。
第３の局面では、この発明に係るコンデンサは、複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備える。コンデンサ本体は、特定の誘電体層を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極と、第１および第２の容量取得用電極間に位置する誘電体層の容量形成領域に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極とを含んでいる。そして、第１および第２の直流バイアス印加用電極は、第１および第２の容量取得用電極の間に挟まれた同じ誘電体層の同じ主面上に設けられる。
上記コンデンサは、さらに、第１および第２の直流バイアス印加用電極にそれぞれ電気的に接続される、第１および第２の直流バイアス印加用端子導体膜と、第１および第２の容量取得用電極にそれぞれ電気的に接続される、第１および第２の容量取得用端子導体膜とを備え、これら第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜は、コンデンサ本体の外表面上に設けられる。
第３の局面において、誘電体層の主面方向での位置に関して、第１および第２の直流バイアス印加用電極は、容量形成領域に重ならないように設けられても、あるいは、容量形成領域に重なるように設けられてもよい。
また、第３の局面に係るコンデンサにおいて、第１および第２の直流バイアス印加用電極は、ともに、並列した複数の電極指を形成する櫛歯状をなしており、第１の直流バイアス印加用電極に備える各電極指は、第２の直流バイアス印加用電極に備える電極指の各間に入り込むように位置していてもよい。
第３の局面に係るコンデンサにおいて、好ましくは、コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、第１の直流バイアス印加用端子導体膜は、第１の側面上に設けられ、第２の直流バイアス印加用端子導体膜は、第１の側面に対向する第２の側面上に設けられ、第１の容量取得用端子導体膜は、第１および第２の側面に隣接する第３の側面上に設けられ、第２の容量取得用端子導体膜は、第３の側面に対向する第４の側面上に設けられる。
第３の局面に係るコンデンサにおいて、少なくとも上記容量形成領域を構成する誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。
第３の局面に係るコンデンサにおいて、コンデンサ本体は、複数組の第１の容量取得用電極、第２の容量取得用電極、第１の直流バイアス印加用電極および第２の直流バイアス印加用電極を含んでいてもよい。
この発明の第１の局面に係るコンデンサによれば、アース用電極が、直流バイアス印加用電極と容量取得用電極との双方に共通して対向するように設けられ、それによって、直流バイアス印加用電極と対をなして直流バイアスを印加するための電極として機能するとともに、容量取得用電極と対をなして静電容量を形成するための電極としても機能する。このようにアース用電極に２つの機能を持たせることにより、容量を可変とするために、コンデンサ本体において、アース用電極、直流バイアス印加用電極および容量取得用電極といった少なくとも３層の電極、ならびに各電極間を隔てる誘電体層として少なくとも２層の誘電体層を必要とするだけである。したがって、コンデンサの小型化を有利に進めることができる。
また、第１の局面では、コンデンサ本体において、直流バイアス印加用電極とアース用電極との間には、容量取得用電極を介在させないので、直流バイアス印加用電極とアース用電極との間隔を容易に小さくすることができる。そして、直流バイアス印加用電極とアース用電極との間隔を小さくすれば、より低い電圧で、誘電体層の誘電特性を変えることができるようになり、その結果、より低い電圧で、コンデンサが与える静電容量を制御することが可能になる。
また、第１の局面では、上述したように、容量を可変とするためにコンデンサ本体において必要とされる電極および誘電体層の数を少なくすることができるため、体積容量が大きくなり、小型でありながら高容量化を図ることが容易になる。
第１の局面において、この発明に係るコンデンサが、アース用電極に電気的に接続される第２の容量取得用端子導体膜をさらに備え、コンデンサ本体が、４つの側面を有する直方体状であり、アース用端子導体膜が第１の側面上に設けられ、直流バイアス印加用端子導体膜が第２の側面上に設けられ、第１の容量取得用端子導体膜が第３の側面上に設けられ、第２の容量取得用端子導体膜が第４の側面上に設けられると、特許文献１および２に記載されたような可変コンデンサと実質的に同様の実装状態を採用することができる。
第１の局面に係るコンデンサにおいて、少なくともアース用電極と直流バイアス印加用電極との間に位置する誘電体層が、誘電特性の直流バイアス依存性の大きい材料から構成されると、直流バイアスによる静電容量の可変範囲をより広くすることができる。
第１の局面に係るコンデンサにおいて、コンデンサ本体が、複数組のアース用電極、直流バイアス印加用電極および容量取得用電極を含んでいると、直流バイアスによる静電容量の可変範囲をより広くすることができるばかりでなく、取得静電容量をより大きくすることができる。
次に、この発明の第２の局面に係るコンデンサによれば、静電容量を形成するため、第１および第２の容量取得用電極を必要とし、静電容量を可変とするため、第１および第２の直流バイアス印加用電極を必要とするが、これら第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極の各々の位置に関して、第１の直流バイアス印加用電極は、第１の容量取得用電極が設けられた誘電体層の主面と同一の主面上に設けられ、第２の直流バイアス印加用電極は、第２の容量取得用電極が設けられた誘電体層の主面と同一の主面上に設けられる、といった特徴を有している。したがって、容量を可変とするために必要な最小限の構造は、容量形成領域を与える１層の誘電体層とそれを挟む２層の電極層とで実現されることができるので、前述した特許文献１または２に記載された従来の容量可変コンデンサに比べて、小型化かつ高容量化が可能になる。
また、第２の局面に係るコンデンサによれば、第１および第２の直流バイアス印加用電極の間に接地された電極が存在しない構造になっているため、第１および第２の直流バイアス印加用電極によって誘電体層の容量形成領域に印加される電界がシールドされることがなく、電界強度の低下による容量変化率の低下を抑制することができる。したがって、より低い電圧で、コンデンサが与える静電容量を制御することが可能になる。
第２の局面に係るコンデンサにおいて、第１の容量取得用電極に対して、第１の直流バイアス印加用電極が位置する側が、第２の容量取得用電極に対して、第２の直流バイアス印加用電極が位置する側とは逆側とされると、誘電体層の容量形成領域において、直流バイアスが誘電体層の厚み方向に対して斜め方向に印加されるようになり、第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極といった４種類の電極をコンパクトに配置することが可能となり、コンデンサの小型化に寄与する。
第２の局面に係るコンデンサにおいて、コンデンサ本体が、４つの側面を有する直方体状であり、第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜が、それぞれ、第１の側面、第１の側面に対向する第２の側面、第１および第２の側面に隣接する第３の側面ならびに第３の側面に対向する第４の側面上に設けられると、特許文献１および２に記載されたような可変コンデンサと実質的に同様の実装状態を採用することができる。
第２の局面に係るコンデンサにおいて、少なくとも容量形成領域を構成する誘電体層が、誘電特性の直流バイアス依存性の大きい材料から構成されると、直流バイアスによる静電容量の可変範囲をより広くすることができる。
第２の局面に係るコンデンサにおいて、コンデンサ本体が、複数組の第１の容量取得用電極、第２の容量取得用電極、第１の直流バイアス印加用電極および第２の直流バイアス印加用電極を含んでいると、直流バイアスによる静電容量の可変範囲をより広くすることができるばかりでなく、取得静電容量をより大きくすることができる。
次に、この発明の第３の局面に係るコンデンサによれば、静電容量を形成するため、第１および第２の容量取得用電極を必要とし、静電容量を可変とするため、第１および第２の直流バイアス印加用電極を必要とするが、これら第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極の各々の位置に関して、第１および第２の直流バイアス印加用電極は、第１および第２の容量取得用電極の間に挟まれた同じ誘電体層の同じ主面上に設けられる、といった特徴を有している。したがって、容量を可変とするために必要な最小限の構造は、容量形成領域を与える２層の誘電体層と各々の誘電体層を挟む３層の電極層とで実現されることができるので、前述した特許文献１または２に記載された従来の容量可変コンデンサに比べて、小型化かつ高容量化が可能になる。
また、第３の局面に係るコンデンサによれば、第１および第２の直流バイアス印加用電極の間に接地された電極が存在しない構造になっているため、第１および第２の直流バイアス印加用電極によって誘電体層の容量形成領域に印加される電界がシールドされることがなく、電界強度の低下による容量変化率の低下を抑制することができる。したがって、より低い電圧で、コンデンサが与える静電容量を制御することが可能になる。
第３の局面に係るコンデンサにおいて、第１および第２の直流バイアス印加用電極が、誘電体層の主面方向での位置に関して、上述の容量形成領域に重ならないように設けられていると、第１および第２の容量取得用電極が直流バイアス印加用電極を挟まないようにすることができるので、容量特性を安定なものとすることができる。
他方、第３の局面に係るコンデンサにおいて、第１および第２の直流バイアス印加用電極が、誘電体層の主面方向の位置に関して、容量形成領域に重なるように設けられると、第１および第２の直流バイアス印加用電極間の距離を短くすることができ、その結果、直流バイアスとして比較的低い電圧が印加された場合であっても、容量変化の効果を得ることができる。
第３の局面に係るコンデンサにおいて、第１および第２の直流バイアス印加用電極が、ともに、並列した複数の電極指を形成する櫛歯状をなしており、第１の直流バイアス印加用電極に備える各電極指が、第２の直流バイアス印加用電極に備える電極指の各間に入り込むように位置していると、第１および第２の直流バイアス印加用電極間の距離を短くすることができるとともに、第１および第２の直流バイアス印加用電極の対向面積を大きくすることができ、直流バイアスとして比較的低い電圧が印加されても、容量変化の効果を得ることができる。
第３の局面に係るコンデンサにおいて、コンデンサ本体が、４つの側面を有する直方体状であり、第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜が、それぞれ、第１の側面、第１の側面に対向する第２の側面、第１および第２の側面に隣接する第３の側面ならびに第３の側面に対向する第４の側面上に設けられると、特許文献１および２に記載されたような可変コンデンサと実質的に同様の実装状態を採用することができる。
第３の局面に係るコンデンサにおいて、少なくとも容量形成領域を構成する誘電体層が、誘電特性の直流バイアス依存性の大きい材料から構成されると、直流バイアスによる静電容量の可変範囲をより広くすることができる。
第３の局面に係るコンデンサにおいて、コンデンサ本体が、複数組の第１の容量取得用電極、第２の容量取得用電極、第１の直流バイアス印加用電極および第２の直流バイアス印加用電極を含んでいると、直流バイアスによる静電容量の可変範囲をより広くすることができるばかりでなく、取得静電容量をより大きくすることができる。
この発明の第１の実施形態によるコンデンサ２１を説明するためのもので、（ａ）は、コンデンサ２１を、誘電体層２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、コンデンサ２１を、誘電体層２２の主面方向に延びる断面をもって示す平面図であり、互いに異なる断面を示している。 図１に示したコンデンサ２１に直流バイアスを印加している状態の等価回路図である。 第１の実施形態による効果を確認するために実施した実験例１において求めた、実施例としての試料１および比較例としての試料２の各々についての容量変化率を比較して示す図である。 この発明の第２の実施形態によるコンデンサ４１を示す、図１（ａ）に対応する図である。 この発明の第３の実施形態によるコンデンサ５１を示す、図１（ａ）に対応する図である。 この発明の第１の実施形態に対応する第１の変形例よるコンデンサ２１ａを説明するためのもので、（ａ）は、コンデンサ２１ａを、誘電体層２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、コンデンサ２１ａを、誘電体層２２の主面方向に延びる断面をもって示す平面図であり、互いに異なる断面を示している。 図６に示したコンデンサ２１ａに直流バイアスを印加している状態の等価回路図である。 この発明の第２の実施形態に対応する第２の変形例によるコンデンサ４１ａを示す、図４に対応する図である。 この発明の第３の実施形態に対応する第３の変形例によるコンデンサ５１ａを示す、図５に対応する図である。 この発明の第４の実施形態によるコンデンサ１２１を説明するためのもので、（ａ）は、コンデンサ１２１を、誘電体層１２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、コンデンサ１２１を、誘電体層１２２の主面方向に延びる断面をもって示す平面図であり、互いに異なる断面を示している。 図１０に示したコンデンサ１２１に直流バイアスを印加している状態の等価回路図である。 この発明の第４の実施形態による効果を確認するために実施した実験例３において求めた、実施例としての試料１０１および比較例としての試料１０２の各々についての容量変化率を比較して示す図である。 この発明の第５の実施形態によるコンデンサ１４１を示す、図１０（ａ）に対応する図である。 この発明の第６の実施形態によるコンデンサ１５１を示す、図１０（ａ）に対応する図である。 この発明の第７の実施形態によるコンデンサ２２１を説明するためのもので、（ａ）は、コンデンサ２２１を、誘電体層２２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、コンデンサ２２１を、誘電体層２２２の主面方向に延びる断面をもって示す平面図であり、互いに異なる断面を示している。 図１５に示したコンデンサ２２１に直流バイアスを印加している状態の等価回路図である。 第７の実施形態による効果を確認するために実施した実験例５において求めた、実施例としての試料２０１および比較例としての試料２０２の各々についての容量変化率を比較して示す図である。 この発明の第８の実施形態によるコンデンサ２２１ａを示す、図１５（ｃ）に対応する図である。 この発明の第９の実施形態によるコンデンサ２２１ｂを示す、図１５に対応する図である。 この発明の第１０の実施形態によるコンデンサ２２１ｃを示すもので、（ａ）および（ｂ）は、それぞれ、図１５（ａ）および（ｃ）に対応している。 この発明の第１１の実施形態によるコンデンサ２２１ｄを示す、図１５に対応する図である。 この発明の第１２の実施形態によるコンデンサ２４１を示す、図１５（ａ）に対応する図である。 この発明の第１３の実施形態によるコンデンサ２５１を示す、図１５（ａ）に対応する図である。 この発明にとって興味ある従来のコンデンサ１を示す、図１（ａ）に対応する図である。 図２４に示したコンデンサ１を誘電体層２の主面方向に延びる断面をもって示す平面図であり、互いに異なる断面を示している。 この発明にとって興味ある従来の他のコンデンサ１ａを示す、図１（ａ）に対応する図である。
符号の説明
２１，４１，５１，１２１，１４１，１５１，２２１，２２１ａ，２２１ｂ，２２１ｃ，２２１ｄ，２４１，２５１ コンデンサ
２２，１２２，２２２ 誘電体層
２３，１２３，２２３ コンデンサ本体
２４ アース用電極
２５，１２７，１２８，２２７，２２８ 直流バイアス印加用電極
２６，１２４，１２５，２２４，２２５ 容量取得用電極
２７，１２９，２２９ 第１の側面
２８，１３０，２３０ 第２の側面
２９，１３１，２３１ 第３の側面
３０，１３２，２３２ 第４の側面
３１ アース用端子導体膜
３２，１３３，１３４，２３３，２３４ 直流バイアス印加用端子導体膜
３３，１３５，２３５ 第１の容量取得用端子導体膜
３４，１３６，２３６ 第２の容量取得用端子導体膜
３７，１３７，２３７ 直流バイアス
２３８，２３９ 電極指
（第１の局面に係る実施の形態）
図１および図２は、この発明の第１の実施形態によるコンデンサ２１を説明するためのものである。図１において、（ａ）は、前述した図２４または図２６に対応する図であって、コンデンサ２１を、誘電体層２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、前述した図２５に対応する図であって、コンデンサ２１を、誘電体層２２の主面方向に延びる断面をもって示す平面図である。また、図２は、コンデンサ２１に直流バイアスを印加している状態の等価回路図である。
図１（ａ）に示すように、コンデンサ２１は、複数の誘電体層２２をもって構成される積層構造を有する、コンデンサ本体２３を備えている。コンデンサ本体２３は、特定の誘電体層２２に沿って設けられるアース用電極２４と、特定の誘電体層２２を介してアース用電極２４と対向しかつアース用電極２４との間で直流バイアスを印加するために用いられる直流バイアス印加用電極２５と、直流バイアス印加用電極２５をアース用電極２４との間に挟むように位置されかつ特定の誘電体層２２を介してアース用電極２４と対向することによって静電容量を形成するように設けられる容量取得用電極２６とを備えている。
コンデンサ本体２３は、図１（ｂ）〜（ｄ）によく示されているように、積層方向に延びる４つの側面２７〜３０を有する直方体状である。第１の側面２７上には、アース用端子導体膜３１が設けられる。第１の側面２７に対向する第２の側面２８上には、直流バイアス印加用端子導体膜３２が設けられる。第１および第２の側面２７および２８に隣接する第３の側面２９上には、第１の容量取得用端子導体膜３３が設けられる。第３の側面２９に対向する第４の側面３０上には、第２の容量取得用端子導体膜３４が設けられる。
図１（ｂ）には、容量取得用電極２６が通る断面が示されている。容量取得用電極２６は、第３の側面２９にまで引き出され、ここで第１の容量取得用端子導体膜３３に電気的に接続される。
図１（ｃ）には、直流バイアス印加用電極２５が通る断面が示されている。直流バイアス印加用電極２５は、第２の側面２８にまで引き出され、ここで直流バイアス印加用端子導体膜３２に電気的に接続される。
図１（ｄ）には、アース用電極２４が通る断面が示されている。アース用電極２４は、第１の側面２７にまで引き出されるとともに、第４の側面３０にまで引き出される。そして、アース用電極２４は、第１の側面２７上において、アース用端子導体膜３１に電気的に接続され、また、第４の側面３０上において、第２の容量取得用端子導体膜３４に電気的に接続される。
以上のような構成を有するコンデンサ２１において、図２によく示されているように、アース用電極２４と容量取得用電極２６との間に形成される静電容量は、第１および第２の容量取得用端子導体膜３３および３４から取り出される。第１および第２の容量取得用端子導体膜３３および３４には、所定の回路（図示せず。）が電気的に接続される。このとき、アース用端子導体膜３１および直流バイアス印加用端子導体膜３２を通して、アース用電極２４と直流バイアス印加用電極２５との間に直流バイアス３７が印加されると、アース用電極２４と直流バイアス印加用電極２５との間に位置する誘電体層２２の誘電率等の誘電特性が変化する。したがって、上述したアース用電極２４と容量取得用電極２６との間に位置する誘電体層２２の一部についての誘電特性が変化することになり、その結果として、第１および第２の容量取得用端子導体膜３３および３４を通して取り出される静電容量を変化させることができる。
上述した静電容量の変化幅をより大きくするためには、誘電体層２２、特にアース用電極２４と直流バイアス印加用電極２５との間に位置する誘電体層２２が、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。このように、誘電特性の直流バイアス依存性の大きい材料としては、たとえば、１００Ｂａ1.006 （Ｔｉ0.97Ｚｒ0.03）Ｏ3 −２．５ＧｄＯ3/2 −２．５ＭｇＯ−０．５ＭｎＯ−１．０ＳｉＯ2 がある。
次に、第１の実施形態による効果を確認するために実施した実験例１について説明する。
この実験例１では、この発明の範囲内にある実施例に係る試料１として、図１に示したコンデンサ２１と実質的に同様の構造を有するものを作製し、この発明の範囲外の比較例に係る試料２として、前述の図２４に示したコンデンサ１と実質的に同様の構造を有するものを作製した。これら試料１および２の各々において、誘電体層を構成する誘電体として、ＢａＴｉＯ3 系の高誘電率セラミック材料を用い、電極間に位置する誘電体層の厚みを２μｍとした。また、電極は、ニッケルを主成分とし、厚みを１μｍとした。また、コンデンサ本体の外形寸法を３．２ｍｍ×１．６ｍｍ×０．４ｍｍとした。
以上のような試料１および２の各々に係るコンデンサについて、０〜３６Ｖの範囲内のいくつかの直流バイアスを印加した際の容量変化率を求めた。その結果が図３に示されている。
図３から、静電容量は、試料１では、最大約８０％以上減少し、他方、試料２では、最大約２５％減少していることがわかる。これは、試料２では、対をなす直流バイアス印加用電極間に３層分の誘電体層が介在するのに対し、試料１では、直流バイアスを印加するための一方の電極および容量を取得するための一方の電極を、アース用電極で共通化し、対をなす直流バイアス印加用電極間に単に１層分の誘電体層しか介在していないためである。その結果、試料１によれば、より低電圧で必要な容量変化率を得ることができる。
なお、上記実験例１では、誘電体層を構成する誘電体として、ある特定のＢａＴｉＯ3 系の高誘電率セラミック材料を用いたが、このセラミック材料として、誘電特性の直流バイアス依存性のより大きい材料を用いれば、直流バイアスに対する容量変化範囲のより広いコンデンサが得られることが確認されている。
図４および図５は、それぞれ、この発明の第２および第３の実施形態によるコンデンサ４１および５１を示す、図１（ａ）に対応する図である。図４および図５において、図１（ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第２および第３の実施形態によるコンデンサ４１および５１は、コンデンサ本体２３において、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６が形成されていることを特徴としている。
より詳細には、図４に示したコンデンサ４１では、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６が、上から、容量取得用電極２６、直流バイアス印加用電極２５、アース用電極２４、容量取得用電極２６、…といった順序で複数回繰り返されて配置されている。
図５に示したコンデンサ５１では、上から、容量取得用電極２６、直流バイアス印加用電極２５、アース用電極２４、直流バイアス印加用電極２５、容量取得用電極２６、…といった順序で複数回繰り返されて配置されている。
言い換えると、図４に示したコンデンサ４１では、図１（ａ）に示したコンデンサ２１における容量取得用電極２６、直流バイアス印加用電極２５およびアース用電極２４の配置を１組とし、この組が複数回繰り返されている。図５に示したコンデンサ５１では、隣り合う組の間でアース用電極２４を共用し、直流バイアス印加用電極２５については、誘電体層２２の２層毎に配置されている。
なお、図４に示したコンデンサ４１のコンデンサ本体２３および図５に示したコンデンサ５１のコンデンサ本体２３を比較したとき、厚み方向寸法に関して異なるように図示されているが、これは、図示しようとする電極２４〜２６の数が異なるという理由からもたらされた結果に過ぎず、図示した厚み方向寸法の差は、特に意味があるものではない。
次に、上記コンデンサ４１および５１のように、コンデンサ本体２３が、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６を備える場合において、この発明に係るコンデンサによれば、より広い容量変化範囲が得られることを確認するために実施した実験例２について説明する。
この実験例２では、表１に示すように、試料１１〜１３の各々に係るコンデンサを作製したが、各コンデンサにおける誘電体層の材料および厚みならびに電極の材料および厚みについては、前述の実験例１と同様とした。また、試料１１〜１３の各々に係るコンデンサの外形寸法は、ともに、３．２ｍｍ×１．６ｍｍ×１．６ｍｍとした。
試料１１については、図２４に示した電極の配置構造を採用し、直流バイアス印加用電極および容量取得用電極を含むすべての電極の積層数を５００とした。
試料１２については、図２６に示した電極の配置構造を採用し、直流バイアス印加用電極および容量取得用電極を含むすべての電極の積層数を５００とした。
試料１３については、図４に示した電極の配置構造を採用し、アース用電極、直流バイアス印加用電極および容量取得用電極を含むすべての電極の積層数を５０１とした。
これら試料１１〜１３について、直流バイアスを０〜３６Ｖの範囲で変化させたときの容量変化範囲が表１に示されている。
Figure 0004873007
表１からわかるように、この発明の範囲内にある試料１３とこの発明の範囲外の試料１１および１２とを比較したとき、コンデンサの寸法が同じで、電極の積層数が同程度である場合、この発明に係るコンデンサによれば、より大きい容量が得られ、かつ容量の可変幅をより広くできる。
試料１１では、容量取得用電極が直流バイアス印加用電極に挟まれる構造であるため、試料１２に比べて大きい最大容量を得ることができるものの、容量の可変幅が狭い。
他方、試料１２では、直流バイアス印加用電極が容量取得用電極に挟まれる構造であるため、大きな容量を得ることができず、電極の積層数を５００としても、最大容量は１３．７μＦに過ぎない。
これらに対して、試料１３では、試料１１に比べて、最大容量がより大きく、かつ容量可変幅がより広くなっている。
以上、この発明の第１の局面に係る第１ないし第３の実施形態を、図１ないし図５を参照して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、第１ないし第３の実施形態では、アース用電極２４に電気的に接続される端子導体膜として、アース用端子導体膜３１に加えて、第２の容量取得用端子導体膜３４が形成されたが、このような第２の容量取得用端子導体膜は省略されてもよい。この場合、アース用端子導体膜３１は、第２の容量取得用端子導体膜３４が設けられた位置に設けられても、図示したアース用端子導体膜３１が設けられた位置から第２の容量取得用端子導体膜３４が設けられた位置にまで一連に延びるように設けられてもよい。
また、第１ないし第３の実施形態では、アース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６が、ともに、コンデンサ本体２３の内部に形成されたが、積層方向での最も端に位置する電極、たとえば、図１（ａ）に示したコンデンサ２１にあっては、アース用電極２４および／または容量取得用電極２６については、コンデンサ本体２３の外表面上に形成されてもよい。
次に、この発明の範囲内のものではないが、前述した第１、第２および第３の実施形態の各々の変形例、すなわち第１、第２および第３の変形例について説明する。なお、第１ないし第３の変形例の説明において、第１ないし第３の実施形態の説明において用いた参照符号と同様の参照符号を相当する要素に対して用いることにする。
図６および図７は、前述の第１の実施形態に対応する第１の変形例によるコンデンサ２１ａを説明するためのものである。図６において、（ａ）は、前述した図１（ａ）に対応する図であって、コンデンサ２１ａを、誘電体層２２の積層方向に向く断面をもって示す正面図であり、（ｂ）〜（ｄ）は、前述した図１（ｂ）〜（ｄ）に対応する図であって、コンデンサ２１ａを、誘電体層２２の主面方向に延びる断面をもって示す平面図である。また、図７は、前述した図２に対応する図である。
図６（ａ）に示すように、コンデンサ２１ａは、複数の誘電体層２２をもって構成される積層構造を有する、コンデンサ本体２３を備えている。コンデンサ本体２３は、特定の誘電体層２２に沿って設けられるアース用電極２４と、特定の誘電体層２２を介してアース用電極２４と対向する位置に設けられる直流バイアス印加用電極２５と、アース用電極２４と直流バイアス印加用電極２５との間に位置しかつ特定の誘電体層２２を介してアース用電極２４と対向することによって静電容量を形成するように設けられる容量取得用電極２６とを備えている。
コンデンサ本体２３は、図６（ｂ）〜（ｄ）によく示されているように、積層方向に延びる４つの側面２７〜３０を有する直方体状である。第１の側面２７上には、アース用端子導体膜３１が設けられる。第１の側面２７に対向する第２の側面２８上には、直流バイアス印加用端子導体膜３２が設けられる。第１および第２の側面２７および２８に隣接する第３の側面２９上には、第１の容量取得用端子導体膜３３が設けられる。第３の側面２９に対向する第４の側面３０上には、第２の容量取得用端子導体膜３４が設けられる。
図６（ｂ）には、直流バイアス印加用電極２５が通る断面が示されている。直流バイアス印加用電極２５は、第２の側面２８にまで引き出され、ここで直流バイアス印加用端子導体膜３２に電気的に接続される。
図６（ｃ）には、容量取得用電極２６が通る断面が示されている。容量取得用電極２６は、第３の側面２９にまで引き出され、ここで第１の容量取得用端子導体膜３３に電気的に接続される。
図６（ｄ）には、アース用電極２４が通る断面が示されている。アース用電極２４は、第１の側面２７にまで引き出されるとともに、第４の側面３０にまで引き出される。そして、アース用電極２４は、第１の側面２７上において、アース用端子導体膜３１に電気的に接続され、また、第４の側面３０上において、第２の容量取得用端子導体膜３４に電気的に接続される。
以上のような構成を有するコンデンサ２１ａにおいて、図７によく示されているように、アース用電極２４と容量取得用電極２６との間に形成される静電容量は、第１および第２の容量取得用端子導体膜３３および３４から取り出される。第１および第２の容量取得用端子導体膜３３および３４には、所定の回路（図示せず。）が電気的に接続される。このとき、アース用端子導体膜３１および直流バイアス印加用端子導体膜３２を通して、アース用電極２４と直流バイアス印加用電極２５との間に直流バイアス３７が印加されると、アース用電極２４と直流バイアス印加用電極２５との間に位置する誘電体層２２の誘電率等の誘電特性が変化する。したがって、上述したアース用電極２４と容量取得用電極２６との間に位置する誘電体層２２の誘電特性が変化することになり、その結果として、第１および第２の容量取得用端子導体膜３３および３４を通して取り出される静電容量を変化させることができる。
この変形例においても、上述した静電容量の変化幅をより大きくするためには、誘電体層２２、特にアース用電極２４と容量取得用電極２６との間に位置する誘電体層２２が、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。
なお、この第１の変形例では、アース用電極２４と容量取得用電極２６との間に、直流バイアス印加用電極２５を挟まないので、前述した第１の実施形態の場合に比べて、容量特性をより安定なものとすることができる。
図８および図９は、それぞれ、前述した第２および第３の実施形態に対応する第２および第３の変形例によるコンデンサ４１ａおよび５１ａを示す、図４および図５に対応する図である。
第２および第３の変形例によるコンデンサ４１ａおよび５１ａは、第２および第３の実施形態の場合と同様、コンデンサ本体２３において、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６が形成されていることを特徴としている。
より詳細には、図８に示したコンデンサ４１ａでは、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６が、上から、直流バイアス印加用電極２５、容量取得用電極２６、アース用電極２４、直流バイアス印加用電極２５、…といった順序で複数回繰り返されて配置されている。
図９に示したコンデンサ５１ａでは、上から、直流バイアス印加用電極２５、容量取得用電極２６、アース用電極２４、容量取得用電極２６、直流バイアス印加用電極２５、…といった順序で複数回繰り返されて配置されている。
言い換えると、図８に示したコンデンサ４１ａでは、図６（ａ）に示したコンデンサ２１ａにおける直流バイアス印加用電極２５、容量取得用電極２６およびアース用電極２４の配置を１組とし、この組が複数回繰り返されている。図９に示したコンデンサ５１ａでは、隣り合う組の間でアース用電極２４を共用し、容量取得用電極２６については、誘電体層２２の２層毎に配置されている。
上記コンデンサ４１ａおよび５１ａのように、コンデンサ本体２３が、複数組のアース用電極２４、直流バイアス印加用電極２５および容量取得用電極２６を備えていると、より広い容量変化範囲が得られる。
（第２の局面に係る実施の形態）
図１０および図１１は、この発明の第４の実施形態によるコンデンサ１２１を説明するためのものである。図１０において、（ａ）は、前述した図２４または図２６に対応する図であって、コンデンサ１２１を、誘電体層１２２の積層方向に向く断面をもって示す正面図であり、（ｂ）および（ｃ）は、前述した図２５に対応する図であって、コンデンサ１２１を、誘電体層１２２の主面方向に延びる断面をもって示す平面図である。また、図１１は、コンデンサ１２１に直流バイアスを印加している状態の等価回路図である。
図１０（ａ）に示すように、コンデンサ１２１は、複数の誘電体層１２２をもって構成される積層構造を有する、コンデンサ本体１２３を備えている。コンデンサ本体１２３は、特定の誘電体層１２２を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極１２４および１２５と、第１および第２の容量取得用電極１２４および１２５間に位置する誘電体層１２２の容量形成領域１２６に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極１２７および１２８とを備えている。
第１の直流バイアス印加用電極１２７は、第１の容量取得用電極１２４が設けられた誘電体層１２２の主面と同一の主面上に設けられる。他方、第２の直流バイアス印加用電極１２８は、第２の容量取得用電極１２５が設けられた誘電体層１２２の主面と同一の主面上に設けられる。
また、第１の容量取得用電極１２４に対して、第１の直流バイアス印加用電極１２７が位置する側は、第２の容量取得用電極１２５に対して、第２の直流バイアス印加用電極１２８が位置する側とは逆側とされる。したがって、第１および第２の直流バイアス印加用電極１２７および１２８によって印加される直流バイアスは、誘電体層１２２の厚み方向に対して斜め方向に向くことになる。
コンデンサ本体１２３は、図１０（ｂ）および（ｃ）によく示されているように、積層方向に延びる４つの側面１２９〜１３２を有する直方体状である。第１の側面１２９上には、第１の直流バイアス印加用端子導体膜１３３が設けられる。第１の側面１２９に対向する第２の側面１３０上には、第２の直流バイアス印加用端子導体膜１３４が設けられる。第１および第２の側面１２９および１３０に隣接する第３の側面１３１上には、第１の容量取得用端子導体膜１３５が設けられる。第３の側面１３１に対向する第４の側面１３２には、第２の容量取得用端子導体膜１３６が設けられる。
図１０（ｂ）には、第１の容量取得用電極１２４および第１の直流バイアス印加用電極１２７が通る断面が示されている。第１の容量取得用電極１２４は、第３の側面１３１にまで引き出され、ここで、第１の容量取得用端子導体膜１３５に電気的に接続される。第１の直流バイアス印加用電極１２７は、第１の側面１２９にまで引き出され、ここで第１の直流バイアス印加用端子導体膜１３３に電気的に接続される。
図１０（ｃ）には、第２の容量取得用電極１２５および第２の直流バイアス印加用電極１２８が通る断面が示されている。第２の容量取得用電極１２５は、第４の側面１３２にまで引き出され、ここで、第２の容量取得用端子導体膜１３６に電気的に接続される。第２の直流バイアス印加用電極１２８は、第２の側面１３０にまで引き出され、ここで第２の直流バイアス印加用端子導体膜１３４に電気的に接続される。
以上のような構成を有するコンデンサ１２１において、図１１によく示されているように、第１および第２の容量取得用電極１２４および１２５の間に形成される静電容量は、第１および第２の容量取得用端子導体膜１３５および１３６から取り出される。第１および第２の容量取得用端子導体膜１３５および１３６には、所定の回路（図示せず。）が電気的に接続される。このとき、第１および第２の直流バイアス印加用端子導体膜１３３および１３４を通して、第１および第２の直流バイアス印加用電極１２７および１２８の間に直流バイアス１３７が印加されると、第１および第２の容量取得用電極１２４および１２５の間に位置する誘電体層１２２の容量形成領域１２６（図１０（ａ）参照）の誘電特性が変化することになり、その結果として、第１および第２の容量取得用端子導体膜１３５および１３６を通して取り出される静電容量を変化させることができる。
上述した静電容量の変化幅をより大きくするためには、誘電体層１２２、特に容量形成領域１２６を構成する、第１および第２の直流バイアス印加用電極１２７および１２８の間に位置する誘電体層１２２が、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。このように、誘電特性の直流バイアス依存性の大きい材料としては、たとえば、１００Ｂａ1.006 （Ｔｉ0.97Ｚｒ0.03）Ｏ3 −２．５ＧｄＯ3/2 −２．５ＭｇＯ−０．５ＭｎＯ−１．０ＳｉＯ2 がある。
次に、第４の実施形態による効果を確認するために実施した実験例３について説明する。
この実験例３では、この発明の範囲内にある実施例に係る試料１０１として、図１０に示したコンデンサ１２１と実質的に同様の構造を有するものを作製し、この発明の範囲外の比較例に係る試料１０２として、前述の図２４に示したコンデンサ１と実質的に同様の構造を有するものを作製した。これら試料１０１および１０２の各々において、誘電体層を構成する誘電体として、ＢａＴｉＯ3 系の高誘電率セラミック材料を用い、電極間に位置する誘電体層の厚みを２μｍとした。また、電極は、ニッケルを主成分とし、厚みを１μｍとした。また、コンデンサ本体の外形寸法を３．２ｍｍ×１．６ｍｍ×０．４ｍｍとした。
以上のような試料１０１および１０２の各々に係るコンデンサについて、０〜３６Ｖの範囲内のいくつかの直流バイアスを印加した際の容量変化率を求めた。その結果が図１２に示されている。
通常、誘電体に直流バイアスを印加すると、ある印加電圧以上で容量変化率が一定となる性質がある。図１２において、試料１０１の容量変化率については、直流バイアス電圧が１２Ｖの場合までしか図示されていないが、１２Ｖ以上の直流バイアス電圧では一定となることが確認されている。したがって、図１２からわかるように、試料１０１では、容量変化率が一定になる直流バイアス電圧は、試料１０２の約１／３となる。これは、試料１０２では、対をなす直流バイアス印加用電極間に３層分の誘電体層が介在するのに対し、試料１０１では、直流バイアス印加用電極と容量取得用電極とを同一面上に設けることによって、対をなす直流バイアス印加用電極間に単に１層分の誘電体層が介在するに過ぎず、試料１０２に比べて電極間隔が１／３に減少し、その結果、より低い電圧で必要な容量変化率を得ることができるようになったためである。
また、試料１０１では、対をなす直流バイアス印加用電極間に、電界を遮る電極（導体層）が存在しないため、電界強度の低下による容量変化率の低下が抑制され、その結果、大きな容量変化率が得られている。
なお、上記実験例３では、誘電体層を構成する誘電体として、ある特定のＢａＴｉＯ3 系の高誘電率セラミック材料を用いたが、このセラミック材料として、誘電特性の直流バイアス依存性のより大きい材料を用いれば、直流バイアスに対する容量変化範囲のより広いコンデンサが得られることが確認されている。
図１３および図１４は、それぞれ、この発明の第５および第６の実施形態によるコンデンサ１４１および１５１を示す、図１０（ａ）に対応する図である。図１３および図１４において、図１０（ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第５および第６の実施形態によるコンデンサ１４１および１５１は、コンデンサ本体１２３において、複数組の第１の容量取得用電極１２４、第２の容量取得用電極１２５、第１の直流バイアス印加用電極１２７および第２の直流バイアス印加用電極１２８が形成されていることを特徴としている。
より詳細には、図１３に示したコンデンサ１４１では、第１の容量取得用電極１２４および第１の直流バイアス印加用電極１２７を形成する誘電体層１２２と第２の容量取得用電極１２５および第２の直流バイアス印加用電極１２８を形成する誘電体層１２２とが積層方向に関して交互に配置されている。
図１４に示したコンデンサ１５１では、積層方向に関して、上から、第１の容量取得用電極１２４および第１の直流バイアス印加用電極１２７を形成する誘電体層１２２、第２の容量取得用電極１２５および第２の直流バイアス印加用電極１２８を形成する誘電体層１２２、第２の容量取得用電極１２５および第２の直流バイアス印加用電極１２８を形成する誘電体層１２２、第１の容量取得用電極１２４および第１の直流バイアス印加用電極１２７を形成する誘電体層１２２、…という順序で配置されている。
次に、上記コンデンサ１４１および１５１のように、コンデンサ本体１２３が、複数組の第１の容量取得用電極１２４、第２の容量取得用電極１２５、第１の直流バイアス印加用電極１２７および第２の直流バイアス印加用電極１２８を備える場合において、この発明に係るコンデンサによれば、単位体積あたりの静電容量が大きくなり、より小型化かつ高容量化が可能となり、より低い電圧でより広範囲に静電容量を制御できることを確認するために実施した実験例４について説明する。
この実験例４では、この発明の範囲内にある実施例としての試料１１１およびこの発明の範囲外の比較例としての試料１１２の各々に係るコンデンサを作製したが、各コンデンサにおける誘電体層の材料および厚みならびに電極の材料および厚みについては、前述の実験例３と同様とした。また、この実験例における試料１１１および１１２の各々に係るコンデンサの外形寸法は、ともに、３．２ｍｍ×１．６ｍｍ×１．６ｍｍとした。
より具体的には、試料１１２については、図２４に示した電極の配置構造を採用し、直流バイアス印加用電極および容量取得用電極を含むすべての電極の積層数を５００とした。他方、試料１１１については、図１３に示した電極の配置構造を採用し、第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極を含むすべての電極の積層数を５００とした。
これら試料１１１および１１２について、直流バイアスを０〜３６Ｖの範囲で変化させたときの容量変化範囲が表２に示されている。
Figure 0004873007
表２からわかるように、この発明の範囲内にある試料１１１とこの発明の範囲外の試料１１２とを比較したとき、コンデンサの寸法が同じで、電極の積層数が同程度である場合、この発明に係るコンデンサによれば、より大きい容量が得られ、かつ容量の可変幅をより広くできる。
以上、この発明の第２の局面に係る第４ないし第６の実施形態を、図１０ないし図１４を参照して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、互いに同一面上に設けられる容量取得用電極と直流バイアス印加用電極との位置関係については、互いに対向する第１および第２の直流バイアス印加用電極によって、第１および第２の容量取得用電極間に位置する誘電体層の容量形成領域に直流バイアスを印加できる位置関係であれば、図示した実施形態のような位置関係以外の位置関係であってもよい。
また、第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜がそれぞれ設けられるコンデンサ本体上の位置については、上述した第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極の各位置等に応じて任意に変更することができる。
また、第４ないし第６の実施形態では、第１および第２の容量取得用電極１２４および１２５ならびに第１および第２の直流バイアス印加用電極１２７および１２８が、ともに、コンデンサ本体１２３の内部に形成されたが、耐湿性の問題に煩わされる懸念がないならば、少なくとも１組の第１の容量取得用電極および第１の直流バイアス印加用電極または第２の容量取得用電極および第２の直流バイアス印加用電極については、コンデンサ本体の外表面上に形成されてもよい。
（第３の局面に係る実施の形態）
図１５および図１６は、この発明の第７の実施形態によるコンデンサ２２１を説明するためのものである。図１５において、（ａ）は、前述した図２４または図２６に対応する図であって、コンデンサ２２１を、誘電体層２２２の積層方向に向く断面をもって示す正面図であり、（ｂ）ないし（ｄ）は、前述した図２５に対応する図であって、コンデンサ２２１を、誘電体層２２２の主面方向に延びる断面をもって示す平面図である。また、図１６は、コンデンサ２２１に直流バイアスを印加している状態の等価回路図である。
図１５（ａ）に示すように、コンデンサ２２１は、複数の誘電体層２２２をもって構成される積層構造を有する、コンデンサ本体２２３を備えている。コンデンサ本体２２３は、特定の誘電体層２２２を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極２２４および２２５と、第１および第２の容量取得用電極２２４および２２５間に位置する誘電体層２２２の容量形成領域２２６に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極２２７および２２８とを備えている。
第１および第２の直流バイアス印加用電極２２７および２２８は、第１および第２の容量取得用電極２２４および２２５の間に挟まれた同じ誘電体層２２２の同じ主面上に設けられる。したがって、第１および第２の直流バイアス印加用電極２２７および２２８によって印加される直流バイアスは、誘電体層２２２の主面方向に向くことになる。この実施形態では、第１および第２の容量取得用電極２２４および２２５の間に２層の誘電体層２２２が位置し、これら２層の誘電体層２２２の間の界面に沿って第１および第２の直流バイアス印加用電極２２７および２２８が形成される。
図１５（ｃ）には、第２の容量取得用電極２２５が設けられる位置が破線で示されている。この第２の容量取得用電極２２５と第１および第２の直流バイアス印加用電極２２７および２２８との位置関係からわかるように、第１および第２の直流バイアス印加用電極２２７および２２８は、誘電体層２２２の主面方向での位置に関して、容量形成領域２２６（図１５（ａ）参照）に重ならないように設けられる。これによって、第１および第２の容量取得用電極２２４および２２５は直流バイアス印加用電極２２７および２２８を挟まないようにすることができ、その結果、容量特性を安定なものとすることができる。
なお、第１および第２の容量取得用電極２２４および２２５と第１および第２の直流バイアス印加用電極２２７および２２８との上述した位置関係からわかるように、誘電体層２２２の積層方向に向く断面で見たとき、第１および第２の容量取得用電極２２４および２２５は、第１および第２の直流バイアス印加用電極２２７および２２８と同じ断面上には現れない。したがって、図１５（ａ）は、コンデンサ２２１を単一の断面をもって示すものではなく、容量取得用電極２２４および２２５と直流バイアス印加用電極２２７および２２８との積層方向での位置関係をより明確に図示するため、複数の断面をもって示したものであると理解すべきである。
コンデンサ本体２２３は、図１５（ｂ）ないし（ｄ）によく示されているように、積層方向に延びる４つの側面２２９〜２３２を有する直方体状である。第１の側面２２９上には、第１の直流バイアス印加用端子導体膜２３３が設けられる。第１の側面２２９に対向する第２の側面２３０上には、第２の直流バイアス印加用端子導体膜２３４が設けられる。第１および第２の側面２２９および２３０に隣接する第３の側面２３１上には、第１の容量取得用端子導体膜２３５が設けられる。第３の側面２３１に対向する第４の側面２３２には、第２の容量取得用端子導体膜２３６が設けられる。
図１５（ｂ）には、第１の容量取得用電極２２４が通る断面が示されている。第１の容量取得用電極２２４は、第３の側面２３１にまで引き出され、ここで、第１の容量取得用端子導体膜２３５に電気的に接続される
図１５（ｃ）には、第１および第２の直流バイアス印加用電極２２７および２２８が通る断面が示されている。第１の直流バイアス印加用電極２２７は、第１の側面２２９にまで引き出され、ここで、第１の直流バイアス印加用端子導体膜２３３に電気的に接続される。第２の直流バイアス印加用電極２２８は、第２の側面２３０にまで引き出され、ここで、第２の直流バイアス印加用端子導体膜２３４に電気的に接続される。
図１５（ｄ）には、第２の容量取得用電極２２５が通る断面が示されている。第２の容量取得用電極２２５は、第４の側面２３２にまで引き出され、ここで、第２の容量取得用端子導体膜２３６に電気的に接続される。
以上のような構成を有するコンデンサ２２１において、図１６によく示されているように、第１および第２の容量取得用電極２２４および２２５の間に形成される静電容量は、第１および第２の容量取得用端子導体膜２３５および２３６から取り出される。第１および第２の容量取得用端子導体膜２３５および２３６には、所定の回路（図示せず。）が電気的に接続される。このとき、第１および第２の直流バイアス印加用端子導体膜２３３および２３４を通して、第１および第２の直流バイアス印加用電極２２７および２２８の間に直流バイアス２３７が印加されると、第１および第２の容量取得用電極２２４および２２５の間に位置する誘電体層２２２の容量形成領域２２６（図１５（ａ）参照）の誘電特性が変化することになり、その結果として、第１および第２の容量取得用端子導体膜２３５および２３６を通して取り出される静電容量を変化させることができる。
上述した静電容量の変化幅をより大きくするためには、誘電体層２２２、特に容量形成領域２２６を構成する誘電体層２２２が、誘電特性の直流バイアス依存性の大きい材料から構成されることが好ましい。このように、誘電特性の直流バイアス依存性の大きい材料としては、たとえば、１００Ｂａ1.006 （Ｔｉ0.97Ｚｒ0.03）Ｏ3 −２．５ＧｄＯ3/2 −２．５ＭｇＯ−０．５ＭｎＯ−１．０ＳｉＯ2 がある。
次に、第７の実施形態による効果を確認するために実施した実験例５について説明する。
この実験例５では、この発明の範囲内にある実施例に係る試料２０１として、図１５に示したコンデンサ２２１と実質的に同様の構造を有するものを作製し、この発明の範囲外の比較例に係る試料２０２として、前述の図２４に示したコンデンサ１と実質的に同様の構造を有するものを作製した。これら試料２０１および２０２の各々において、誘電体層を構成する誘電体として、ＢａＴｉＯ3 系の高誘電率セラミック材料を用い、電極間に位置する誘電体層の厚みを２μｍとした。また、電極は、ニッケルを主成分とし、厚みを１μｍとした。また、コンデンサ本体の外形寸法を３．２ｍｍ×１．６ｍｍ×０．４ｍｍとした。
以上のような試料２０１および２０２の各々に係るコンデンサについて、０〜３６Ｖの範囲内のいくつかの直流バイアスを印加した際の容量変化率を求めた。その結果が図１７に示されている。
通常、誘電体に直流バイアスを印加すると、ある印加電圧以上で容量変化率が一定となる性質がある。
図１７からわかるように、試料２０１では、対をなす直流バイアス印加用電極間に、電界を遮る電極（導体層）が存在しないため、電界強度の低下による容量変化率の低下が抑制され、その結果、試料２０２に比べて、大きな容量変化率が得られている。
なお、上記実験例５では、誘電体層を構成する誘電体として、ある特定のＢａＴｉＯ3 系の高誘電率セラミック材料を用いたが、このセラミック材料として、誘電特性の直流バイアス依存性のより大きい材料を用いれば、直流バイアスに対する容量変化範囲のより広いコンデンサが得られることが確認されている。
図１８は、この発明の第８の実施形態によるコンデンサ２２１ａを示す、図１５（ｃ）に対応する図である。図１８において、図１５（ｃ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第８の実施形態によるコンデンサ２２１ａは、第７の実施形態によるコンデンサ２２１と比較して、直流バイアス印加用電極２２７および２２８の形成態様が異なっている。すなわち、図１８に破線で示した容量取得用電極２２５の位置からわかるように、第１および第２の直流バイアス印加用電極２２７および２２８は、誘電体層２２２の主面方向での位置に関して、容量形成領域２２６（図１５（ａ）参照）に重なるように設けられることを特徴としている。このような構成を採用することにより、第７の実施形態によるコンデンサ２２１に比べて、第１および第２の直流バイアス印加用電極２２７および２２８間の距離を短くすることができるため、直流バイアスとしてより低い電圧が印加されても、容量変化の効果を得ることができる。
図１９は、この発明の第９の実施形態によるコンデンサ２２１ｂを示す、図１５に対応する図である。図１９において、図１５に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第９の実施形態によるコンデンサ２２１ｂは、第１および第２の直流バイアス印加用電極２２７および２２８の形成態様に特徴がある。すなわち、第１および第２の直流バイアス印加用電極２２７および２２８は、誘電体層２２２の長手方向の端部に位置されるように形成される。また、図１９（ａ）からわかるように、第１および第２の直流バイアス印加用電極２２７および２２８は、容量形成領域２２６に重ならないように設けられる。したがって、この第９の実施形態によれば、前述の第７の実施形態の場合と同様、第１および第２の容量取得用電極２２４および２２５が直流バイアス印加用電極２２７および２２８を挟まないため、容量特性を安定なものとすることができる。
図２０は、この発明の第１０の実施形態によるコンデンサ２２１ｃを示す図であって、図２０（ａ）は、図１５（ａ）または図１９（ａ）に対応し、図２０（ｂ）は、図１５（ｃ）または図１９（ｃ）に対応している。図２０において、図１５または図１９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第１０の実施形態によるコンデンサ２２１ｃは、直流バイアス印加用電極２２７および２２８の形成態様に特徴がある。すなわち、第１および第２の直流バイアス印加用電極２２７および２２８は、上述した第９の実施形態によるコンデンサ２２１ｂと類似するが、誘電体層２２２の主面方向での位置に関して、容量形成領域２２６に重なるように設けられている。そのため、前述の第８の実施形態によるコンデンサ２２１ａの場合と同様、第１および第２の直流バイアス印加用電極２２７および２２８間の距離をより短くすることができ、その結果、直流バイアスとして印加される電圧が比較的低くても、容量変化の効果を得ることができる。
図２１は、この発明の第１１の実施形態によるコンデンサ２２１ｄを示す、図１５または図１９に対応する図である。図２１において、図１５または図１９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第１１の実施形態によるコンデンサ２２１ｄは、直流バイアス印加用電極２２７および２２８の形状に特徴がある。すなわち、第１および第２の直流バイアス印加用電極２２７および２２８は、図２１（ｃ）によく示されているように、ともに、並列した複数の電極指２３８および２３９をそれぞれ形成する櫛歯状をなしている。そして、第１の直流バイアス印加用電極２２７に備える各電極指２３８は、第２の直流バイアス印加用電極２２８に備える電極指２３９の各間に入り込むように位置している。
この第１１の実施形態によれば、第１および第２の直流バイアス印加用電極２２７および２２８間の距離を短く保ったまま、対向面積を大きくすることができる。
図２２および図２３は、それぞれ、この発明の第１２および第１３の実施形態によるコンデンサ２４１および２５１を示す、図１５（ａ）に対応する図である。図２２および図２３において、図１５（ａ）に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
第１２および第１３の実施形態によるコンデンサ２４１および２５１は、コンデンサ本体２２３において、複数組の第１の容量取得用電極２２４、第２の容量取得用電極２２５、第１の直流バイアス印加用電極２２７および第２の直流バイアス印加用電極２２８が形成されていることを特徴としている。
より詳細には、図２２に示した第１２の実施形態によるコンデンサ２４１では、積層方向に関して、上から、第１の容量取得用電極２２４、直流バイアス印加用電極２２７および２２８、第２の容量取得用電極２２５、という順序で複数回繰り返されて配置されている。
図２３に示した第１３の実施形態によるコンデンサ２５１では、積層方向に関して、上から、第１の容量取得用電極２２４、直流バイアス印加用電極２２７および２２８、第２の容量取得用電極２２５、直流バイアス印加用電極２２７および２２８、第１の容量取得用電極２２４、という順序で複数回繰り返されて配置されている。
なお、図２２に示したコンデンサ２４１のコンデンサ本体２２３および図２３に示したコンデンサ２５１のコンデンサ本体２２３を比較したとき、厚み方向寸法に関して異なるように図示されているが、これは、図示しようとする電極２２４、２２５、２２７および２２８の数が異なるという理由からもたらされた結果に過ぎず、図示した厚み方向寸法の差は、特に意味があるものではない。
次に、上記コンデンサ２４１および２５１のように、コンデンサ本体２２３が、複数組の第１の容量取得用電極２２４、第２の容量取得用電極２２５、第１の直流バイアス印加用電極２２７および第２の直流バイアス印加用電極２２８を備える場合において、この発明に係るコンデンサによれば、単位体積あたりの静電容量が大きくなり、より小型化かつ高容量化が可能となり、より低い電圧でより広範囲に静電容量を制御できることを確認するために実施した実験例６について説明する。
この実験例６では、この発明の範囲内にある実施例としての試料２１１およびこの発明の範囲外の比較例としての試料２１２の各々に係るコンデンサを作製したが、各コンデンサにおける誘電体層の材料および厚みならびに電極の材料および厚みについては、前述の実験例５と同様とした。また、この実験例における試料２１１および２１２の各々に係るコンデンサの外形寸法は、ともに、３．２ｍｍ×１．６ｍｍ×１．６ｍｍとした。
より具体的には、試料２１２については、図２４に示した電極の配置構造を採用し、直流バイアス印加用電極および容量取得用電極を含むすべての電極の積層数を５００とした。他方、試料２１１については、図２２に示した電極の配置構造を採用し、第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極を含むすべての電極の積層数を５００とした。
これら試料２１１および２１２について、直流バイアスを０〜３６Ｖの範囲で変化させたときの容量変化範囲が表３に示されている。
Figure 0004873007
表３からわかるように、この発明の範囲内にある試料２１１とこの発明の範囲外の試料２１２とを比較したとき、コンデンサの寸法が同じで、電極の積層数が同程度である場合、この発明に係るコンデンサによれば、より大きい容量が得られ、かつ容量の可変幅をより広くできる。
以上、この発明の第３の局面に係る第７ないし第１３の実施形態を、図１５ないし図２３を参照して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、容量取得用電極と直流バイアス印加用電極との位置関係については、互いに対向する第１および第２の直流バイアス印加用電極によって、第１および第２の容量取得用電極間に位置する誘電体層の容量形成領域に直流バイアスを印加できる位置関係であれば、図示した実施形態のような位置関係以外の位置関係であってもよい。
また、第１および第２の直流バイアス印加用端子導体膜ならびに第１および第２の容量取得用端子導体膜がそれぞれ設けられるコンデンサ本体上の位置については、上述した第１および第２の容量取得用電極ならびに第１および第２の直流バイアス印加用電極の各位置等に応じて任意に変更することができる。
また、第７ないし第１３の実施形態では、第１および第２の容量取得用電極２２４および２２５ならびに第１および第２の直流バイアス印加用電極２２７および２２８が、ともに、コンデンサ本体２２３の内部に形成されたが、耐湿性の問題に煩わされる懸念がないならば、積層方向での最も端に位置する電極、たとえば、図１５（ａ）に示したコンデンサ２２１にあっては、第１および／または第２の容量取得用電極２２４および／または２２５については、コンデンサ本体の外表面上に形成されてもよい。

Claims (17)

  1. 複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備え、
    前記コンデンサ本体は、特定の前記誘電体層に沿って設けられるアース用電極と、特定の前記誘電体層を介して前記アース用電極と対向しかつ前記アース用電極との間で直流バイアスを印加するために用いられる直流バイアス印加用電極と、特定の前記誘電体層を介して前記アース用電極と対向することによって静電容量を形成するように設けられる容量取得用電極とを含み、
    前記直流バイアス印加用電極が、前記アース用電極と前記容量取得用電極との間に位置され、
    前記コンデンサ本体の外表面上に設けられ、かつ前記アース用電極に電気的に接続される、アース用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記直流バイアス印加用電極に電気的に接続される、直流バイアス印加用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記容量取得用電極に電気的に接続される、第１の容量取得用端子導体膜と
    をさらに備える、コンデンサ。
  2. 複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備え、
    前記コンデンサ本体は、特定の前記誘電体層に沿って設けられるアース用電極と、特定の前記誘電体層を介して前記アース用電極と対向しかつ前記アース用電極との間で直流バイアスを印加するために用いられる直流バイアス印加用電極と、特定の前記誘電体層を介して前記アース用電極と対向することによって静電容量を形成するように設けられる容量取得用電極とを含み、
    前記容量取得用電極が、前記アース用電極と前記直流バイアス印加用電極との間に位置され、
    前記コンデンサ本体の外表面上に設けられ、かつ前記アース用電極に電気的に接続される、アース用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記直流バイアス印加用電極に電気的に接続される、直流バイアス印加用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記容量取得用電極に電気的に接続される、第１の容量取得用端子導体膜と
    をさらに備える、コンデンサ。
  3. 前記コンデンサ本体の外表面上に設けられ、かつ前記アース用電極に電気的に接続される、第２の容量取得用端子導体膜をさらに備え、前記コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、前記アース用端子導体膜は、第１の前記側面上に設けられ、前記直流バイアス印加用端子導体膜は、前記第１の側面に対向する第２の前記側面上に設けられ、前記第１の容量取得用端子導体膜は、前記第１および第２の側面に隣接する第３の前記側面上に設けられ、前記第２の容量取得用端子導体膜は、前記第３の側面に対向する第４の前記側面上に設けられる、請求項１または２に記載のコンデンサ。
  4. 少なくとも前記アース用電極と前記直流バイアス印加用電極との間に位置する前記誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成される、請求項１ないし３のいずれかに記載のコンデンサ。
  5. 前記コンデンサ本体は、複数組の前記アース用電極、前記直流バイアス印加用電極および前記容量取得用電極を含む、請求項１ないし４のいずれかに記載のコンデンサ。
  6. 複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備え、
    前記コンデンサ本体は、特定の前記誘電体層を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極と、前記第１および第２の容量取得用電極間に位置する前記誘電体層の容量形成領域に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極とを含み、
    前記第１の直流バイアス印加用電極は、前記第１の容量取得用電極が設けられた前記誘電体層の主面と同一の主面上に設けられ、
    前記第２の直流バイアス印加用電極は、前記第２の容量取得用電極が設けられた前記誘電体層の主面と同一の主面上に設けられ、
    前記コンデンサ本体の外表面上に設けられ、かつ前記第１および第２の直流バイアス印加用電極にそれぞれ電気的に接続される、第１および第２の直流バイアス印加用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記第１および第２の容量取得用電極にそれぞれ電気的に接続される、第１および第２の容量取得用端子導体膜と
    をさらに備える、コンデンサ。
  7. 前記第１の容量取得用電極に対して、前記第１の直流バイアス印加用電極が位置する側は、前記第２の容量取得用電極に対して、前記第２の直流バイアス印加用電極が位置する側とは逆側とされる、請求項６に記載のコンデンサ。
  8. 前記コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、前記第１の直流バイアス印加用端子導体膜は、第１の前記側面上に設けられ、前記第２の直流バイアス印加用端子導体膜は、前記第１の側面に対向する第２の前記側面上に設けられ、前記第１の容量取得用端子導体膜は、前記第１および第２の側面に隣接する第３の前記側面上に設けられ、前記第２の容量取得用端子導体膜は、前記第３の側面に対向する第４の前記側面上に設けられる、請求項６または７に記載のコンデンサ。
  9. 少なくとも前記容量形成領域を構成する前記誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成される、請求項６ないし８のいずれかに記載のコンデンサ。
  10. 前記コンデンサ本体は、複数組の前記第１の容量取得用電極、前記第２の容量取得用電極、前記第１の直流バイアス印加用電極および前記第２の直流バイアス印加用電極を含む、請求項６ないし９のいずれかに記載のコンデンサ。
  11. 複数の誘電体層をもって構成される積層構造を有する、コンデンサ本体を備え、
    前記コンデンサ本体は、特定の前記誘電体層を介して互いに対向することによって静電容量を形成するように設けられる第１および第２の容量取得用電極と、前記第１および第２の容量取得用電極間に位置する前記誘電体層の容量形成領域に直流バイアスを印加するために用いられる第１および第２の直流バイアス印加用電極とを含み、
    前記第１および第２の直流バイアス印加用電極は、前記第１および第２の容量取得用電極の間に挟まれた同じ前記誘電体層の同じ主面上に設けられ、
    前記コンデンサ本体の外表面上に設けられ、かつ前記第１および第２の直流バイアス印加用電極にそれぞれ電気的に接続される、第１および第２の直流バイアス印加用端子導体膜と、
    前記コンデンサ本体の外表面上に設けられ、かつ前記第１および第２の容量取得用電極にそれぞれ電気的に接続される、第１および第２の容量取得用端子導体膜と
    をさらに備える、コンデンサ。
  12. 前記誘電体層の主面方向での位置に関して、前記第１および第２の直流バイアス印加用電極は、前記容量形成領域に重ならないように設けられる、請求項１１に記載のコンデンサ。
  13. 前記誘電体層の主面方向での位置に関して、前記第１および第２の直流バイアス印加用電極は、前記容量形成領域に重なるように設けられる、請求項１１に記載のコンデンサ。
  14. 前記第１および第２の直流バイアス印加用電極は、ともに、並列した複数の電極指を形成する櫛歯状をなしており、前記第１の直流バイアス印加用電極に備える各前記電極指は、前記第２の直流バイアス印加用電極に備える前記電極指の各間に入り込むように位置している、請求項１１または１３に記載のコンデンサ。
  15. 前記コンデンサ本体は、積層方向に延びる４つの側面を有する直方体状であり、前記第１の直流バイアス印加用端子導体膜は、第１の前記側面上に設けられ、前記第２の直流バイアス印加用端子導体膜は、前記第１の側面に対向する第２の前記側面上に設けられ、前記第１の容量取得用端子導体膜は、前記第１および第２の側面に隣接する第３の前記側面上に設けられ、前記第２の容量取得用端子導体膜は、前記第３の側面に対向する第４の前記側面上に設けられる、請求項１１ないし１４のいずれかに記載のコンデンサ。
  16. 少なくとも前記容量形成領域を構成する前記誘電体層は、誘電特性の直流バイアス依存性の大きい材料から構成される、請求項１１ないし１５のいずれかに記載のコンデンサ。
  17. 前記コンデンサ本体は、複数組の前記第１の容量取得用電極、前記第２の容量取得用電極、前記第１の直流バイアス印加用電極および前記第２の直流バイアス印加用電極を含む、請求項１１ないし１６のいずれかに記載のコンデンサ。
JP2008509693A 2006-04-07 2006-12-19 コンデンサ Expired - Fee Related JP4873007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008509693A JP4873007B2 (ja) 2006-04-07 2006-12-19 コンデンサ

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2006106324 2006-04-07
JP2006106324 2006-04-07
JP2006106323 2006-04-07
JP2006106322 2006-04-07
JP2006106323 2006-04-07
JP2006106322 2006-04-07
JP2008509693A JP4873007B2 (ja) 2006-04-07 2006-12-19 コンデンサ
PCT/JP2006/325220 WO2007116566A1 (ja) 2006-04-07 2006-12-19 コンデンサ

Publications (2)

Publication Number Publication Date
JPWO2007116566A1 JPWO2007116566A1 (ja) 2009-08-20
JP4873007B2 true JP4873007B2 (ja) 2012-02-08

Family

ID=38580868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008509693A Expired - Fee Related JP4873007B2 (ja) 2006-04-07 2006-12-19 コンデンサ

Country Status (3)

Country Link
JP (1) JP4873007B2 (ja)
TW (1) TWI331759B (ja)
WO (1) WO2007116566A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4645637B2 (ja) 2007-11-15 2011-03-09 Ｔｄｋ株式会社 積層コンデンサ
JP4743222B2 (ja) 2008-04-25 2011-08-10 ソニー株式会社 可変容量素子及び、電子機器
JP5126374B2 (ja) * 2011-01-19 2013-01-23 ソニー株式会社 可変容量素子及び、電子機器
KR101994711B1 (ko) * 2013-04-22 2019-07-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101504015B1 (ko) * 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
CN109119248A (zh) * 2017-06-23 2019-01-01 北京北方华创微电子装备有限公司 可调电容及阻抗匹配装置
JP7196817B2 (ja) * 2019-10-31 2022-12-27 株式会社村田製作所 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
JP7302529B2 (ja) * 2020-05-22 2023-07-04 株式会社村田製作所 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261122A (ja) * 1990-03-10 1991-11-21 Nippon Chemicon Corp 可変容量素子
JPH0878285A (ja) * 1994-09-05 1996-03-22 Murata Mfg Co Ltd 可変コンデンサ
JP2006344845A (ja) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd コンデンサ
JP2008066682A (ja) * 2006-09-05 2008-03-21 Taiyo Yuden Co Ltd 可変キャパシタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267503A (ja) * 2000-03-16 2001-09-28 Toshiba Corp キャパシタ及び集積回路
GB2400493B (en) * 2003-04-08 2005-11-09 Avx Corp Plated terminations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261122A (ja) * 1990-03-10 1991-11-21 Nippon Chemicon Corp 可変容量素子
JPH0878285A (ja) * 1994-09-05 1996-03-22 Murata Mfg Co Ltd 可変コンデンサ
JP2006344845A (ja) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd コンデンサ
JP2008066682A (ja) * 2006-09-05 2008-03-21 Taiyo Yuden Co Ltd 可変キャパシタ

Also Published As

Publication number Publication date
WO2007116566A1 (ja) 2007-10-18
JPWO2007116566A1 (ja) 2009-08-20
TWI331759B (en) 2010-10-11
TW200802444A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4873007B2 (ja) コンデンサ
JP4299258B2 (ja) 積層コンデンサ
JP4086086B2 (ja) 積層コンデンサおよびその実装構造
JP3832505B2 (ja) 積層コンデンサおよびその実装構造
JP4730424B2 (ja) 積層コンデンサ
JP2008066682A (ja) 可変キャパシタ
WO2007060818A1 (ja) 積層コンデンサ
KR101386540B1 (ko) 적층 콘덴서
KR101051620B1 (ko) 적층 콘덴서
JP4364894B2 (ja) 積層型フィルタ
JP6111768B2 (ja) 貫通型コンデンサ
JP4364892B2 (ja) 積層型フィルタ
JP4415986B2 (ja) 積層型電子部品
KR20170113280A (ko) 적층 커패시터
JP2006344845A (ja) コンデンサ
JP4506759B2 (ja) 複合電子部品
KR20100021988A (ko) 적층 콘덴서
US9101074B2 (en) Capacitor and multilayer circuit board using same
JP4089726B2 (ja) 積層型電子部品
JP6459717B2 (ja) 積層セラミックコンデンサ
JP2000151324A (ja) 積層型ノイズフィルタ
KR101079569B1 (ko) 적층 콘덴서
JP5031650B2 (ja) 積層コンデンサ
JP3998033B2 (ja) 積層コンデンサおよびその実装構造
JP2010123649A (ja) 積層デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees