JP4844881B2 - 薄膜製造装置 - Google Patents
薄膜製造装置 Download PDFInfo
- Publication number
- JP4844881B2 JP4844881B2 JP2006190396A JP2006190396A JP4844881B2 JP 4844881 B2 JP4844881 B2 JP 4844881B2 JP 2006190396 A JP2006190396 A JP 2006190396A JP 2006190396 A JP2006190396 A JP 2006190396A JP 4844881 B2 JP4844881 B2 JP 4844881B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage application
- application electrode
- power feeding
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Description
このような長尺の基板上に複数の層を成膜する方法として、各成膜室内を移動する基板上に層を成膜するロールツーロール方式と、成膜室内で停止させた基板上に成膜した後、成膜が終了した基板部分を成膜室外へ送り出すステッピングロール方式とがある。
図6に示す薄膜製造装置100において、先ず送り室111内に配設された2つの搬入ロール102から基板101が引き出され、該基板101は予備真空室112を経て成膜用真空室113に入る。この成膜用真空室113内には、一つの電圧印加電極121の外側に2つの接地電極122がそれぞれ対向配置されており、これら電圧印加電極121と接地電極122との間に搬入された各基板101は成膜用真空室113内に形成された成膜室105で一旦停止されて表面への成膜が行われる。成膜終了後、アクチュエータ124が起動し、成膜された各基板101は巻取り室114内に配設された2つの搬送ロール103にそれぞれ巻き取られる。
そして、電圧印加電極121と接地電極122との間に電圧が印加されてプラズマ106が生じ、接地電極122に内蔵されたヒータ123により加熱された基板101の表面上には、反応ガスの分解による薄膜が形成され、成膜が終了する。
以上のようにして、基板101を成膜室壁151及び接地電極122に接触させることなく、巻取り室114への方向(図7(B)の矢印B方向)に搬送することが可能となる。
図8において、010はステッピングロール方式で成膜を行う薄膜製造装置、1は並行して搬送される2列の基板(可撓性基板)、02は対を成す電圧印加電極、03は内部にヒータ03aを備えた接地電極、04はシールド体、08は成膜室、09は壁体である。
051は壁体09の上部に設置されたインピーダンス整合器であり、該整合器051は前記電圧印加電極02からの反射波を最小にする制御を行うものである。
上記電圧印加電極02の間には、接地電位に保たれたシールド体04が配置されており、このシールド体04には、給電体06(06a,06b)を各電圧印加電極02の中央部02aに導くための貫通孔がそれぞれ設けられている。この貫通孔に各給電体06(06a,06b)をそれぞれ貫挿させて電圧印加電極02の中央部02aに給電することにより、中央部02aまで各給電体06(06a,06b)をシールド状態で導き、中央部02aにそれぞれ給電することを可能としている。
前述のような高周波数域への移行が進行しつつある要因としては、
(1)薄膜の形成速度の上昇に加えて、薄膜の膜質の向上を図ることが可能になる。
(2)高い周波数によってプラズマを発生した場合、電圧印加電極及び接地電極の間に電子がトラップされ、低い印加電圧でプラズマを維持できるので、成膜中に基板に入射するエネルギー粒子によるダメージが軽減されることになる。
また、かかる従来技術にあっては、前記電圧印加電極02からの反射波を最小にする制御を行うため、2つのインピーダンス整合器051を壁体09の上部の電圧印加電極02の中央部02aの直上に対応する場所に設置して、これに高周波電源052が接続されている。このため、給電体06の直上に2つのインピーダンス整合器051が対向して設置され、シールド体04の厚さが相応に厚くなる。これにより、成膜面積を大面積化した場合はシールド体04も大型になって重量が増加し、組立、施工性の悪化を招き易いという問題があった。
即ち、前記壁体と絶縁し且つシール材を介して外界と真空遮断して前記壁体に取付けられ、前記第1接地箱体内と外界とを電気的に接続する電気導入体と、該電気導入体の前記第1接地箱体側端部と前記給電構造体を構成する給電体の先端部とを電気的に接続する第1接続部材と、前記給電体の終端部と前記電圧印加電極とを電気的に接続する第2接続部材とを備え、前記外界から前記電気導入体、前記第1接続部材、及び前記第2接続部材を介して前記真空室内の前記電圧印加電極に給電可能に構成されている。
即ち、前記給電構造体は、金属材料からなる給電体と、金属材料からなり前記給電体の外周を囲むように配置された外周導体と、前記給電体と前記外周導体との間に形成される空間ギャップを保持し且つ絶縁して支持する絶縁支持体とを備え、前記外周導体の先端部が前記第1接地箱体を介して前記壁体と電気的に接続され、前記外周導体の終端部が前記第2接地箱体を介して前記金属隔膜体と接続して接地されている。
即ち、給電体が外周導体によってシールドされた状態で第1接地箱体の直下に配置されて、当該該給電体及び外周導体が給電位置までそれぞれ延設され、対をなす前記電圧印加電極の中央部に給電することで、各電圧印加電極に対して高周波電圧を最もバランス良く印加しながら、外周導体によるシールド効果によって高周波電流の流入を抑制することができる。
従って、各電圧印加電極内での電位差を抑制することが可能となり、成膜室でのプラズマ密度をより均一にすることができる。これにより、可撓性基板への薄膜形成速度の上昇などを目的として、例えば20MHz〜100MHz程度の高周波電圧を印加した場合でも、良好な膜厚分布の薄膜を得ることが可能となり、良好な膜厚分布の薄膜形成を保持しながら、成膜作業能率を向上させることができる。
また、真空室内に高周波電力を導入する電気導入体を、可撓性基板の搬送方向の線対称としてオフセットした位置に設置でき、それぞれのインピーダンス整合器間の距離を適正に保持できて、高周波電流による複数列の薄膜製造装置での干渉を防止できる。
従って、給電体の外径d、外周導体の内径Dを選択することで、コンデンサ容量を変更でき、電圧印加電極の面積・放電空間の容量等の負荷側インピーダンスに対し、給電構造体のインピーダンスZを最適な値に設定することが容易に行える。
すなわち、本発明においては、各電圧印加電極の排気口及び前記排気部材の排気通路を通して前記壁体の外界に排出するように構成したので、成膜室内の反応ガスを等分に排気できる領域が広がり、膜厚分布に悪影響を及ぼす成膜室内での反応ガスの流れの偏りを効果的に抑制することが可能となる。これにより、成膜室内での反応ガスの流れの偏りを広範囲で抑制することが可能となるので、より幅広なサイズの可撓性基板にも対応することができる。
また、前記各電圧印加電極同士を排気部材によって連結して一体化することで、前記各成膜室からガスを別々に排気する必要がなくなることから、排気構造が簡単化されて装置コストを低減できる。
この実施形態に係る薄膜製造装置は、ステッピングロール方式で成膜を行うものであり、図1〜図3において、1は可撓性基板(以下基板という)、100は薄膜製造装置であり、次のように構成されている。
かかる薄膜製造装置100は、搬送ロール11の搬入ロール2から引き出された2列の基板1は並行して搬送されて成膜用真空室13に入り、該成膜用真空室13の内部に形成された成膜室5で一旦停止されてそれぞれ表面への成膜が行われた後、巻取り室14内の2つの搬送ロール3にそれぞれ巻き取られるように構成されている。
以上の、電圧印加電極21及び接地電極22によって、成膜時に気密状態となる成膜室5に電圧が印加され、基板1の表面に薄膜を形成するためのプラズマが当該成膜室5内に生成されることになる。
また、本実施の形態の各電圧印加電極21には、図1及び図3に示すように、成膜室5内からのガスを排気するための排気口72aがそれぞれ設けられている。そして、図3に示すように、各排気口72aは、排気部材9の中空部72の両側端部に接続されている。これにより、相対する前記排気口72a同士は、排気部材9の中空部72に連通される構造となり、反応ガスは各電圧印加電極21の排気口72aから排気部材9の中空部72を通って壁体15の外界に排出されることになる。
さらに、排気部材9の電圧印加電極21と接触する面には、シール材9aが設けられており、該シール材9aによって当該接触面を流体密にシールしている。
このように、各電圧印加電極21同士を排気部材9によって連結して一体化することで、各成膜室5からガスを別々に排気する必要がなくなるので、排気構造が簡単化されて装置コストの低減化を図ることができる。
このようにして配置された各枠体54は、図3に示すように、電圧印加電極21に対して電気的絶縁を保持するための絶縁管が被せられたねじ54aによって、それぞれねじ止めされ、またシールド体57に対してはねじ54cによってねじ止めされている。
これにより、枠体54は、シールド体57に対しては導電的に結合され、シールド体57と同様に接地電位に保持されることになる。
シールド体57は、例えばアルミニウム等の導電性材料からなり、上記のように対向配置された電圧印加電極21の間に配設されており、枠状に切り抜いた形状に形成されることにより電圧印加電極21の側面を覆って配置されている。
また、成膜用真空室13と外部とを区切る前記壁体15は接地電位にあり、シールド体57はこの壁体15に接続されることで接地電位に保たれている。
さらに、対向配置された電圧印加電極21の間には、図3に示すように、金属隔膜体58が配置されており、該金属隔膜体58は例えばアルミニウム等の導電性材料からなり、電圧印加電極21とは電気的に絶縁される空間を保ち得る間隔を保持するとともに、両端部がシールド体57に接続されて、壁体15の接地電位とされている。
給電構造体60の同軸構造は、図4(図2のC−C線断面図)に示すように、給電体61の全周を管状の外周導体62で囲む丸形状とされており、給電体61の外径をd、外周導体62の内径をDとすると、給電構造体60のインピーダンスZは次の(1)式で表わすことが可能である。このため、給電体61の外径d、外周導体62の内径Dを選択して空間ギャップを変えることにより(図4(A)のような外径d及び内径Dが小径のものから、図4(B)のような外径d及び内径Dが大径のものまで変化させることにより、)、給電体61と外周導体62の接地電位間とに形成されたコンデンサ容量を変更でき、給電構造体60のインピーダンスZを容易に変更することができる。
従って、給電体61の外径d、外周導体62の内径Dを選択することで、コンデンサ容量を変更でき、電圧印加電極21の面積・放電空間の容量等の負荷側インピーダンスに対し、給電構造体60のインピーダンスZを最適な値に設定することが容易となる。
Z=138Log(D/d) (Ω) (1)
また、図5(B)の例では、角型状の外周導体62により板状の給電体61を囲うように構成されている。さらに、図5(C)の例では、角型状の外周導体62により丸棒状の給電体61を囲うように構成されている。なお、前記外周導体62および給電体61の形状は、必ずしも図5に示す形状である必要はなく、例えば多角形状のものでも良い。
一方、シールド体57側には、図2に示すように、第二接地箱体90が配置されている。この第二接地箱体90は、例えばアルミニウムなどの導電性の部材からなり、金属隔膜体58に設けた孔形状と同一箱形状とし、金属隔膜体58と接続され、シールド体57を介して接地電位である壁体15と接続、接地されている。また、第二接地箱体90は、給電構造体60の外周導体62とも接続、接地されており、給電体61は第二接地箱体90内に貫通配置されている。
第二接地箱体90の上方には、図2に示すように、第二接続板91が配置されている。この第二接続板91は、例えば銅またはアルミニウムなどの導電性の部材からなり、第二接地箱体90内に貫通された給電体61と電圧印加電極21とを当該第二接続板91を介して第二接地箱体90の内側で接続し、成膜用真空室13の外界に設備された高周波電源52から送電された高周波電力が、給電構造体60及び第二接続板91を介して電圧印加電極21に伝送されるようになっている。
また、シールド体57には、図2に示すように、その上面側のインピーダンス整合器51に対応する位置から、鉛直下方向の第二接続板91を電圧印加電極21の中央部に接続する位置に向かって、その内部を貫通する貫通孔57aが、電圧印加電極21に対応してそれぞれ設けられている。この貫通孔57aは、これに貫挿された給電構造体60を電圧印加電極21の中央部接続位置まで導く機能を有しており、各給電構造体60をこの貫通孔57aにそれぞれ貫挿させることで、電圧印加電極21の中央部へ給電可能としている。
さらに、図2に示すように、給電構造体60を構成する給電体61は棒形状をなしており、上端部がインピーダンス整合器51に電気導入体65及び第一接続板81を介してインピーダンス整合器51に接続されている。そして、各給電構造体60の給電体61は、接地電位に保たれた外周導体62によってシールドされた状態でシールド体57の貫通孔57aを貫挿して、当該貫通孔57aの直下に配され、上記のように第二接続板91に接続されている。このようにして、インピーダンス整合器51の鉛直下方向に配された各給電体61は、その状態を保ったままで、その下部が第二接続板91を介して各電圧印加電極21の給電位置とそれぞれ接続されることとなる。以上のような接続態様によって、各給電構造体60を介して各電圧印加電極21の中央部への給電が行われることになる。
図1において、成膜時には、アクチュエータ24によって、各接地電極22及び成膜室5で停止された各可撓性基板1が枠体54に向かってそれぞれ移動し、枠体54と可撓性基板1とが、該枠体54の可撓性基板1と接触する面に保持されたシール材54aを介して密着する。これにより、気密状態の成膜室5が電圧印加電極21及び可撓性基板1の間にそれぞれ形成される。
そして、上記のようにして接続された各給電構造体60によって、高周波電源52の出力電圧が各電圧印加電極21の中央部に給電され、電圧印加電極21及び接地電極22の間に高周波電圧がそれぞれ印加される。これによって各成膜室5内にプラズマが発生し、図示しない導入管から導入された反応ガスが分解され、接地電極22のヒータ23によって加熱された可撓性基板1の表面上に薄膜がそれぞれ形成される。
この際、図1における装置中心線(A−A線)99に対して対称となる位置に排気口72aをそれぞれ設けたことで、成膜室5内の反応ガスを等分に排気できる領域が広がり、膜厚分布に悪影響を及ぼす成膜室5内での反応ガスの流れの偏りを抑制することが可能となる。なお、さらに排気口72aを上記装置中心線(A−A線)99に対して対称となるように複数設けることで、上記のような反応ガスの流れの偏りをより効果的に抑制できる。
このように、本発明の実施形態の薄膜製造装置100では、成膜室5内での反応ガスの流れの偏りを広範囲で抑制することが可能となるので、より幅広なサイズの可撓性基板1にも対応することができ、汎用性に優れている。
例えば、既述の実施形態ではステッピングロール方式の薄膜製造装置としたが、ロールツーロール方式の薄膜製造装置としてもよい。
2 搬入ロール
3 搬出ロール
5 成膜室
9 排気部材
11 送り室
13 成膜用真空室
14 巻き取り室
15 壁体
21 電圧印加電極
22 接地電極
23 ヒータ
24 アクチュエータ
51 インピーダンス整合器
52 高周波電源
54 枠体
57 シールド体
57a 貫通孔
58 金属隔膜体
60 給電構造体
61 給電体
62 外周導体
63a,63b 絶縁支持体
64 絶縁リング
65 電気導入体
72 中空部
72a 排気口
80 第一接地箱体
81 第一接続板
90 第二接地箱体
91 第二接続板
100 薄膜製造装置
Claims (4)
- 真空室内を並行して搬送される2列の可撓性基板を、函状の壁体の内部に形成された真空の成膜室内に停止させ、前記真空の成膜室に臨んで設置され前記2列の可撓性基板にそれぞれ対向して配置された電圧印加電極と接地電極との間に電圧を印加して前記可撓性基板の表面に薄膜を成膜する薄膜製造装置において、金属材料からなる枠形状に形成され前記電圧印加電極のそれぞれを絶縁して固定する支持枠と、前記各電圧印加電極の間に配設されているシールド体と、対向して配置された前記電圧印加電極の間に設けられ前記各電圧印加電極とは電気的に絶縁される空間を保持した状態で両端部が前記シールド体に接続される金属隔膜体と、前記シールド体の内部に貫挿されて設けられ前記各電圧印加電極に給電する給電構造体と、前記真空室内の上部に配置されて前記壁体の内面に固定され下部が前記給電構造体に接続される第1接地箱体と、前記シールド体側に配置されて前記給電構造体と前記金属隔膜体とに接続される第2接地箱体とを備え、前記各電圧印加電極の中央部まで前記給電構造体をシールド状態で導き、前記各電圧印加電極の中央部にそれぞれ給電するように構成したことを特徴とする薄膜製造装置。
- 前記壁体と絶縁し且つシール材を介して外界と真空遮断して前記壁体に取付けられ、前記第1接地箱体内と外界とを電気的に接続する電気導入体と、該電気導入体の前記第1接地箱体側端部と前記給電構造体を構成する給電体の先端部とを電気的に接続する第1接続部材と、前記給電体の終端部と前記電圧印加電極とを電気的に接続する第2接続部材とを備え、前記外界から前記電気導入体、前記第1接続部材、及び前記第2接続部材を介して前記真空室内の前記電圧印加電極に給電可能に構成されていることを特徴とする請求項1に記載の薄膜製造装置。
- 前記給電構造体は、金属材料からなる給電体と、金属材料からなり前記給電体の外周を囲むように配置された外周導体と、前記給電体と前記外周導体との間に形成される空間ギャップを保持し且つ絶縁して支持する絶縁支持体とを備え、前記外周導体の先端部が前記第1接地箱体を介して前記壁体と電気的に接続され、前記外周導体の終端部が前記第2接地箱体を介して前記金属隔膜体と接続して接地されていることを特徴とする請求項1または2に記載の薄膜製造装置。
- 前記電圧印加電極は、前記真空室内を左右に対をなして搬送される前記可撓性基板に対応して左右1対設けられ、各電圧印加電極には排気口がそれぞれ形成され、前記左右1対の電圧印加電極の間には、内部に排気通路を有する排気部材が各電圧印加電極に固定して設けられ、前記各電圧印加電極の排気口は前記排気部材の排気通路に連通し、前記成膜室内のガスを前記各電圧印加電極の排気口及び前記排気部材の排気通路を通して前記壁体の外界に排出するように構成されていることを特徴とする請求項1〜3のいずれかに記載の薄膜製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190396A JP4844881B2 (ja) | 2006-07-11 | 2006-07-11 | 薄膜製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190396A JP4844881B2 (ja) | 2006-07-11 | 2006-07-11 | 薄膜製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008019463A JP2008019463A (ja) | 2008-01-31 |
JP4844881B2 true JP4844881B2 (ja) | 2011-12-28 |
Family
ID=39075647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190396A Expired - Fee Related JP4844881B2 (ja) | 2006-07-11 | 2006-07-11 | 薄膜製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4844881B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010111900A (ja) * | 2008-11-05 | 2010-05-20 | Fuji Electric Holdings Co Ltd | プラズマcvd装置 |
JP5282538B2 (ja) * | 2008-11-18 | 2013-09-04 | 富士電機株式会社 | 容量結合型プラズマcvd装置 |
JP5445903B2 (ja) * | 2009-02-12 | 2014-03-19 | 富士電機株式会社 | 薄膜形成装置 |
JP5417963B2 (ja) * | 2009-04-21 | 2014-02-19 | 富士電機株式会社 | 成膜装置および成膜方法ならびに成膜装置の設計方法及び成膜装置の製造方法 |
JP5402502B2 (ja) * | 2009-10-14 | 2014-01-29 | 富士電機株式会社 | プラズマ処理装置及びプラズマ処理方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4467667B2 (ja) * | 1999-05-21 | 2010-05-26 | 東京エレクトロン株式会社 | プラズマ処理装置 |
JP4158726B2 (ja) * | 2004-03-12 | 2008-10-01 | 富士電機ホールディングス株式会社 | 薄膜製造装置 |
-
2006
- 2006-07-11 JP JP2006190396A patent/JP4844881B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008019463A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105491780B (zh) | 等离子体产生用的天线及具备该天线的等离子体处理装置 | |
US11276562B2 (en) | Plasma processing using multiple radio frequency power feeds for improved uniformity | |
JP4844881B2 (ja) | 薄膜製造装置 | |
JP4158726B2 (ja) | 薄膜製造装置 | |
JP5733460B1 (ja) | プラズマ発生用のアンテナおよびそれを備えるプラズマ処理装置 | |
WO2011033927A1 (ja) | 成膜装置 | |
JP4623422B2 (ja) | プラズマ処理装置 | |
JP5419055B1 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JP2012133899A (ja) | プラズマ処理装置 | |
JP4893235B2 (ja) | 成膜装置および成膜方法 | |
JP2017004602A (ja) | プラズマ発生用のアンテナおよびそれを備えるプラズマ処理装置 | |
JP4727377B2 (ja) | 真空処理装置、真空処理装置における高周波電力供給方法 | |
JP4875527B2 (ja) | プラズマ発生装置およびこれを用いた薄膜形成装置 | |
JP3089336B2 (ja) | 薄膜光電変換素子の製造装置 | |
JP5135720B2 (ja) | プラズマ処理装置 | |
JP4289246B2 (ja) | 薄膜形成装置 | |
KR101129675B1 (ko) | 플라즈마 발생 장치 및 변압기 | |
JP4692878B2 (ja) | プラズマcvd装置 | |
JP5124982B2 (ja) | 薄膜製造装置および薄膜製造方法 | |
JP4576190B2 (ja) | プラズマ処理装置 | |
JP7114368B2 (ja) | スパッタリング装置 | |
JP5417963B2 (ja) | 成膜装置および成膜方法ならびに成膜装置の設計方法及び成膜装置の製造方法 | |
JP4158729B2 (ja) | プラズマcvd装置 | |
JP4981387B2 (ja) | 薄膜製造装置及び太陽電池の製造方法 | |
JP2009088427A (ja) | プラズマ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |