JP3089336B2 - 薄膜光電変換素子の製造装置 - Google Patents
薄膜光電変換素子の製造装置Info
- Publication number
- JP3089336B2 JP3089336B2 JP07099054A JP9905495A JP3089336B2 JP 3089336 B2 JP3089336 B2 JP 3089336B2 JP 07099054 A JP07099054 A JP 07099054A JP 9905495 A JP9905495 A JP 9905495A JP 3089336 B2 JP3089336 B2 JP 3089336B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- photoelectric conversion
- thin
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、送り室から巻き取り室
へ向けて搬送される可撓性基板上に各層を成膜する薄膜
光電変換素子の製造装置に関する。
へ向けて搬送される可撓性基板上に各層を成膜する薄膜
光電変換素子の製造装置に関する。
【０００２】
【従来の技術】ａ−Ｓｉを主材料とした光電変換層を含
む各層を長尺の高分子材料あるいはステンレス鋼などの
金属からなる可撓性基板 (以下単に基板と記す) 上に形
成して薄膜光電変換素子を製造する方法は、生産性の点
ですぐれている。長尺の基板上に複数の層を成膜する方
式として、各成膜室内を移動する基板上に成膜するロー
ルツーロール方式と、成膜室内で停止させた基板上に成
膜したのち成膜の終わった基板部分を成膜室外へ送り出
すステッピングロール方式とがある。従来のこの種の成
膜装置は、基板面を水平にして搬送するものであった
が、本出願人の出願にかかる特願平６−１２０９４２号
明細書に記載された薄膜光電変換素子製造装置は、基板
面を鉛直にして搬送することにより装置の設置スペース
を節減したものである。さらに、一つの薄膜光電変換素
子製造装置での成膜効率を上げるために複数の基板を並
行して搬送し、それぞれの基板面上に成膜することも知
られている。図２は特開平６−２９１３４９号公報に記
載された薄膜光電変換素子製造用の多列基板搬送成膜装
置を示し、送り室１１間には二つの搬入ロール２が収容
されており、搬入ロール２から引き出された可撓性基板
１は予備真空室１２を経て成膜用真空室１３に入る。こ
の真空室１３内には、一つの高電圧電極２１と二つの接
地電極２２が対向配置され、両電極の間に存在する基板
１の面上に成膜が行われる。成膜終了後、基板１は巻き
取り室１４内の搬出ロール３へ巻き取られる。図４
(ａ) 、 (ｂ) は成膜真空室１３内での成膜方法の詳細
を示す。成膜用真空室１３は壁体５１により外界と区切
られている。同図 (ａ) に示す成膜時には、搬送ローラ
４にはさまれた基板１の外側に接地電極２２が密着し、
内側に成膜室壁５１のシール材５２が密着することによ
り気密の成膜室５ができ上がる。両電極２１、２２間の
電圧の印加でプラズマ６が生じ、接地電極２２に内蔵さ
れたヒータ２３により加熱された基板１の表面上に反応
ガスの分解により薄膜が形成される。基板１を搬送する
際には、各搬送ローラ４および両接地電極２２を図２に
示すアクチュエータ２４により図４ (ａ) の矢印４１の
ように上下に約１ｃｍ移動させる。それに伴って基板１
も上下に約１ｃｍ移動する。図４ (ｂ) は移動後の状態
で、これにより基板１を成膜室壁５１および接地電極２
２と接触させないで矢印４２のように搬送することがで
きる。
む各層を長尺の高分子材料あるいはステンレス鋼などの
金属からなる可撓性基板 (以下単に基板と記す) 上に形
成して薄膜光電変換素子を製造する方法は、生産性の点
ですぐれている。長尺の基板上に複数の層を成膜する方
式として、各成膜室内を移動する基板上に成膜するロー
ルツーロール方式と、成膜室内で停止させた基板上に成
膜したのち成膜の終わった基板部分を成膜室外へ送り出
すステッピングロール方式とがある。従来のこの種の成
膜装置は、基板面を水平にして搬送するものであった
が、本出願人の出願にかかる特願平６−１２０９４２号
明細書に記載された薄膜光電変換素子製造装置は、基板
面を鉛直にして搬送することにより装置の設置スペース
を節減したものである。さらに、一つの薄膜光電変換素
子製造装置での成膜効率を上げるために複数の基板を並
行して搬送し、それぞれの基板面上に成膜することも知
られている。図２は特開平６−２９１３４９号公報に記
載された薄膜光電変換素子製造用の多列基板搬送成膜装
置を示し、送り室１１間には二つの搬入ロール２が収容
されており、搬入ロール２から引き出された可撓性基板
１は予備真空室１２を経て成膜用真空室１３に入る。こ
の真空室１３内には、一つの高電圧電極２１と二つの接
地電極２２が対向配置され、両電極の間に存在する基板
１の面上に成膜が行われる。成膜終了後、基板１は巻き
取り室１４内の搬出ロール３へ巻き取られる。図４
(ａ) 、 (ｂ) は成膜真空室１３内での成膜方法の詳細
を示す。成膜用真空室１３は壁体５１により外界と区切
られている。同図 (ａ) に示す成膜時には、搬送ローラ
４にはさまれた基板１の外側に接地電極２２が密着し、
内側に成膜室壁５１のシール材５２が密着することによ
り気密の成膜室５ができ上がる。両電極２１、２２間の
電圧の印加でプラズマ６が生じ、接地電極２２に内蔵さ
れたヒータ２３により加熱された基板１の表面上に反応
ガスの分解により薄膜が形成される。基板１を搬送する
際には、各搬送ローラ４および両接地電極２２を図２に
示すアクチュエータ２４により図４ (ａ) の矢印４１の
ように上下に約１ｃｍ移動させる。それに伴って基板１
も上下に約１ｃｍ移動する。図４ (ｂ) は移動後の状態
で、これにより基板１を成膜室壁５１および接地電極２
２と接触させないで矢印４２のように搬送することがで
きる。
【０００３】図３は、特開平７−６９５３号公報に記載
の薄膜光電変換素子製造装置で、同一可撓性基板１上に
長手方向に隣接して配置した複数の成膜室５で順次成膜
を行うものである。接地電極２２は、各成膜室５に共通
であり、各成膜室５は接地される導電性側壁５３をはさ
んで隣接している。各高電圧電極２１と導電性側壁５３
とは、絶縁物５９により絶縁されている。各成膜室を囲
む成膜用真空室１３は排気系７と真空排気管７１により
連通しており、側壁５３に連通孔５４を開けることによ
り、内部の圧力が均一にされる。また各成膜室にも真空
排気口７２が開口して排気される。基板１の搬送時に
は、接地電極２２を基板より浮かす。
の薄膜光電変換素子製造装置で、同一可撓性基板１上に
長手方向に隣接して配置した複数の成膜室５で順次成膜
を行うものである。接地電極２２は、各成膜室５に共通
であり、各成膜室５は接地される導電性側壁５３をはさ
んで隣接している。各高電圧電極２１と導電性側壁５３
とは、絶縁物５９により絶縁されている。各成膜室を囲
む成膜用真空室１３は排気系７と真空排気管７１により
連通しており、側壁５３に連通孔５４を開けることによ
り、内部の圧力が均一にされる。また各成膜室にも真空
排気口７２が開口して排気される。基板１の搬送時に
は、接地電極２２を基板より浮かす。
【０００４】
【発明が解決しようとする課題】しかし、図２、図４に
示した成膜装置では、一つの高電圧電極２１の両側に発
生させるプラズマの状態が同一になるように制御するの
が難しく、両基板１上の膜厚分布あるいは膜質の均一が
図れない問題があった。また、図２および図３に示す複
数の成膜室を有する装置で、他成膜室の印加電圧によっ
て発生するノイズが膜質に悪影響を及ぼす問題があり、
成膜室の間隔を広げなければならなかった。
示した成膜装置では、一つの高電圧電極２１の両側に発
生させるプラズマの状態が同一になるように制御するの
が難しく、両基板１上の膜厚分布あるいは膜質の均一が
図れない問題があった。また、図２および図３に示す複
数の成膜室を有する装置で、他成膜室の印加電圧によっ
て発生するノイズが膜質に悪影響を及ぼす問題があり、
成膜室の間隔を広げなければならなかった。
【０００５】本発明の目的は、上記の問題を解決し、複
数の基板への同時成膜を行っても、あるいは同一基板へ
の複数の成膜を順次行っても良質の膜が得られる、生産
性の高い薄膜光電変換素子の製造装置を提供することに
ある。
数の基板への同時成膜を行っても、あるいは同一基板へ
の複数の成膜を順次行っても良質の膜が得られる、生産
性の高い薄膜光電変換素子の製造装置を提供することに
ある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の第一発明によれば、並行して搬送される
２列の可撓性基板の間に第一電極、この第一電極に対向
して各基板の外側にそれぞれ第二電極を配置し、第一電
極と各基板の間に形成される成膜空間に第一、第二電極
への電圧印加によって放電を発生させることにより、各
基板の一面上に薄膜を形成する薄膜光電変換素子の製造
装置において、それぞれの基板に対して各１個の第一電
極を備え、第一電極が基板面に平行な背面部と基板に気
密に接触可能の端面をもつ側壁部とを有し、両第一電極
の背面部が絶縁体によって連結された薄膜光電変換素子
の製造装置であって、各第一電極の背面部に開口を有
し、両第一電極の背面部を連結する絶縁体に前記開口に
気密に連通する貫通孔が開けられ、この貫通孔の内面に
真空排気口が開口していることとする。ここで、第一電
極の端面に基板と密着可能のシール材が被着していると
良い。本発明の第二発明によれば、搬送される可撓性基
板の両側に電圧印加電極および接地電極を配置し、電圧
印加電極と基板の間に形成される成膜空間に電圧印加電
極への電圧印加によって放電を発生させることにより基
板の一面上に薄膜を形成する薄膜光電変換素子の製造装
置において、電圧印加電極は平板状で基板に気密に接触
可能の端面をもつ導電性枠体に絶縁して気密に結合さ
れ、電圧印加電極の背面および側面を囲む導電性シール
ド体が導電性枠体と導電的に結合され、かつ接地された
薄膜光電変換素子の製造装置であって、並行して搬送さ
れる２列の可撓性基板をそれぞれはさんで基板の内側の
電圧印加電極と外側の接地電極とが対向して配置され、
両電圧印加電極がシールド材を貫通する絶縁体によって
連結されたこととする。ここで、各電圧印加電極に開口
を有し、両電圧印加電極を連結する絶縁体に前記開口に
気密に連通する貫通孔が開けられ、この貫通孔の内面に
真空排気口が開口していると良い。第一発明、第二発明
とも、可撓性基板が面が鉛直面内にあるようにして搬送
されることが有効である。
めに、本発明の第一発明によれば、並行して搬送される
２列の可撓性基板の間に第一電極、この第一電極に対向
して各基板の外側にそれぞれ第二電極を配置し、第一電
極と各基板の間に形成される成膜空間に第一、第二電極
への電圧印加によって放電を発生させることにより、各
基板の一面上に薄膜を形成する薄膜光電変換素子の製造
装置において、それぞれの基板に対して各１個の第一電
極を備え、第一電極が基板面に平行な背面部と基板に気
密に接触可能の端面をもつ側壁部とを有し、両第一電極
の背面部が絶縁体によって連結された薄膜光電変換素子
の製造装置であって、各第一電極の背面部に開口を有
し、両第一電極の背面部を連結する絶縁体に前記開口に
気密に連通する貫通孔が開けられ、この貫通孔の内面に
真空排気口が開口していることとする。ここで、第一電
極の端面に基板と密着可能のシール材が被着していると
良い。本発明の第二発明によれば、搬送される可撓性基
板の両側に電圧印加電極および接地電極を配置し、電圧
印加電極と基板の間に形成される成膜空間に電圧印加電
極への電圧印加によって放電を発生させることにより基
板の一面上に薄膜を形成する薄膜光電変換素子の製造装
置において、電圧印加電極は平板状で基板に気密に接触
可能の端面をもつ導電性枠体に絶縁して気密に結合さ
れ、電圧印加電極の背面および側面を囲む導電性シール
ド体が導電性枠体と導電的に結合され、かつ接地された
薄膜光電変換素子の製造装置であって、並行して搬送さ
れる２列の可撓性基板をそれぞれはさんで基板の内側の
電圧印加電極と外側の接地電極とが対向して配置され、
両電圧印加電極がシールド材を貫通する絶縁体によって
連結されたこととする。ここで、各電圧印加電極に開口
を有し、両電圧印加電極を連結する絶縁体に前記開口に
気密に連通する貫通孔が開けられ、この貫通孔の内面に
真空排気口が開口していると良い。第一発明、第二発明
とも、可撓性基板が面が鉛直面内にあるようにして搬送
されることが有効である。
【０００７】
【作用】並行して搬送される２列の可撓性基板にそれぞ
れ端面が基板に気密に接触して成膜空間を形成する第一
電極と基板をはさんで対向する第二電極を備えることに
より、第一電極、第二電極の各対に対する印加電圧を独
立して制御することができ、各基板の一面上に形成され
る薄膜の膜厚分布および膜質の均一性が向上する。両第
一電極が絶縁体を介して連結されていることにより、２
列の可撓性基板の間隔が最小になる。またその絶縁体に
開けられた貫通孔から両成膜空間の真空排気を行うこと
により、真空排気系が単純になる。第一電極の端面と基
板との間の気密は、電極の端面にシール材を被着するこ
とにより容易に確保できる。
れ端面が基板に気密に接触して成膜空間を形成する第一
電極と基板をはさんで対向する第二電極を備えることに
より、第一電極、第二電極の各対に対する印加電圧を独
立して制御することができ、各基板の一面上に形成され
る薄膜の膜厚分布および膜質の均一性が向上する。両第
一電極が絶縁体を介して連結されていることにより、２
列の可撓性基板の間隔が最小になる。またその絶縁体に
開けられた貫通孔から両成膜空間の真空排気を行うこと
により、真空排気系が単純になる。第一電極の端面と基
板との間の気密は、電極の端面にシール材を被着するこ
とにより容易に確保できる。
【０００８】平板状の電圧印加電極に絶縁して気密に導
電性枠体を結合し、その枠体の端面を可撓性基板に気密
に接触させることにより成膜空間を形成し、さらに電圧
印加電極の背面および側面を接地された導電性シールド
体で囲むと共に導電性枠体と導電的に結合することによ
り、電圧印加電極の基板の面する側以外は接地された導
電性シールド体および枠体によってシールドされること
になる。この結果、電圧印加電極への電圧印加によって
発生するノイズが、電圧印加電極の背後および側方に近
接して配置される成膜空間での成膜膜質に影響を及ぼす
ことがなくなる。従って、並行に搬送される２列の可撓
性基板に対してそれぞれこのようにシールドされた電圧
印加電極を絶縁体で連結して近接して備え、それぞれの
基板に良質の薄膜を形成することができる。これらの薄
膜光電変換素子の製造装置は、可撓性基板を面が鉛直面
内にあるようにし搬送することによっても設置スペース
が減少する。
電性枠体を結合し、その枠体の端面を可撓性基板に気密
に接触させることにより成膜空間を形成し、さらに電圧
印加電極の背面および側面を接地された導電性シールド
体で囲むと共に導電性枠体と導電的に結合することによ
り、電圧印加電極の基板の面する側以外は接地された導
電性シールド体および枠体によってシールドされること
になる。この結果、電圧印加電極への電圧印加によって
発生するノイズが、電圧印加電極の背後および側方に近
接して配置される成膜空間での成膜膜質に影響を及ぼす
ことがなくなる。従って、並行に搬送される２列の可撓
性基板に対してそれぞれこのようにシールドされた電圧
印加電極を絶縁体で連結して近接して備え、それぞれの
基板に良質の薄膜を形成することができる。これらの薄
膜光電変換素子の製造装置は、可撓性基板を面が鉛直面
内にあるようにし搬送することによっても設置スペース
が減少する。
【０００９】
【実施例】以下、図２ないし図４と共通の部分に同一の
符号を付した図を引用して本発明の実施例について説明
する。図１、図５に示す第一の本発明の一実施例の薄膜
光電変換素子製造装置の水平断面図で、図２と同様に送
り室１１、予備真空室１２、成膜用真空室１３、巻き取
り室１４を備え、二つの可撓性基板１は、送り室１１か
ら巻き取り室１４へ搬送される。成膜用真空室１３内に
は、高電圧電極２１と接地電極２２が対向配置され、プ
ラズマＣＶＤによりその間に停止した基板１の面上にａ
−Ｓｉ系の薄膜を形成する。図５ (ａ) に拡大して示す
ように、高電圧電極２１は蓋状で、その端面にシールブ
ロック８を介して基板１が密着することにより、気密に
保つことのできる成膜室５が形成される。高電圧電極２
１は、各基板１に対して一つずつ備えられるが、その背
面部で絶縁材料よりなる排気ブロック９を介して連結さ
れている。排気ブロック９は高電圧電極２１とシール材
９１を介することにより密着し、排気ブロック９に開け
られた排気口７２、高電圧電極７１背面の開口２５を介
して図示しない圧力制御機能を備えた排気系により各成
膜室５は一括して成膜圧力に保たれる。高電圧電極２
１、接地電極２２の間への電圧の印加でプラズマ６が生
じ、成膜が行われる。二つの成膜室５の間は、排気ブロ
ック９により電気絶縁されているため、成膜室毎にプラ
ズマ６の制御を行うことができる。成膜終了後、接地電
極２２を矢印４１のように図１に示すアクチュエータ２
４により上下に数十ｍｍ移動すると、接地電極２２に抑
えられていた基板１も解放され、矢印４１の方向に移動
する。図５ (ｂ) はそのあとの状態を示し、可撓性基板
１をシールブロック８およびシール材９１に接触させな
いで矢印４２の方向に搬送できる。この実施例では二つ
の成膜室５に対して共通に一つの真空排気口７２を備え
ているが、各成膜室毎に真空排気系および反応ガス供給
系を備えれば、さらに膜質の制御が容易になる。
符号を付した図を引用して本発明の実施例について説明
する。図１、図５に示す第一の本発明の一実施例の薄膜
光電変換素子製造装置の水平断面図で、図２と同様に送
り室１１、予備真空室１２、成膜用真空室１３、巻き取
り室１４を備え、二つの可撓性基板１は、送り室１１か
ら巻き取り室１４へ搬送される。成膜用真空室１３内に
は、高電圧電極２１と接地電極２２が対向配置され、プ
ラズマＣＶＤによりその間に停止した基板１の面上にａ
−Ｓｉ系の薄膜を形成する。図５ (ａ) に拡大して示す
ように、高電圧電極２１は蓋状で、その端面にシールブ
ロック８を介して基板１が密着することにより、気密に
保つことのできる成膜室５が形成される。高電圧電極２
１は、各基板１に対して一つずつ備えられるが、その背
面部で絶縁材料よりなる排気ブロック９を介して連結さ
れている。排気ブロック９は高電圧電極２１とシール材
９１を介することにより密着し、排気ブロック９に開け
られた排気口７２、高電圧電極７１背面の開口２５を介
して図示しない圧力制御機能を備えた排気系により各成
膜室５は一括して成膜圧力に保たれる。高電圧電極２
１、接地電極２２の間への電圧の印加でプラズマ６が生
じ、成膜が行われる。二つの成膜室５の間は、排気ブロ
ック９により電気絶縁されているため、成膜室毎にプラ
ズマ６の制御を行うことができる。成膜終了後、接地電
極２２を矢印４１のように図１に示すアクチュエータ２
４により上下に数十ｍｍ移動すると、接地電極２２に抑
えられていた基板１も解放され、矢印４１の方向に移動
する。図５ (ｂ) はそのあとの状態を示し、可撓性基板
１をシールブロック８およびシール材９１に接触させな
いで矢印４２の方向に搬送できる。この実施例では二つ
の成膜室５に対して共通に一つの真空排気口７２を備え
ているが、各成膜室毎に真空排気系および反応ガス供給
系を備えれば、さらに膜質の制御が容易になる。
【００１０】図６ (ａ) 、 (ｂ) は、第二の本発明の一
実施例の薄膜光電変換素子装置の成膜時および基板搬送
時を示す平面断面図である。この装置では、プラズマ６
を形成する成膜室５の空間は、平板状の高電圧電極２１
と、電気絶縁性およびシール性を兼ね備えた間隔材５３
をはさんで高電圧電極２１にねじ止めされるステンレス
鋼よりなる導電性の枠体５４と、その枠体５４のシール
材５２を備えた面と気密に接触する可撓性基板１により
形成される。高電圧電極２１および枠体５４の間隔体５
３と接触する面にも成膜室５の気密を保つために、溝を
掘ってシール材を保持している。また高電圧電極２１と
枠体５４との電気的絶縁を保つために、ねじ５５には絶
縁管５６がかぶせられている。さらに、両成膜室５に連
通する内部空間をもつ排気ブロック９と高電圧電極２１
の周りには、断面Ｔ字状のアルミニウムよりなる導電性
のシールドブロック５７が配置され、枠体５４とねじ５
８により導電的に結合されている。シールドブロック５
７を接地電位にある真空室壁体１５と電気的に接続する
ことにより枠体５４も接地され、これら接地電位にある
シールドブロック５７と枠体５４により高電圧電極２１
を囲むことにより、他成膜室５の高電圧電極２１への印
加電圧により発生するノイズに影響を受けることがな
い。図３に示したように基板１の搬送方向に複数の成膜
室を配列する場合にも、各成膜室を同様にしてシールド
することにより、他成膜室の影響を防ぐことができる。
実施例の薄膜光電変換素子装置の成膜時および基板搬送
時を示す平面断面図である。この装置では、プラズマ６
を形成する成膜室５の空間は、平板状の高電圧電極２１
と、電気絶縁性およびシール性を兼ね備えた間隔材５３
をはさんで高電圧電極２１にねじ止めされるステンレス
鋼よりなる導電性の枠体５４と、その枠体５４のシール
材５２を備えた面と気密に接触する可撓性基板１により
形成される。高電圧電極２１および枠体５４の間隔体５
３と接触する面にも成膜室５の気密を保つために、溝を
掘ってシール材を保持している。また高電圧電極２１と
枠体５４との電気的絶縁を保つために、ねじ５５には絶
縁管５６がかぶせられている。さらに、両成膜室５に連
通する内部空間をもつ排気ブロック９と高電圧電極２１
の周りには、断面Ｔ字状のアルミニウムよりなる導電性
のシールドブロック５７が配置され、枠体５４とねじ５
８により導電的に結合されている。シールドブロック５
７を接地電位にある真空室壁体１５と電気的に接続する
ことにより枠体５４も接地され、これら接地電位にある
シールドブロック５７と枠体５４により高電圧電極２１
を囲むことにより、他成膜室５の高電圧電極２１への印
加電圧により発生するノイズに影響を受けることがな
い。図３に示したように基板１の搬送方向に複数の成膜
室を配列する場合にも、各成膜室を同様にしてシールド
することにより、他成膜室の影響を防ぐことができる。
【００１１】
【発明の効果】一つの本発明によれば、並行して搬送さ
れる２列の可撓性基板に対する成膜をそれぞれに対して
備えた第一、第二電極間への電圧印加により行うことに
より、双方の成膜条件を別個に制御することが可能にな
り、基板間の成膜の差異を減少させることができる。そ
して、二つの第一電極を絶縁体を介して連結して両基板
の間に配置すると共に、基板に端面が気密に接触して成
膜空間を形成できるようにして薄膜光電変換素子の製造
装置の大型化を防ぐことができる。
れる２列の可撓性基板に対する成膜をそれぞれに対して
備えた第一、第二電極間への電圧印加により行うことに
より、双方の成膜条件を別個に制御することが可能にな
り、基板間の成膜の差異を減少させることができる。そ
して、二つの第一電極を絶縁体を介して連結して両基板
の間に配置すると共に、基板に端面が気密に接触して成
膜空間を形成できるようにして薄膜光電変換素子の製造
装置の大型化を防ぐことができる。
【００１２】別の本発明によれば、高電圧を印加する電
極の背後および側面を囲むシールド体と、その基板側に
絶縁して結合され、基板との間に成膜空間をつくる導電
性枠体によってシールドすることにより、１列の可撓性
基板に順次成膜する複数の成膜室の基板搬送方向の配
列、複数列の可撓性基板への並行して成膜する複数の成
膜室の基板搬送方向に対して横方向の配列を、成膜室の
間隔を狭くして行うことができる。従って、複数の薄膜
の積層する必要がある薄膜光電変換素子の製造装置の小
型化が図れる。これらの結果、可撓性基板上に、多層構
造をもつ高変換効率の薄膜光電変換素子を高い生産性で
製造することが可能になった。
極の背後および側面を囲むシールド体と、その基板側に
絶縁して結合され、基板との間に成膜空間をつくる導電
性枠体によってシールドすることにより、１列の可撓性
基板に順次成膜する複数の成膜室の基板搬送方向の配
列、複数列の可撓性基板への並行して成膜する複数の成
膜室の基板搬送方向に対して横方向の配列を、成膜室の
間隔を狭くして行うことができる。従って、複数の薄膜
の積層する必要がある薄膜光電変換素子の製造装置の小
型化が図れる。これらの結果、可撓性基板上に、多層構
造をもつ高変換効率の薄膜光電変換素子を高い生産性で
製造することが可能になった。
【図１】本発明の一実施例の薄膜光電変換素子製造装置
の平面断面図
の平面断面図
【図２】従来の薄膜光電変換素子製造装置の一例の平面
断面図
断面図
【図３】従来の薄膜光電変換素子製造装置の別の例の平
面断面図
面断面図
【図４】図２の薄膜光電変換素子製造装置の成膜室部分
を示し、 (ａ) は成膜時、 (ｂ) は基板搬送時のそれぞ
れ平面断面図
を示し、 (ａ) は成膜時、 (ｂ) は基板搬送時のそれぞ
れ平面断面図
【図５】図１の薄膜光電変換素子製造装置の成膜室部分
を示し、 (ａ) は成膜時、 (ｂ) は基板搬送時のそれぞ
れ平面断面図
を示し、 (ａ) は成膜時、 (ｂ) は基板搬送時のそれぞ
れ平面断面図
【図６】本発明の別の実施例の薄膜光電変換素子製造装
置における成膜室部分を示し、(ａ) は成膜時、 (ｂ)
は基板搬送時のそれぞれ平面断面図
置における成膜室部分を示し、(ａ) は成膜時、 (ｂ)
は基板搬送時のそれぞれ平面断面図
１ 可撓性基板 １１ 送り室 １３ 成膜用真空室 １４ 巻き取り室 ２１ 高電圧電極 ２２ 接地電極 ２４ アクチュエータ ２５ 開口 ５ 成膜室 ５２、９１ シール材 ５３ 間隔材 ５４ 導電性枠体 ５７ シールドブロック ６ プラズマ ７２ 真空排気口 ８ シールブロック ９ 排気ブロック
Claims (5)
- 【請求項１】並行して搬送される２列の可撓性基板の間
に第一電極、この第一電極に対向して各基板の外側にそ
れぞれ第二電極を配置し、第一電極と各基板の間に形成
される成膜空間に第一、第二電極への電圧印加によって
放電を発生させることにより、各基板の一面上に薄膜を
形成する薄膜光電変換素子の製造装置において、それぞ
れの基板に対して各１個の第一電極を備え、第一電極が
基板面に平行な背面部と基板に気密に接触可能の端面を
もつ側壁部とを有し、両第一電極の背面部が絶縁体によ
って連結された薄膜光電変換素子の製造装置であって、
各第一電極の背面部に開口を有し、両第一電極の背面部
を連結する絶縁体に前記開口に気密に連通する貫通孔が
開けられ、この貫通孔の内面に真空排気口が開口してい
ることを特徴とする薄膜光電変換素子の製造装置。 - 【請求項２】第一電極の端面に基板と密着可能のシール
材が被着している請求項１記載の薄膜光電変換素子の製
造装置。 - 【請求項３】搬送される可撓性基板の両側に電圧印加電
極および接地電極を配置し、電圧印加電極と基板の間に
形成される成膜空間に電圧印加電極への電圧印加によっ
て放電を発生させることにより基板の一面上に薄膜を形
成する薄膜光電変換素子の製造装置において、電圧印加
電極は平板状で基板に気密に接触可能の端面をもつ導電
性枠体に絶縁して気密に結合され、電圧印加電極の背面
および側面を囲む導電性シールド体が導電性枠体と導電
的に結合され、かつ接地された薄膜光電変換素子の製造
装置であって、 並行して搬送される２列の可撓性基板をそれぞれはさん
で基板の内側の電圧印加電極と外側の接地電極とが対向
して配置され、両電圧印加電極がシールド材を貫通する
絶縁体によって連結されたことを特徴とする薄膜光電変
換素子の製造装置。 - 【請求項４】各電圧印加電極に開口を有し、両電圧印加
電極を連結する絶縁体に前記開口に気密に連通する貫通
孔が開けられ、この貫通孔の内面に真空排気口が開口し
ている請求項３記載の薄膜光電変換素子の製造装置。 - 【請求項５】可撓性基板が面が鉛直面内にあるようにし
て搬送される請求項１ないし４のいずれかに記載の薄膜
光電変換素子の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07099054A JP3089336B2 (ja) | 1995-04-25 | 1995-04-25 | 薄膜光電変換素子の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07099054A JP3089336B2 (ja) | 1995-04-25 | 1995-04-25 | 薄膜光電変換素子の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293491A JPH08293491A (ja) | 1996-11-05 |
| JP3089336B2 true JP3089336B2 (ja) | 2000-09-18 |
Family
ID=14236927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07099054A Expired - Fee Related JP3089336B2 (ja) | 1995-04-25 | 1995-04-25 | 薄膜光電変換素子の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089336B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3531398B2 (ja) * | 1997-02-19 | 2004-05-31 | 富士電機ホールディングス株式会社 | 薄膜太陽電池の製造装置および製造方法 |
| JP4623422B2 (ja) * | 2005-03-17 | 2011-02-02 | 富士電機システムズ株式会社 | プラズマ処理装置 |
| JP5124982B2 (ja) * | 2006-05-16 | 2013-01-23 | 富士電機株式会社 | 薄膜製造装置および薄膜製造方法 |
| JP5109301B2 (ja) * | 2006-07-27 | 2012-12-26 | 富士電機株式会社 | 成膜装置および成膜方法 |
| JP5217341B2 (ja) * | 2007-10-02 | 2013-06-19 | 富士電機株式会社 | 薄膜製造装置 |
| JP5440936B2 (ja) * | 2010-01-21 | 2014-03-12 | 富士電機株式会社 | 薄膜製造装置 |
-
1995
- 1995-04-25 JP JP07099054A patent/JP3089336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293491A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4646609B2 (ja) | プラズマｃｖｄ装置 | |
| US4438188A (en) | Method for producing photosensitive film for electrophotography | |
| JP4426642B2 (ja) | 原子層成長装置および原子層成長方法 | |
| JP4158726B2 (ja) | 薄膜製造装置 | |
| JP5542488B2 (ja) | 成膜装置 | |
| JP3089336B2 (ja) | 薄膜光電変換素子の製造装置 | |
| US20100075506A1 (en) | Apparatus and method for manufacturing semiconductor element and semiconductor element manufactured by the method | |
| KR101486937B1 (ko) | 원자층 증착 장치 및 방법 | |
| JP4844881B2 (ja) | 薄膜製造装置 | |
| JP3314711B2 (ja) | 薄膜製造装置 | |
| JP4279217B2 (ja) | プラズマ処理装置及びこれを用いた太陽電池の製造方法 | |
| JP3475752B2 (ja) | 薄膜製造装置 | |
| JP3079830B2 (ja) | 薄膜光電素子の製造方法および製造装置ならびにプラズマｃｖｄ法およびプラズマｃｖｄ装置 | |
| JP5124982B2 (ja) | 薄膜製造装置および薄膜製造方法 | |
| JP4311223B2 (ja) | 薄膜製造装置、薄膜製造方法および薄膜製造装置のクリーニング方法 | |
| JP4311222B2 (ja) | 薄膜製造装置、薄膜製造方法および薄膜製造装置のクリーニング方法 | |
| JP3997456B2 (ja) | 薄膜光電変換素子の製造装置 | |
| JP3310875B2 (ja) | プラズマｃｖｄ装置 | |
| JP7286477B2 (ja) | 薄膜形成装置 | |
| JP3617664B2 (ja) | 薄膜光電変換素子の製造装置 | |
| JPH06120153A (ja) | 成膜装置 | |
| JP3239168B2 (ja) | プラズマ処理装置 | |
| JP2001352085A (ja) | 薄膜光電変換素子の薄膜形成方法 | |
| JP5078656B2 (ja) | 原子層成長装置 | |
| JP2010196144A (ja) | 薄膜製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |