JP5282538B2 - 容量結合型プラズマcvd装置 - Google Patents
容量結合型プラズマcvd装置 Download PDFInfo
- Publication number
- JP5282538B2 JP5282538B2 JP2008294366A JP2008294366A JP5282538B2 JP 5282538 B2 JP5282538 B2 JP 5282538B2 JP 2008294366 A JP2008294366 A JP 2008294366A JP 2008294366 A JP2008294366 A JP 2008294366A JP 5282538 B2 JP5282538 B2 JP 5282538B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- side electrode
- electrode
- belt
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、減圧可能な容器内に所定間隔保って配設された一対の電極間のプラズマ放電によって帯状フィルムに薄膜を成膜する容量結合型プラズマCVD装置に関する。
現在、太陽電池や半導体被膜等の製造工程においては、プラズマイオンプロセスを用いてフィルムやガラス基板等に薄膜を成膜することが多く用いられている。
このプラズマイオンプロセスを用いて薄膜を成膜するには、100MHz以下の周波数帯域において容量結合型プラズマCVD装置が多く用いられている。
この種の容量結合型プラズマCVD装置としては、例えば図6に示すように、減圧可能な容器に所定間隔を保って配設された一対の電極のうち一方の電極に高周波電圧が印加されることで一対の電極間に発生するプラズマ放電によって薄膜を成膜する構成が知られている。
このプラズマイオンプロセスを用いて薄膜を成膜するには、100MHz以下の周波数帯域において容量結合型プラズマCVD装置が多く用いられている。
この種の容量結合型プラズマCVD装置としては、例えば図6に示すように、減圧可能な容器に所定間隔を保って配設された一対の電極のうち一方の電極に高周波電圧が印加されることで一対の電極間に発生するプラズマ放電によって薄膜を成膜する構成が知られている。
図6は、従来の容量結合型プラズマCVD装置の説明に供する一例を示す説明図であって、(a)は概略構成を示す縦断面図、(b)は(a)の図のF−F線矢視図である。
この容量結合型プラズマCVD装置は、図6に示すように、減圧可能な容器100内に所定間隔を保って配置された一対の電極101及び102間のプラズマ放電によって帯状フィルム103に連続的に薄膜を成膜するロールツーロール方式の容量結合型プラズマCVD装置であって、この容器100は、中央部の電極収納部104とその両側に連通する搬送機構収納部105及び106とで構成されている。そして、電極収納部104には、所定間隔を保って対向して配置された上下一対の電極101及び102が配設されている。また、搬送機構収納部105及び106には、帯状フィルム103を一対の電極101及び102のうち高周波電圧が印加される側とは反対側の電極102に接触させながら一対の電極101及び102間を通るように所定の張力を保って搬送する搬送機構107のフィルム送出部108及びフィルム巻取部109が配設されている。そして、高周波電圧が印加される電極101は、容器100外側から内周面に絶縁材が配設された図示しない挿通孔を貫通し容器100内に挿入された支持部101aを有する。また、電極101は、支持部101aの先端部に連設された帯状フィルム103の幅より狭い方形の底面を有する平板部101bを有し、支持部101aと平板部101bとによって外形形状が逆T字状に形成されている。一方、高周波電圧が印加される側とは反対側の電極102は、容器100の電極収納部104の底板部内面に固定された垂直脚部102aと、この垂直脚部102aの上端に形成された高周波電圧が印加される電極101の平板部101bと所定間隔を保って対向する平板部102bとを有して、外形形状がT字状に形成されている。
この容量結合型プラズマCVD装置は、図6に示すように、減圧可能な容器100内に所定間隔を保って配置された一対の電極101及び102間のプラズマ放電によって帯状フィルム103に連続的に薄膜を成膜するロールツーロール方式の容量結合型プラズマCVD装置であって、この容器100は、中央部の電極収納部104とその両側に連通する搬送機構収納部105及び106とで構成されている。そして、電極収納部104には、所定間隔を保って対向して配置された上下一対の電極101及び102が配設されている。また、搬送機構収納部105及び106には、帯状フィルム103を一対の電極101及び102のうち高周波電圧が印加される側とは反対側の電極102に接触させながら一対の電極101及び102間を通るように所定の張力を保って搬送する搬送機構107のフィルム送出部108及びフィルム巻取部109が配設されている。そして、高周波電圧が印加される電極101は、容器100外側から内周面に絶縁材が配設された図示しない挿通孔を貫通し容器100内に挿入された支持部101aを有する。また、電極101は、支持部101aの先端部に連設された帯状フィルム103の幅より狭い方形の底面を有する平板部101bを有し、支持部101aと平板部101bとによって外形形状が逆T字状に形成されている。一方、高周波電圧が印加される側とは反対側の電極102は、容器100の電極収納部104の底板部内面に固定された垂直脚部102aと、この垂直脚部102aの上端に形成された高周波電圧が印加される電極101の平板部101bと所定間隔を保って対向する平板部102bとを有して、外形形状がT字状に形成されている。
なお、搬送機構107による帯状フィルム103の搬送は、図6に示すように、連続的に行なう場合に限らず、ステップ状に搬送して、帯状フィルム103に断続的に薄膜を成膜するステッピングロール方式の搬送機構を適用することもできる。さらに、容量結合型プラズマCVD装置は、フィルム送出部108及びフィルム巻取部109を容器100の外側に配置するステッピングロール方式も適用することもできる。
このように、平板状の一対の電極間のプラズマ放電によって帯状フィルムに薄膜を成膜する場合には、帯状フィルムの搬送方向の電界分布が変化してしまい、帯状フィルムに良好な成膜状態を施すことができない。
そこで、帯状フィルムに良好な成膜状態を施す方法として、例えば特許文献1が提案されている。
このように、平板状の一対の電極間のプラズマ放電によって帯状フィルムに薄膜を成膜する場合には、帯状フィルムの搬送方向の電界分布が変化してしまい、帯状フィルムに良好な成膜状態を施すことができない。
そこで、帯状フィルムに良好な成膜状態を施す方法として、例えば特許文献1が提案されている。
特許文献1には、所定間隔を保って配置された平板状の一対の放電電極及び接地電極間に連続的に搬送される基板に微結晶膜を成膜するプラズマCVD装置であって、放電電極及び前記基板間に配設されたマスクの略中央位置に開口部を設け、その開口部の基板の搬送方向に沿う両側の略中央位置を橋架するように電界調整部材を配置するプラズマCVD装置が記載されている。ここで、開口部のエッヂ周辺部を導電位面に沿った形状に丸めることが知られている。
しかし、平板状の一対の電極のプラズマ放電によって方形状フィルムに薄膜を成膜するインライン方式の場合には、高周波電圧が印加される電極の周縁部に電界が集中してしまい、その電界の集中によって良好な成膜状態が施されなかった成膜部を切り落として廃棄するので製造コストの上昇を招いていた。
そこで、高周波電圧が印加される電極の電界の集中を緩和する方法として、例えば特許文献2が提案されている。
そこで、高周波電圧が印加される電極の電界の集中を緩和する方法として、例えば特許文献2が提案されている。
特許文献2には、真空槽内に所定間隔を保って配置されたグロー放電用の一対の電極のうち一方をロゴスキー型又は近似ロゴスキー型(以下、ロゴスキ形状及び近似ロゴスキ形状と称す。)の電極とし、他方を格子状の電極とする薄膜生成装置であって、前記格子状の電極の前記ロゴスキー型の電極側とは反対側に基板支持台に支持された薄膜被着体を所定間隔を保って配置し、前記格子状の電極と前記薄膜被着体との間にバイアス用の格子状の電極を配置する薄膜生成装置が記載されている。
以下、ロゴスキ形状及び近似ロゴスキ形状をグラフに基づいて説明する。
図7は、等角写像法を用いて計算した等電位面を表す曲線群を示すグラフ、図8は図7の各等電位面上の電界強度を示す曲線群を示すグラフ、図9はロゴスキ形状と近似ロゴスキ形状との比較を示すグラフである。
ロゴスキ形状は、電気力線をUとし、電圧をVとすると、複素平面W(W=U+jV)を複素平面z(x―y平面)に変換する等角写像法によって求められ、下記(1)で表すことができる(非特許文献1参照)。
z=W+eW ………(1)
図7は、等角写像法を用いて計算した等電位面を表す曲線群を示すグラフ、図8は図7の各等電位面上の電界強度を示す曲線群を示すグラフ、図9はロゴスキ形状と近似ロゴスキ形状との比較を示すグラフである。
ロゴスキ形状は、電気力線をUとし、電圧をVとすると、複素平面W(W=U+jV)を複素平面z(x―y平面)に変換する等角写像法によって求められ、下記(1)で表すことができる(非特許文献1参照)。
z=W+eW ………(1)
これによって、電圧Vが一定の場合の複素平面zにおける曲線は、等電位面で表すことができる。ここで、等電位面を表す曲線すなわち等電位線は、図7に示すように、電気力線Uを可変とし、電圧Vを0≦V≦πとして、段階的に計算することによって表すことができる。
そして、V=πの等電位線は、図7に示すように、x≦−1、y=πの位置の直線として表すことができる。この直線は、本発明で考慮している容量結合型プラズマCVD装置において、高周波電圧が印加される電極すなわち給電側電極の従来の構造とみなすことができる。
ここで、y=0の線(x軸)は、数学的にV=0且つ、物理的には電圧が0すなわち接地側電位面であり、容量結合型プラズマCVD装置において考えると、容器に接続された電極すなわち接地側電極とみなすことができる。
そして、V=πの等電位線は、図7に示すように、x≦−1、y=πの位置の直線として表すことができる。この直線は、本発明で考慮している容量結合型プラズマCVD装置において、高周波電圧が印加される電極すなわち給電側電極の従来の構造とみなすことができる。
ここで、y=0の線(x軸)は、数学的にV=0且つ、物理的には電圧が0すなわち接地側電位面であり、容量結合型プラズマCVD装置において考えると、容器に接続された電極すなわち接地側電極とみなすことができる。
また、V=2の等電位線の場合は、図8に示すように、電極縁部での電界強度の上昇を10%以下とすることができるので、実用上で問題となることがない。そして、電極縁部をV=2の等電位線に沿うように丸めた形状がロゴスキ形状とされている。
しかし、ロゴスキ形状は、指数関数と三角関数との積で表される超越形状であり、厳密にこの形状に加工しようとすると、その作業に多忙な時間を必要として生産性の低下を招いてしまう場合がある。
これを解決するために、ロゴスキ形状とほぼ等しい曲率を有する円弧で代用する形状もあり、これを近似ロゴスキ形状とする。
しかし、ロゴスキ形状は、指数関数と三角関数との積で表される超越形状であり、厳密にこの形状に加工しようとすると、その作業に多忙な時間を必要として生産性の低下を招いてしまう場合がある。
これを解決するために、ロゴスキ形状とほぼ等しい曲率を有する円弧で代用する形状もあり、これを近似ロゴスキ形状とする。
近似ロゴスキ形状は、図9に示すように、例えば電極縁部の形状を半径が2の円弧とすることで、電極縁部の電界がロゴスキ形状と同等の効果を得ることができる形状である。
この場合には、図7に示すように、y軸において接地側電極(V=0)から給電側電極(V=2)までの距離も2であるので、給電側電極及び接地側電極間の距離と略等しい半径を有する円弧が近似ロゴスキ形状を与えることになる。ここで、円弧の半径は、電極縁部の電界強度が大きくならないようにするために円弧の半径を大きくすることが有効であるので、給電側電極及び接地側電極間の距離と略等しくなる値を最小値として与えている。
この場合には、図7に示すように、y軸において接地側電極(V=0)から給電側電極(V=2)までの距離も2であるので、給電側電極及び接地側電極間の距離と略等しい半径を有する円弧が近似ロゴスキ形状を与えることになる。ここで、円弧の半径は、電極縁部の電界強度が大きくならないようにするために円弧の半径を大きくすることが有効であるので、給電側電極及び接地側電極間の距離と略等しくなる値を最小値として与えている。
したがって、給電側電極縁部は、給電側電極及び接地側電極間の距離と略等しい半径を有する円弧とすることで、電極縁部における電極の集中を避けることができる。
つまり、近似ロゴスキ形状を与える円弧の半径の条件は、給電側電極及び接地側電極間の距離をdとし、近似ロゴスキ形状を与える円弧の半径をrとすると、下記(2)で表すことができる。
r≧d ………(2)
特開昭64−75680号公報
特開昭58−122038号公報
竹山説三「電気磁気学現象理論」丸善株式会社、昭和19年
つまり、近似ロゴスキ形状を与える円弧の半径の条件は、給電側電極及び接地側電極間の距離をdとし、近似ロゴスキ形状を与える円弧の半径をrとすると、下記(2)で表すことができる。
r≧d ………(2)
しかしながら、上記特許文献2に記載の従来例にあっては、給電側電極の底面が正方形状に形成されている場合には、給電側電極の底面に電界の集中が発生することはないが、効率的に帯状フィルムに薄膜を成膜するために給電側電極の底面を帯状フィルムの搬送方向に長い矩形状とした場合には、給電側電極の底面の全ての側縁のエッジ部をロゴスキ形状又は近似ロゴスキ形状としても四隅の角部にエッジ部が形成され、この角部のエッジ部で強い電界を発生することになり、この強い電界が発生する領域がエッジ部を投影した長さとなり、比較的長くなって搬送方向に沿う端縁での成膜状態に影響を与えるといった未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、帯状フィルムに給電側電極及び接地側電極間のプラズマ放電によって薄膜を成膜する場合に、給電側電極の帯状フィルムの搬送方向に沿う端縁での強い電界領域を狭めて帯状フィルムに良好な成膜状態を施すことができる容量結合型プラズマCVD装置を提供することを目的としている。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、帯状フィルムに給電側電極及び接地側電極間のプラズマ放電によって薄膜を成膜する場合に、給電側電極の帯状フィルムの搬送方向に沿う端縁での強い電界領域を狭めて帯状フィルムに良好な成膜状態を施すことができる容量結合型プラズマCVD装置を提供することを目的としている。
上記目的を達成するために、請求項1に係る容量結合型プラズマCVD装置は、減圧可能な容器内に所定間隔を保って配設された一対の給電側電極及び接地側電極間のプラズマ放電によって帯状フィルムに薄膜を成膜する容量結合型プラズマCVD装置であって、前記帯状フィルムを巻装した送出ロールから引き出した前記帯状フィルムを前記給電側電極及び接地側電極間を通って巻取ロールに巻き取る搬送機構を備え、前記給電側電極の前記接地側電極との対向面における前記帯状フィルムの搬送方向と交差するエッジ部のみをロゴスキ形状又は近似ロゴスキ形状に形成したことを特徴としている。
また、請求項2に係る容量結合型プラズマCVD装置は、請求項1に係る発明において、前記近似ロゴスキ形状は、前記給電側電極及び前記接地側電極間の間隔より大きいか又は略等しい半径に丸めた形状とすることを特徴としている。
さらに、請求項3に係る容量結合型プラズマCVD装置は、請求項1又は2に係る発明において、前記給電側電極及び前記接地側電極の対向面は、当該接地側電極の対向面積に対する当該給電側電極の対向面積が小さく設定されていることを特徴としている。
さらに、請求項3に係る容量結合型プラズマCVD装置は、請求項1又は2に係る発明において、前記給電側電極及び前記接地側電極の対向面は、当該接地側電極の対向面積に対する当該給電側電極の対向面積が小さく設定されていることを特徴としている。
さらにまた、請求項4に係る容量結合型プラズマCVD装置は、請求項1乃至3の何れか1項に係る発明において、前記搬送機構は、ロールツーロール方式及びステッピングロール方式の一方で構成されていることを特徴としている。
なおさらに、請求項5に係る容量結合型プラズマCVD装置は、請求項1乃至4の何れか1項に係る発明において、前記帯状フィルムは、前記給電側電極及び接地側電極間を通過する際に、前記搬送機構によって前記接地側電極に接触しながら搬送されることを特徴としている。
なおさらに、請求項5に係る容量結合型プラズマCVD装置は、請求項1乃至4の何れか1項に係る発明において、前記帯状フィルムは、前記給電側電極及び接地側電極間を通過する際に、前記搬送機構によって前記接地側電極に接触しながら搬送されることを特徴としている。
また、請求項6に係る容量結合型プラズマCVD装置は、請求項1乃至5の何れか1項に係る発明において、前記給電側電極の周囲に成膜処理時のプラズマの飛散を防止するアースシールドが配設されていることを特徴としている。
さらに、請求項7に係る容量結合型プラズマCVD装置は、請求項1乃至6の何れか1項に係る発明において、前記給電側電極がカソード電極とされ、前記接地側電極がアノード電極とされていることを特徴としている。
さらに、請求項7に係る容量結合型プラズマCVD装置は、請求項1乃至6の何れか1項に係る発明において、前記給電側電極がカソード電極とされ、前記接地側電極がアノード電極とされていることを特徴としている。
本発明によれば、帯状フィルムに一対の電極間のプラズマ放電によって薄膜を成膜する場合に、給電側電極の接地側電極との対向面における帯状フィルムの搬送方向と交差するエッジ部のみをロゴスキ形状又は近似ロゴスキ形状に形成し、帯状フィルムの搬送方向に沿う両端のエッジ部をロゴスキ形状又は近似ロゴスキ形状以外の形状とすることで、給電側電極の四隅に内側に大きく延長するエッジ部が形成されることを抑制し、電界強度の強い領域を狭めて帯状フィルムの良好な成膜領域を拡大することができるという効果が得られる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明をロールツーロール方式の容量結合型プラズマCVD装置に適用した場合の第1の実施形態を示す説明図であって、(a)は概略構成を示す縦断面図、(b)は(a)の図のA−A線矢視図である。
図中、1は容量結合型プラズマCVD装置であって、この容量結合型プラズマCVD装置は減圧状態に保持可能な容器2を備えている。この容器2は、中央部の電極収納部2aとその両側に連通する搬送機構収納部2b及び2cとを備えている。
図1は、本発明をロールツーロール方式の容量結合型プラズマCVD装置に適用した場合の第1の実施形態を示す説明図であって、(a)は概略構成を示す縦断面図、(b)は(a)の図のA−A線矢視図である。
図中、1は容量結合型プラズマCVD装置であって、この容量結合型プラズマCVD装置は減圧状態に保持可能な容器2を備えている。この容器2は、中央部の電極収納部2aとその両側に連通する搬送機構収納部2b及び2cとを備えている。
電極収納部2aには、所定間隔を保って対向して配設された上下一対の給電側電極となるカソード電極3及び接地側電極となるアノード電極4が配置されている。また、電極収納部2aには、容器2外から反応ガスをカソード電極3及び帯状フィルム5間に供給する図示しない反応ガス供給部が形成されている。
また、搬送機構収納部2b及び2cには、帯状フィルム5をカソード電極3及びアノード電極4間を通るように所定の張力を保って搬送する搬送機構6のフィルム送出部7及びフィルム巻取部8が配設されている。
また、搬送機構収納部2b及び2cには、帯状フィルム5をカソード電極3及びアノード電極4間を通るように所定の張力を保って搬送する搬送機構6のフィルム送出部7及びフィルム巻取部8が配設されている。
そして、カソード電極3は、図1(a)及び(b)に示すように、電極収納部2aの外側から内周面に絶縁材が配設された図示しない挿通孔を貫通し電極収納部2a内に挿入された支持部3aを有する。また、カソード電極3は、図1(b)に示すように、支持部3aの先端部に連設された帯状フィルム5の幅より狭い幅の矩形状の底面を有する水平板部3bを有し、支持部3aと水平板部3bとによって、外形形状が逆T字状に形成されている。この水平板部3bの底面と側面とのエッジ部は、図1(a)及び(b)に示すように、底面と帯状フィルム5の搬送方向と交差する両側面とのエッジ部のみが上述したロゴスキ形状又は近似ロゴスキ形状に形成され、底面と帯状フィルム5の搬送方向に沿う両側面とのエッジ部が例えば直角形状に形成されている。そして、カソード電極3には、高周波電圧を印加する図示しない高周波電源が接続されている。
一方、アノード電極4は、図1(a)及び(b)に示すように、容器2の電極収納部2aの底板部内面に固定された垂直脚部4aと、この垂直脚部4aの上端に形成されたカソード電極3の水平板部3bと所定間隔を保って対向する水平板部4bとを有して、外形形状がT字状に形成されている。ここで、水平板部4bの上面は、帯状フィルム5の幅より広く、且つ水平板部3bの底面の帯状フィルム5の搬送方向に沿う長さより長い矩形状に形成されている。
搬送機構6は、前述したように、フィルム送出部7及びフィルム巻取部8で構成されている。
搬送機構6は、前述したように、フィルム送出部7及びフィルム巻取部8で構成されている。
フィルム送出部7は、図1に示すように、帯状フィルム5を巻装した送出ロール9の下方に所定間隔を保って配置された駆動ロール10と、この駆動ロール10に帯状フィルム5を挟んで転接する押圧ロール11とを備えている。
また、フィルム巻取部8は、駆動ロール12と、この駆動ロール12に帯状フィルム5を挟んで転接する押圧ロール13と、これら駆動ロール12及び押圧ロール13によって繰り出される帯状フィルム5を巻き取る巻取ロール14とで構成されている。
なお、帯状フィルム5は、例えば太陽電池を形成するためのもので、ポリイミドフィルムやポリエチレンフィルム等を用いることができる。
また、フィルム巻取部8は、駆動ロール12と、この駆動ロール12に帯状フィルム5を挟んで転接する押圧ロール13と、これら駆動ロール12及び押圧ロール13によって繰り出される帯状フィルム5を巻き取る巻取ロール14とで構成されている。
なお、帯状フィルム5は、例えば太陽電池を形成するためのもので、ポリイミドフィルムやポリエチレンフィルム等を用いることができる。
次に、上記第1の実施形態の動作を説明する。
帯状フィルム5に薄膜を成膜するには、先ず、フィルム送出部7の送出ロール9から帯状フィルム5を繰り出し、駆動ロール10及び押圧ロール11間を通り、フィルム巻取部8の駆動ロール12及び押圧ロール13間を通って巻取ロール14に所定搬送速度で巻き取らせる。
そして、電極収納部2aに形成した図示しない反応ガス供給部から反応ガスを水平板部3b及び帯状フィルム5間に供給すると共に、カソード電極3に高周波電圧を印加した状態で、駆動ロール10及び12を回転駆動することにより、帯状フィルム5に所定の張力を与えてアノード電極4に接触させながらカソード電極3及びアノード電極4間をアノード電極4の上面に接触させながら所定搬送速度で通過させる。
帯状フィルム5に薄膜を成膜するには、先ず、フィルム送出部7の送出ロール9から帯状フィルム5を繰り出し、駆動ロール10及び押圧ロール11間を通り、フィルム巻取部8の駆動ロール12及び押圧ロール13間を通って巻取ロール14に所定搬送速度で巻き取らせる。
そして、電極収納部2aに形成した図示しない反応ガス供給部から反応ガスを水平板部3b及び帯状フィルム5間に供給すると共に、カソード電極3に高周波電圧を印加した状態で、駆動ロール10及び12を回転駆動することにより、帯状フィルム5に所定の張力を与えてアノード電極4に接触させながらカソード電極3及びアノード電極4間をアノード電極4の上面に接触させながら所定搬送速度で通過させる。
このとき、カソード電極3及びアノード電極4間に発生するプラズマ放電によって、反応ガスの含有成分が帯状フィルム5に成膜される。
このように、帯状フィルム5をカソード電極3及びアノード電極4間に通過させて成膜させる際に、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向と交差するエッジ部のみがロゴスキ形状又は近似ロゴスキ形状に形成されているので、水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部に電界が集中することを確実に防止して良好な成膜を行うことができる。
このように、帯状フィルム5をカソード電極3及びアノード電極4間に通過させて成膜させる際に、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向と交差するエッジ部のみがロゴスキ形状又は近似ロゴスキ形状に形成されているので、水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部に電界が集中することを確実に防止して良好な成膜を行うことができる。
このとき、帯状フィルム5の搬送方向に沿う両端縁すなわち帯状フィルム5の幅方向については、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向に沿うエッジ部が例えば直角形状に形成され、そのエッジ部に電界が集中して成膜状態に悪影響が与えられるがこの直角形状のエッジ部による強い電界が発生する領域を後に切り落として製品として使用しない領域内の狭い範囲に収めることができ、前述した従来例のように4辺のエッジ部をロゴスキ形状又は近似ロゴスキ形状とする場合のように4隅のエッジ部が幅方向内側に延長して、帯状フィルム5の幅方向端縁での成膜不良領域が広くなることを抑制することができる。
また、カソード電極3の搬送方向に沿うエッジ部を例えば直角形状とすることにより、その成形が容易で製作コスト及び製作工数を、このエッジ部をロゴスキ形状又は近似ロゴスキ形状とする場合の製作コスト及び製作工数に比較して大幅に削減することができる。
さらにまた、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部は、前述したようにロゴスキ形状より近似ロゴスキ形状とすることによって、製造コストを低減することができる。
さらにまた、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部は、前述したようにロゴスキ形状より近似ロゴスキ形状とすることによって、製造コストを低減することができる。
次に、本発明の第2の実施形態を図2について説明する。
ここで、図2は、本発明をステッピングロール方式の容量結合型プラズマCVD装置に適用した場合の第2の実施形態を示す説明図であって、(a)は概略構成を示す縦断面図、(b)は(a)の図のB−B線矢視図である。
この第2の実施形態では、減圧可能な容器内に所定間隔を保って配設された一対の電極間のプラズマ放電によって帯状フィルムに断続的に薄膜を成膜するステッピングロール方式に本発明を適用したものである。
すなわち、第2の実施形態では、図2(a)及び(b)に示すように、前述した第1の実施形態における図1の構成において、電極収納部2aと搬送機構収納部2b及び2cとを個別に形成することで、容器2内に配置した搬送機構6のフィルム送出部7及びフィルム巻取部8を容器2の外側に配置したことを除いては前述した図1と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
ここで、図2は、本発明をステッピングロール方式の容量結合型プラズマCVD装置に適用した場合の第2の実施形態を示す説明図であって、(a)は概略構成を示す縦断面図、(b)は(a)の図のB−B線矢視図である。
この第2の実施形態では、減圧可能な容器内に所定間隔を保って配設された一対の電極間のプラズマ放電によって帯状フィルムに断続的に薄膜を成膜するステッピングロール方式に本発明を適用したものである。
すなわち、第2の実施形態では、図2(a)及び(b)に示すように、前述した第1の実施形態における図1の構成において、電極収納部2aと搬送機構収納部2b及び2cとを個別に形成することで、容器2内に配置した搬送機構6のフィルム送出部7及びフィルム巻取部8を容器2の外側に配置したことを除いては前述した図1と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
ここで、電極収納部2aと搬送機構収納部2b及び2cとは、開閉自在に連動する図示しない隔壁を有する挿通孔2d〜2gによって連通可能にされていることを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
そして、搬送機構6は、帯状フィルム5をアノード電極4の水平板部4bの帯状フィルム5の搬送方向長さより所定長さ長い間隔でステップ状に搬送するように設定されていることを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
そして、搬送機構6は、帯状フィルム5をアノード電極4の水平板部4bの帯状フィルム5の搬送方向長さより所定長さ長い間隔でステップ状に搬送するように設定されていることを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
次に、上記第2の実施形態の動作を説明する。
帯状フィルム5に薄膜を成膜するには、先ず、挿通孔2d〜2gの図示しない隔壁を開口させた状態で、フィルム送出部7の送出ロール9から帯状フィルム5をステップ状に繰り出し、駆動ロール10及び押圧ロール11間を通り、カソード電極3及びアノード電極4間に送り出す。このとき、駆動ロール10及び12が回転駆動することにより、帯状フィルム5に所定の張力を与える。
そして、帯状フィルム5をアノード電極4に接触させながらカソード電極3及びアノード電極4間に所定時間停止させる。そして、挿通孔2d〜2gを図示しない隔壁によって閉口させ、電極収納部2aを減圧状態に保持する。
帯状フィルム5に薄膜を成膜するには、先ず、挿通孔2d〜2gの図示しない隔壁を開口させた状態で、フィルム送出部7の送出ロール9から帯状フィルム5をステップ状に繰り出し、駆動ロール10及び押圧ロール11間を通り、カソード電極3及びアノード電極4間に送り出す。このとき、駆動ロール10及び12が回転駆動することにより、帯状フィルム5に所定の張力を与える。
そして、帯状フィルム5をアノード電極4に接触させながらカソード電極3及びアノード電極4間に所定時間停止させる。そして、挿通孔2d〜2gを図示しない隔壁によって閉口させ、電極収納部2aを減圧状態に保持する。
この状態で、電極収納部2aに形成した図示しない反応ガス供給部から反応ガスを水平板部3b及び帯状フィルム5間に供給すると共に、カソード電極3に高周波電圧を印加する。
このとき、カソード電極3及びアノード電極4間に発生するプラズマ放電によって、反応ガスの含有成分が帯状フィルム5に成膜される。
このように、帯状フィルム5をカソード電極3及びアノード電極4間に停止させて成膜させる際に、水平板部3bの底面の帯状フィルム5の搬送方向と交差するエッジ部のみがロゴスキ形状又は近似ロゴスキ形状に形成されているので、水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部に電界が集中することを防止することができる。
このとき、カソード電極3及びアノード電極4間に発生するプラズマ放電によって、反応ガスの含有成分が帯状フィルム5に成膜される。
このように、帯状フィルム5をカソード電極3及びアノード電極4間に停止させて成膜させる際に、水平板部3bの底面の帯状フィルム5の搬送方向と交差するエッジ部のみがロゴスキ形状又は近似ロゴスキ形状に形成されているので、水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部に電界が集中することを防止することができる。
このように、水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部に電界が集中することを防止することで、帯状フィルム5の搬送方向の成膜状態に悪影響を与えることを確実に防止して、帯状フィルムの搬送方向の成膜状態を均一化することができる。
このとき、帯状フィルム5の搬送方向に沿う両端縁すなわち帯状フィルム5の幅方向については、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向に沿うエッジ部が例えば直角形状に形成され、そのエッジ部に電界が集中して成膜状態に悪影響が与えられるがこの直角形状のエッジ部による強い電界が発生する領域を後に切り落として製品として使用しない領域内の狭い範囲に収めることができ、前述した従来例のように4辺のエッジ部をロゴスキ形状又は近似ロゴスキ形状とする場合のように4隅のエッジ部が幅方向内側に延長して、帯状フィルム5の幅方向端縁での成膜不良領域が広くなることを抑制することができる。
このとき、帯状フィルム5の搬送方向に沿う両端縁すなわち帯状フィルム5の幅方向については、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向に沿うエッジ部が例えば直角形状に形成され、そのエッジ部に電界が集中して成膜状態に悪影響が与えられるがこの直角形状のエッジ部による強い電界が発生する領域を後に切り落として製品として使用しない領域内の狭い範囲に収めることができ、前述した従来例のように4辺のエッジ部をロゴスキ形状又は近似ロゴスキ形状とする場合のように4隅のエッジ部が幅方向内側に延長して、帯状フィルム5の幅方向端縁での成膜不良領域が広くなることを抑制することができる。
また、カソード電極3の搬送方向に沿うエッジ部を例えば直角形状とすることにより、その成形が容易で製作コスト及び製作工数を、このエッジ部をロゴスキ形状又は近似ロゴスキ形状とする場合の製作コスト及び製作工数に比較して大幅に削減することができる。
さらにまた、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部は、前述したようにロゴスキ形状より近似ロゴスキ形状とすることによって、製造コストを低減することができる。
さらにまた、カソード電極3の水平板部3bの底面の帯状フィルム5の搬送方向のエッジ部は、前述したようにロゴスキ形状より近似ロゴスキ形状とすることによって、製造コストを低減することができる。
次に、本発明の第3の実施形態を図3について説明する。
この第3の実施形態では、上述した第1の実施形態において、成膜処理時のプラズマの飛散を防止するようにしたものである。
すなわち、第3の実施形態では、図3(a)及び(b)に示すように、カソード電極3の水平板部3bの周囲に所定間隔を保って覆うアースシールド20を設けたことを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第3の実施形態では、上述した第1の実施形態において、成膜処理時のプラズマの飛散を防止するようにしたものである。
すなわち、第3の実施形態では、図3(a)及び(b)に示すように、カソード電極3の水平板部3bの周囲に所定間隔を保って覆うアースシールド20を設けたことを除いては前述した第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
アースシールド20は、支持部3aに図示しない絶縁材を介して固定された固定板部20aと、この固定板部20aに連設され水平板部3bの周囲を所定間隔を保って覆う導電性を有する方形枠部20bとを備えている。方形枠部20bは、帯状フィルム5の搬送方向の両側板部20c及び20dの下面がカソード電極3及びアノード電極4間の略中央位置となるように選定されている。また、方形枠部20bは、両側板部20c及び20dに連設する帯状フィルム5の搬送方向に沿う両側板部20e及び20fの下面がカソード電極3及びアノード電極4間の略中央位置に選定されている。そして、方形枠部20bは、少なくとも両側板部20c及び20d間の距離がカソード電極3及びアノード電極4間を通る帯状フィルム5の搬送方向と直交する幅より短く選定され、これら両側板部20e及び20fの下面が帯状フィルム5の側縁部に接触されている。さらに、両側板部20e及び20fの帯状フィルム5の搬送方向長さは、アノード電極4の水平板部4bの帯状フィルム5の搬送方向長さと略等しく選定されている。
この第3の実施形態によると、前述した第1の実施形態と同様に帯状フィルム5の搬送方向の電界の集中を抑制して良好な成膜を行うことができるとともに、搬送方向に沿う方向の両端縁の良好な成膜領域を拡大することができる効果を発揮することができる。これらの効果に加えて、カソード電極3の周囲に所定間隔を保って設けたアースシールド20によって、カソード電極3及びアノード電極4間に発生するプラズマの飛散を防止することができ、帯状フィルム5に良好な成膜状態を施すことができる。ここで、アースシールド20の帯状フィルム5の搬送方向の両側板部20c及び20dについては、下面がカソード電極3及びアノード電極4間の略中央位置に選定されているので、カソード電極3及びアノード電極4間のプラズマ放電によって帯状フィルム5のカソード電極3側に成膜された薄膜がアースシールド20の両側板部20c及び20dに接触することはなく、成膜部に傷が付くことを確実に防止することができる。
なお、上記第2の実施形態についても図4に示すように、上記第3の実施形態と同様のアースシールドを設けることにより、同等の効果を得ることができる。
なお、上記第2の実施形態についても図4に示すように、上記第3の実施形態と同様のアースシールドを設けることにより、同等の効果を得ることができる。
次に、本発明の第4の実施形態を図5について説明する。
この第4の実施形態では、上述した第2の実施形態において、カソード電極の水平板部を帯状フィルムとアースシールドとによって覆うことで成膜処理時のプラズマの飛散を防止するようにしたものである。
すなわち、第4の実施形態では、図5(a)及び(b)に示すように、前述した第2の実施形態の構成において、アースシールド20の方形枠部20bの四方の側板部20c〜20fの下面が面一に形成され、これら全ての両側板部20c〜20fが帯状フィルム5に接触するようにしたことを除いては前述した第3の実施形態と同様の構成を有し、図4との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第4の実施形態では、上述した第2の実施形態において、カソード電極の水平板部を帯状フィルムとアースシールドとによって覆うことで成膜処理時のプラズマの飛散を防止するようにしたものである。
すなわち、第4の実施形態では、図5(a)及び(b)に示すように、前述した第2の実施形態の構成において、アースシールド20の方形枠部20bの四方の側板部20c〜20fの下面が面一に形成され、これら全ての両側板部20c〜20fが帯状フィルム5に接触するようにしたことを除いては前述した第3の実施形態と同様の構成を有し、図4との対応部分には同一符号を付し、その詳細説明はこれを省略する。
ここで、アースシールド20は、カソード電極3を成膜処理前後の帯状フィルム5の搬送時に上方に退避させることで、帯状フィルム5の搬送方向の両側板部20c及び20dを帯状フィルム5から上方に退避させることができ、成膜部に傷が付くことを確実に防止することができる。
この第4の実施形態によると、帯状フィルム5をアノード電極4の所定位置に停止させるまでの搬送状態では、カソード電極3が上方に退避しており、帯状フィルム5がアノード電極4の所定位置に停止されると、カソード電極3が下降されて、アノード電極4と所定距離を保って対向するとともに、アースシールド20の四方の側板部20c〜20fの下面が帯状フィルム5に全て接触する。
この第4の実施形態によると、帯状フィルム5をアノード電極4の所定位置に停止させるまでの搬送状態では、カソード電極3が上方に退避しており、帯状フィルム5がアノード電極4の所定位置に停止されると、カソード電極3が下降されて、アノード電極4と所定距離を保って対向するとともに、アースシールド20の四方の側板部20c〜20fの下面が帯状フィルム5に全て接触する。
そして、電極収納部2aに形成した図示しない反応ガス供給部から反応ガスを水平板部3b及び帯状フィルム5間に供給すると共に、カソード電極3に高周波電圧を印加することにより、カソード電極3及びアノード電極4間に発生するプラズマ放電によって、反応ガスの含有成分が帯状フィルム5に成膜される。
このように、カソード電極3の周囲に所定間隔を保って設けたアースシールド20によって、成膜領域が覆われるので、カソード電極3及びアノード電極4間に発生するプラズマの飛散を防止することができ、帯状フィルム5に良好な成膜状態を施すことができる。
このように、カソード電極3の周囲に所定間隔を保って設けたアースシールド20によって、成膜領域が覆われるので、カソード電極3及びアノード電極4間に発生するプラズマの飛散を防止することができ、帯状フィルム5に良好な成膜状態を施すことができる。
この成膜が終了すると、カソード電極3を上方に退避させてから帯状フィルム5を搬送することにより、プラズマ放電によって帯状フィルム5のカソード電極3側に成膜された薄膜にアースシールド20の両側板部20c及び20dが接触することはなく、成膜部に傷が付くことを確実に防止することができる。
なお、上記第1〜第4の実施形態においては、カソード電極3の水平板部3bの底面における帯状フィルム5の搬送方向に沿うエッジ部を直角形状に形成した場合について説明したが、これに限定されるものではなく、エッジ部を90度近傍の鈍角又は鋭角のエッジ形状としたり、エッジ部の先端を比較的小さな値のR面取り又はC面取りするようにしてもよい。
なお、上記第1〜第4の実施形態においては、カソード電極3の水平板部3bの底面における帯状フィルム5の搬送方向に沿うエッジ部を直角形状に形成した場合について説明したが、これに限定されるものではなく、エッジ部を90度近傍の鈍角又は鋭角のエッジ形状としたり、エッジ部の先端を比較的小さな値のR面取り又はC面取りするようにしてもよい。
また、上記第1〜第4の実施形態においては、カソード電極3の底面が矩形状に形成されている場合について説明したが、これに限定されるものではなく、少なくとも帯状フィルム5の搬送方向に沿う2辺を有する平行四辺形状又は台形状に形成するようにしてもよく、要は帯状フィルム5の搬送方向と交差する方向のエッジ部のみをロゴスキ形状又は近似ロゴスキ形状とすればよい。
また、上記第1〜第4の実施形態においては、電極収納部2aに図示しない反応ガス供給部を形成した場合について説明したが、これに限定されるものではなく、カソード電極3に反応ガス供給部を形成することもできる。この場合には、カソード電極3の支持部3a及び水平板部3bを中空形状とし、水平板部3bの下面に所定間隔を保って多数の貫通孔を形成することで、水平板部3b及び帯状フィルム5間に反応ガスを供給することができる。
また、上記第1〜第4の実施形態においては、電極収納部2aに図示しない反応ガス供給部を形成した場合について説明したが、これに限定されるものではなく、カソード電極3に反応ガス供給部を形成することもできる。この場合には、カソード電極3の支持部3a及び水平板部3bを中空形状とし、水平板部3bの下面に所定間隔を保って多数の貫通孔を形成することで、水平板部3b及び帯状フィルム5間に反応ガスを供給することができる。
1…容量結合型プラズマCVD装置、2…容器、2a…電極収納部、2b,2c…搬送機構収納部、3…アノード電極、3a…支持部、3b…水平板部、4…カソード電極、4a…垂直脚部、4b…水平板部、5…帯状フィルム、6…搬送機構、7…フィルム送出部、8…フィルム巻取部、9…送出ロール、10,12…駆動ロール、11,13…押圧ロール、14…巻取ロール、20…アースシールド、20a…固定板部、20b…方形枠体、20c〜20f…両側板部
Claims (7)
- 減圧可能な容器内に所定間隔を保って配設された一対の給電側電極及び接地側電極間のプラズマ放電によって帯状フィルムに薄膜を成膜する容量結合型プラズマCVD装置であって、
前記帯状フィルムを巻装した送出ロールから引き出した前記帯状フィルムを前記給電側電極及び接地側電極間を通って巻取ロールに巻き取る搬送機構を備え、
前記給電側電極の前記接地側電極との対向面における前記帯状フィルムの搬送方向と交差するエッジ部のみをロゴスキ形状又は近似ロゴスキ形状に形成したことを特徴とする容量結合型プラズマCVD装置。 - 前記近似ロゴスキ形状は、前記給電側電極及び前記接地側電極間の間隔より大きいか又は略等しい半径に丸めた形状とすることを特徴とする請求項1に記載の容量結合型プラズマCVD装置。
- 前記給電側電極及び前記接地側電極の対向面は、当該接地側電極の対向面積に対する当該給電側電極の対向面積が小さく設定されていることを特徴とする請求項1又は2に記載の容量結合型プラズマCVD装置。
- 前記搬送機構は、ロールツーロール方式及びステッピングロール方式の一方で構成されていることを特徴とする請求項1乃至3の何れか1項に記載の容量結合型プラズマCVD装置。
- 前記帯状フィルムは、前記給電側電極及び接地側電極間を通過する際に、前記搬送機構によって前記接地側電極に接触しながら搬送されることを特徴とした請求項1乃至4の何れか1項に記載の容量結合型プラズマCVD装置。
- 前記給電側電極の周囲に成膜処理時のプラズマの飛散を防止するアースシールドが配設されていることを特徴とする請求項1乃至5の何れか1項に記載の容量結合型プラズマCVD装置。
- 前記給電側電極がカソード電極とされ、前記接地側電極がアノード電極とされていることを特徴とする請求項1乃至6の何れか1項に記載の容量結合型プラズマCVD装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008294366A JP5282538B2 (ja) | 2008-11-18 | 2008-11-18 | 容量結合型プラズマcvd装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008294366A JP5282538B2 (ja) | 2008-11-18 | 2008-11-18 | 容量結合型プラズマcvd装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010121156A JP2010121156A (ja) | 2010-06-03 |
JP5282538B2 true JP5282538B2 (ja) | 2013-09-04 |
Family
ID=42322741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008294366A Expired - Fee Related JP5282538B2 (ja) | 2008-11-18 | 2008-11-18 | 容量結合型プラズマcvd装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282538B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6142485B2 (ja) * | 2012-08-31 | 2017-06-07 | 三菱化学株式会社 | 有機薄膜太陽電池素子の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58122038A (ja) * | 1982-01-16 | 1983-07-20 | Seisan Gijutsu Shinko Kyokai | 薄膜生成装置 |
JPH0653928B2 (ja) * | 1987-09-17 | 1994-07-20 | 帝人株式会社 | プラズマcvd装置 |
JPH02133398A (ja) * | 1988-11-14 | 1990-05-22 | Matsushita Electric Ind Co Ltd | ダイヤモンド薄膜の合成法及び装置 |
JPH03270183A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 放電励起レーザ装置 |
JP4158726B2 (ja) * | 2004-03-12 | 2008-10-01 | 富士電機ホールディングス株式会社 | 薄膜製造装置 |
JP2006045593A (ja) * | 2004-08-02 | 2006-02-16 | Fuji Electric Holdings Co Ltd | 基板処理装置および基板処理方法 |
JP4844881B2 (ja) * | 2006-07-11 | 2011-12-28 | 富士電機株式会社 | 薄膜製造装置 |
-
2008
- 2008-11-18 JP JP2008294366A patent/JP5282538B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010121156A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8129912B2 (en) | Electrode device and apparatus for generating plasma | |
US10553406B2 (en) | Plasma generating apparatus and substrate processing apparatus | |
JP5542488B2 (ja) | 成膜装置 | |
CN105845896B (zh) | 分体压延一次性覆膜补锂装置 | |
KR101682903B1 (ko) | 표면 처리용 선형 유전체 장벽 방전 플라즈마 발생장치 | |
US20100104771A1 (en) | Electrode and power coupling scheme for uniform process in a large-area pecvd chamber | |
JP5057726B2 (ja) | リチウム二次電池用極板の製造方法および製造装置 | |
US11839898B2 (en) | Double-sided coating device | |
JP2014037555A (ja) | スパッタリング装置 | |
JP5282538B2 (ja) | 容量結合型プラズマcvd装置 | |
US10941483B2 (en) | In-line coating device, in-line coating method, and separator | |
JP2018041625A (ja) | 電極製造装置 | |
EP0887836A2 (en) | Electronic device fabrication apparatus | |
JP5484846B2 (ja) | 機能膜の製造装置および製造方法 | |
JP5889746B2 (ja) | 基板処理装置、固体電解質膜の形成装置、及び、固体電解質膜の形成方法 | |
JP5440936B2 (ja) | 薄膜製造装置 | |
JP2010111900A (ja) | プラズマcvd装置 | |
KR102062442B1 (ko) | 기판 제전 기구 및 이것을 사용한 진공 처리 장치 | |
WO2017098292A1 (en) | System configured for sputter deposition on a substrate, shielding device for a sputter deposition chamber, and method for providing an electrical shielding in a sputter deposition chamber | |
JP5095087B2 (ja) | 成膜装置及び成膜方法 | |
US20130213798A1 (en) | Magnetron sputtering device, method for controlling magnetron sputtering device, and film forming method | |
US8264153B2 (en) | Plasma source for large size substrate | |
WO2016132583A1 (ja) | 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置 | |
CN219832555U (zh) | 电极组件及半导体设备 | |
JP4134767B2 (ja) | 加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
LAPS | Cancellation because of no payment of annual fees |