JPH0653928B2 - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置Info
- Publication number
- JPH0653928B2 JPH0653928B2 JP23112087A JP23112087A JPH0653928B2 JP H0653928 B2 JPH0653928 B2 JP H0653928B2 JP 23112087 A JP23112087 A JP 23112087A JP 23112087 A JP23112087 A JP 23112087A JP H0653928 B2 JPH0653928 B2 JP H0653928B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electric field
- mask
- plasma cvd
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、プラズマ放電電極と基板間にマスクが設置さ
れたプラズマＣＶＤ装置の改良に関し、該マスクの開口
エッヂ部に集中する電界の分散をはかることによって特
性の均一な膜を得るようになしたプラズマＣＶＤ装置に
関する。
れたプラズマＣＶＤ装置の改良に関し、該マスクの開口
エッヂ部に集中する電界の分散をはかることによって特
性の均一な膜を得るようになしたプラズマＣＶＤ装置に
関する。
＜従来の技術＞ 特開昭58-216475号公報，特開昭59-34668号公報等で公
知のプラズマＣＶＤ装置を用いて走行する基板上に連続
的に非晶質シリコン薄膜等の半導体の成膜を行う場合、
その必要応じて基板上に堆積する薄膜の膜質及び膜厚調
整を行う必要がある。一般にはマスクを設け、基板面に
達するプラズマ量をその開口部幅によって調整し、堆積
膜質及び膜厚を制御している。又、所定のパターンに形
成するためにもマスクが用いられている。
知のプラズマＣＶＤ装置を用いて走行する基板上に連続
的に非晶質シリコン薄膜等の半導体の成膜を行う場合、
その必要応じて基板上に堆積する薄膜の膜質及び膜厚調
整を行う必要がある。一般にはマスクを設け、基板面に
達するプラズマ量をその開口部幅によって調整し、堆積
膜質及び膜厚を制御している。又、所定のパターンに形
成するためにもマスクが用いられている。
＜発明が解決しようとする問題点＞ しかしながら、前述の基板と放電電極との間にマスクが
設置されたプラズマＣＶＤ装置を用い、例えば微結晶化
非晶質シリコン膜を成膜したところ、マスクの開口エッ
ヂ部に近い部分では微結晶化しているが、中央部に近ず
くに従って徐々に導電率が低下し、ついにはアモルファ
ス膜のままで微結晶化がおこらないことが確認された。
設置されたプラズマＣＶＤ装置を用い、例えば微結晶化
非晶質シリコン膜を成膜したところ、マスクの開口エッ
ヂ部に近い部分では微結晶化しているが、中央部に近ず
くに従って徐々に導電率が低下し、ついにはアモルファ
ス膜のままで微結晶化がおこらないことが確認された。
すなわち、マスク設置によりマスク開口部の中央部具体
的には基板中央部とマスク開口部のエッジに近い部分す
なわち基板両端部では得られる膜質が大きく変化する問
題が生じることを見出した。
的には基板中央部とマスク開口部のエッジに近い部分す
なわち基板両端部では得られる膜質が大きく変化する問
題が生じることを見出した。
本発明はかかる問題に鑑みなされたもので、上述の膜質
変化がなく、均一な膜形成ができるマスク付プラズマＣ
ＶＤ装置を目的とするものである。
変化がなく、均一な膜形成ができるマスク付プラズマＣ
ＶＤ装置を目的とするものである。
＜問題を解決するための手段＞ すなわち、本発明は、基板と放電電極との間にマスクを
配置したプラズマＣＶＤ装置において、マスクの開口部
に開口部の電界分布を調整する電界調整部材を設けたこ
とを特徴とするプラズマＣＶＤ装置である。
配置したプラズマＣＶＤ装置において、マスクの開口部
に開口部の電界分布を調整する電界調整部材を設けたこ
とを特徴とするプラズマＣＶＤ装置である。
上述の本発明は以下のようにしてなされたものである。
すなわち、前述のマスクによる膜質変化の原因を検討し
たところ、マスクの開口エッヂ部に電界の集中が生じ、
基板とマスク開口エッヂ部との間に局部放電が発生し強
いプラズマが生じ、一方これによって基板中央部の電界
強度が弱められることが原因と判明した。
すなわち、前述のマスクによる膜質変化の原因を検討し
たところ、マスクの開口エッヂ部に電界の集中が生じ、
基板とマスク開口エッヂ部との間に局部放電が発生し強
いプラズマが生じ、一方これによって基板中央部の電界
強度が弱められることが原因と判明した。
そこで、該マスク開口エッヂ部での電界集中を緩和する
ため、エッヂ周辺部を等電位面に沿ったものに近い形に
丸める、マスクを極力基板に近づける、印加パワーをな
るべく抑える等種々の方法を検討したが大きな効果を得
られなかった。そして、電極と基板の間に設置されたマ
スクの開口中央部に、電界が集中するような電界調整部
材を設け、マスクの開口部の電界分布を均一化すること
により解決することを見出し、本発明に達したものであ
る。
ため、エッヂ周辺部を等電位面に沿ったものに近い形に
丸める、マスクを極力基板に近づける、印加パワーをな
るべく抑える等種々の方法を検討したが大きな効果を得
られなかった。そして、電極と基板の間に設置されたマ
スクの開口中央部に、電界が集中するような電界調整部
材を設け、マスクの開口部の電界分布を均一化すること
により解決することを見出し、本発明に達したものであ
る。
従って、本発明のマスクの開口部に設ける電界調整部材
は開口部の機能を損わない範囲で、開口部の電界分布を
均一化できるものであれば特に限定されないが、膜厚分
布等への影響がなく効果的に電界分布を調整できる点か
ら線状材が好ましい。そして線材の配置は、単なる開口
部の中央配置、あるいは適当な間隔の平行配置、格子状
配置、更には同心円状配置等開口部の大きさ，形状に応
じて実験的に選定するのが好ましい。又その材質は、Ｒ
Ｆ放電中で電界を集中させることができ、開口部の電界
分布を調整できるものなら如何なる物質でもよいが、好
ましくは加工性のよい導電性物質がよく、更に好ましく
は放電中脱ガスが少ない金属が好ましく、ステンレス，
タングステン，チタン，モリブデン等の対プラズマ耐性
のある金属材料の中から選択される。
は開口部の機能を損わない範囲で、開口部の電界分布を
均一化できるものであれば特に限定されないが、膜厚分
布等への影響がなく効果的に電界分布を調整できる点か
ら線状材が好ましい。そして線材の配置は、単なる開口
部の中央配置、あるいは適当な間隔の平行配置、格子状
配置、更には同心円状配置等開口部の大きさ，形状に応
じて実験的に選定するのが好ましい。又その材質は、Ｒ
Ｆ放電中で電界を集中させることができ、開口部の電界
分布を調整できるものなら如何なる物質でもよいが、好
ましくは加工性のよい導電性物質がよく、更に好ましく
は放電中脱ガスが少ない金属が好ましく、ステンレス，
タングステン，チタン，モリブデン等の対プラズマ耐性
のある金属材料の中から選択される。
なお、微結晶化非晶質シリコン膜への適用においては、
良好な微結晶膜を得る為には、基板表面に印加されるパ
ワーがいかなる箇所においても少なくとも５mW/cm2以上
必要であるのでこの条件を満すために好ましくは直径0.
5〜２mm、更に好ましくは直径１〜1.5mm程度の線状材
（単線でも撚線でも良い）で電界調整部材を構成するこ
とが望ましい。
良好な微結晶膜を得る為には、基板表面に印加されるパ
ワーがいかなる箇所においても少なくとも５mW/cm2以上
必要であるのでこの条件を満すために好ましくは直径0.
5〜２mm、更に好ましくは直径１〜1.5mm程度の線状材
（単線でも撚線でも良い）で電界調整部材を構成するこ
とが望ましい。
又、その電界強度の調整は、電界調整部材と基板との距
離で自由に調整できる。
離で自由に調整できる。
本発明の適用できる放電電極の形状は、平行平板型，キ
ャンを用いた平行曲面型はもちろんのこと、非平行な電
極においても電界調整部材の形状，位置，材質等を変え
ることによって不平等電界の緩和ができ、適用できる。
ャンを用いた平行曲面型はもちろんのこと、非平行な電
極においても電界調整部材の形状，位置，材質等を変え
ることによって不平等電界の緩和ができ、適用できる。
＜作用効果＞ 上記電界調整部材により、マスク開口中央部の電界強度
が大きくなり、又マスク開口エッヂ部の電界集中が緩和
され、基板表面上の電界が略均一となり、該マスク下を
移動する基板には特性の等しい薄膜が形成される。
が大きくなり、又マスク開口エッヂ部の電界集中が緩和
され、基板表面上の電界が略均一となり、該マスク下を
移動する基板には特性の等しい薄膜が形成される。
更に、電界調整部材の位置，形状，材質等を変えること
によって、様々なプラズマ制御も可能でパワーの低減等
生産上も大きな効果が得られる。
によって、様々なプラズマ制御も可能でパワーの低減等
生産上も大きな効果が得られる。
以下本発明の実施例を示すが、本発明がかかる実施例に
限定されないことは、その趣旨より明らかである。
限定されないことは、その趣旨より明らかである。
＜実施例＞ 以下にこの発明の実施例を第１図〜第４図を用いて説明
する。
する。
第１図に、本実験で用いられたプラズマＣＶＤ装置電極
系の断面図を示す。(1)は基板側電極でアースされてい
る。(2)は高分子フイルム基板で矢印の方向に移動走行
する。(3)は50mmＬ×250mmＷの面積の開口部(3a)を有す
る堆積膜厚調整用のマスクで、本例では接地したが浮遊
していても良い。(4)はプラズマである。(5)はＲＦ放電
電極、(6)はそのＲＦ電源で、放電周波数は13.56MHzを
用いている。この装置を用いてまず、比較のため第２図
に示された単に前述の面積の開口部(3a)を設けた従来の
マスクで、ｎ型微結晶化非晶質シリコン膜を形成した。
（水素＋シラン＋ホスフィン）混合ガスを用い、放電圧
力が１Torr，基板温度が160℃，印加パワーが0.05Ｗ／c
m2の条件下で、基板の走行を停止して30分間静止状態で
形成した。その結果、マスク開口部（３ａ）のエッヂ部
付近では、導電率が約５Ｓ・cm-1と微結晶化しているこ
とが認められたが、中央部では９×10-4Ｓ・cm-1とかな
り小さい値を示し、アモルファス膜のままであることが
確認された。
系の断面図を示す。(1)は基板側電極でアースされてい
る。(2)は高分子フイルム基板で矢印の方向に移動走行
する。(3)は50mmＬ×250mmＷの面積の開口部(3a)を有す
る堆積膜厚調整用のマスクで、本例では接地したが浮遊
していても良い。(4)はプラズマである。(5)はＲＦ放電
電極、(6)はそのＲＦ電源で、放電周波数は13.56MHzを
用いている。この装置を用いてまず、比較のため第２図
に示された単に前述の面積の開口部(3a)を設けた従来の
マスクで、ｎ型微結晶化非晶質シリコン膜を形成した。
（水素＋シラン＋ホスフィン）混合ガスを用い、放電圧
力が１Torr，基板温度が160℃，印加パワーが0.05Ｗ／c
m2の条件下で、基板の走行を停止して30分間静止状態で
形成した。その結果、マスク開口部（３ａ）のエッヂ部
付近では、導電率が約５Ｓ・cm-1と微結晶化しているこ
とが認められたが、中央部では９×10-4Ｓ・cm-1とかな
り小さい値を示し、アモルファス膜のままであることが
確認された。
次に第３図に示す本発明の電界調整部材(7)として開口
部(3a)の基板(2)の移送方向の中央部に基板(2)の巾方向
に一本の線材を設けたマスクを用いて印加パワーを除い
ては、同じ条件で成膜を行った。ここで電界調整部材
(7)には１mmφのステンレス線を用いた。印加パワー
は、0.01〜0.04Ｗ／cm2と変化させて行った。
部(3a)の基板(2)の移送方向の中央部に基板(2)の巾方向
に一本の線材を設けたマスクを用いて印加パワーを除い
ては、同じ条件で成膜を行った。ここで電界調整部材
(7)には１mmφのステンレス線を用いた。印加パワー
は、0.01〜0.04Ｗ／cm2と変化させて行った。
第４図は上記条件で製膜した基板中央部の導電率を示し
たものである。この図で白丸印は光照射時、黒丸印は暗
中の測定値であり、この結果より、ｎ型非晶質シリコン
は、中央部においても完全微結晶化がおこっていること
が確認され、且つ、開口部(3a)全面で均一な特性の微結
晶化非晶質シリコン膜が得られることが確認され、所期
の特性の改善がはかられることがわかった。
たものである。この図で白丸印は光照射時、黒丸印は暗
中の測定値であり、この結果より、ｎ型非晶質シリコン
は、中央部においても完全微結晶化がおこっていること
が確認され、且つ、開口部(3a)全面で均一な特性の微結
晶化非晶質シリコン膜が得られることが確認され、所期
の特性の改善がはかられることがわかった。
更に、印加パワーも従来のマスクを用いた場合に比し１
／２以下の低パワーの0.02Ｗ／cm2程度で十分微結晶化
することも合せて確認され、生産プロセス上有利である
ことも判明した。なお、膜厚分布等は従来のマスクと同
様であり、全く問題ないことを確認した。
／２以下の低パワーの0.02Ｗ／cm2程度で十分微結晶化
することも合せて確認され、生産プロセス上有利である
ことも判明した。なお、膜厚分布等は従来のマスクと同
様であり、全く問題ないことを確認した。
第１図は本発明に係わるプラズマＣＶＤ装置の電極部の
説明図，第２図は従来のマスクの説明図，第３図は実施
例のマスクの説明図，第４図は実施例で得られた微結晶
化非晶質シリコン膜の特性を示すグラフである。 (1)：接地電極、(2)：基板 (3)：マスク、(5)：放電電極 (7)：電界調整部材
説明図，第２図は従来のマスクの説明図，第３図は実施
例のマスクの説明図，第４図は実施例で得られた微結晶
化非晶質シリコン膜の特性を示すグラフである。 (1)：接地電極、(2)：基板 (3)：マスク、(5)：放電電極 (7)：電界調整部材
Claims (7)
- 【請求項１】基板と放電電極との間にマスクを配置した
プラズマＣＶＤ装置において、マスクの開口部に開口部
の電界分布を調整する電界調整部材を設けたことを特徴
とするプラズマＣＶＤ装置。 - 【請求項２】前記電界調整部材が導電性の線状材である
特許請求の範囲第１項記載のプラズマＣＶＤ装置。 - 【請求項３】基板が連続的に移送され、移送される基板
上に連続的に成膜される特許請求の範囲第１項若しくは
第２項記載のプラズマＣＶＤ装置。 - 【請求項４】マスクの開口部の基板移送方向中央部に基
板移送方向に直角方向に金属線からなる電界調整部材を
設けた特許請求の範囲第３項記載のプラズマＣＶＤ装
置。 - 【請求項５】基板が可撓性の長尺基板である特許請求の
範囲第４項記載のプラズマＣＶＤ装置。 - 【請求項６】形成する薄膜が非晶質シリコン薄膜である
特許請求の範囲第１項〜第５項記載のいずれかのプラズ
マＣＶＤ装置。 - 【請求項７】非晶質シリコン薄膜が微結晶化非晶質シリ
コン薄膜である特許請求の範囲第６項記載のプラズマＣ
ＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23112087A JPH0653928B2 (ja) | 1987-09-17 | 1987-09-17 | プラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23112087A JPH0653928B2 (ja) | 1987-09-17 | 1987-09-17 | プラズマｃｖｄ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6475680A JPS6475680A (en) | 1989-03-22 |
| JPH0653928B2 true JPH0653928B2 (ja) | 1994-07-20 |
Family
ID=16918599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23112087A Expired - Fee Related JPH0653928B2 (ja) | 1987-09-17 | 1987-09-17 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653928B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328050B (en) * | 2005-05-10 | 2010-08-01 | Ulvac Inc | Reeling type plasma cvd device |
| JP2007308758A (ja) * | 2006-05-18 | 2007-11-29 | Denso Corp | 成膜装置及び成膜方法 |
| JP4817313B2 (ja) * | 2006-09-01 | 2011-11-16 | 株式会社アルバック | 巻取式プラズマｃｖｄ装置 |
| JP5282538B2 (ja) * | 2008-11-18 | 2013-09-04 | 富士電機株式会社 | 容量結合型プラズマｃｖｄ装置 |
-
1987
- 1987-09-17 JP JP23112087A patent/JPH0653928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6475680A (en) | 1989-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897171A (en) | Wafer susceptor | |
| US5141460A (en) | Method of making a field emission electron source employing a diamond coating | |
| DE2750597C2 (de) | Verfahren zum Aufbringen einer dünnen Schicht auf ein Substrat durch Zersetzen eines Gases in einem Plasma | |
| EP0002383A1 (en) | Method and apparatus for depositing semiconductor and other films | |
| CN101443474B (zh) | 改善大面积基板均匀性的方法和设备 | |
| US7977252B2 (en) | Method of formation of coherent wavy nanostructures (variants) | |
| US5039376A (en) | Method and apparatus for the plasma etching, substrate cleaning, or deposition of materials by D.C. glow discharge | |
| US5147520A (en) | Apparatus and method for controlling processing uniformity in a magnetron | |
| JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
| DE102009014067A1 (de) | Plasmabearbeitungsvorrichtung | |
| JPH0713947B2 (ja) | 薄膜トランジスタアレイの製造装置 | |
| EP0616729B1 (en) | Semiconductor device and microwave process for its manufacture | |
| JPH08139109A (ja) | 素子分離された水素終端ダイヤモンド半導体素子および該半導体素子の製造方法 | |
| JPH0653928B2 (ja) | プラズマｃｖｄ装置 | |
| JPS61127866A (ja) | プラズマｃｖｄ装置 | |
| JPH0576171B2 (ja) | ||
| KR20010067460A (ko) | 다이아몬드 막의 제조방법 | |
| JPH10256238A (ja) | プラズマ処理方法及び装置 | |
| JP3911555B2 (ja) | シリコン系薄膜の製造法 | |
| JP4163432B2 (ja) | プラズマ処理装置 | |
| EP0674335A1 (en) | Plasma processing method and plasma processing apparatus | |
| JPS6037118A (ja) | プラズマ気相反応方法 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| US20230298892A1 (en) | Ion implantation for reduced hydrogen incorporation in amorphous silicon | |
| JPS641958Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |