JP3911555B2

JP3911555B2 - シリコン系薄膜の製造法

Info

Publication number: JP3911555B2
Application number: JP2001028430A
Authority: JP
Inventors: 尚正由井
Original assignee: National Institute of Advanced Industrial Science and Technology AIST
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2000-08-15
Filing date: 2001-02-05
Publication date: 2007-05-09
Anticipated expiration: 2021-02-05
Also published as: JP2002141292A

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマＣＶＤ法によるシリコン系薄膜の製造法に関し、低周波数の鋸波の交番周波数の電位を基板に印加しつつ、高い電界強度でも破壊しないシリコン系絶縁薄膜を成長する方法に関する。また、本発明は、ノンドープのシリコン系薄膜の少数キャリア寿命制御法に関し、特に、プラズマＣＶＤ法によるシリコン系薄膜を成長する際に、シリコン系薄膜を堆積するための絶縁性基板表面に交番電位を印加することにより、少数キャリア寿命の長短が制御できるノンドープのシリコン系薄膜の製造法に関する。
【０００２】
【従来の技術】
従来の非晶質シリコン薄膜の製造法を図２を参照して説明する。図２は代表的櫛形電極型のプラズマ生成装置を利用した成膜法を示すもので、容器（図示は省略する）中に、カソード1とアノード2からなる複数組の電極板を平行に配置させ、この電極間に高周波電源3から100KHz〜13.5ＭHzの高周波電力が供給されるようになっている。SiH₄等の反応ガスは前記カソード1とアノード2に向かって噴出する。他方、この平行電極の直角平面の位置に基板4が配置される。この基板4は電気切換器8にて直流電位5を与えたり、あるいは匡体接地6を任意に切り替えることができる。基板4はプラズマ7から離れた位置に保持され、基板4に堆積した非晶質シリコン薄膜は電子温度の高いプラズマ特有の強いイオン衝撃によるダメージが緩和され、さらに、その作用をさらに高めるために、外部から直流電位5を与えることにより、膜中の欠陥密度が減少するばかりでなく、3Å/秒という高速の成膜が可能である。このことは、特にノンドープの良質の非晶質シリコンの薄膜を利用する電子素子の性能の向上と低コスト化が見込める製造法であった。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の成膜方法では電導率が一義的に決まり、それらの特性を自由に制御することが難しく、精緻な電子素子を設計する上で許容範囲が狭いという問題があった。特に、高い電界強度でも破壊しない絶縁薄膜を設計する上で許容範囲が狭いという重大な欠点があった。また、このような物性の中でも、ノンドープのシリコン系薄膜の製造時に少数キャリアの寿命の長短が制御できる方法はほとんど皆無であった。それ故、少数キャリアの寿命の長短によって電子の蓄積あるいは再結合に起因する立ち上がり時間もしくは立ち下がり時間を成膜中に制御できる電子素子は不純物をドーピングする以外ほとんど実現する手段がなかった。そのため、高周波で動作する目的の電子素子を製造する上で、製造コストの制限および設計の自由度が狭いという欠点があった。
【０００４】
本発明は、ノンドープながら少数キャリアの寿命の短長が制御できるシリコン系薄膜の製造法を提供することを目的とする。
また、本発明は、高い電界強度でも破壊しない絶縁特性の優れた電子的特性が向上するシリコン系薄膜の製造法の提供を目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明のシリコン系薄膜の成膜方法は、プラズマCVD法によって絶縁基板表面にシリコン系薄膜を形成する方法において、前記基板に自己加熱および外部温度を与え、かつ絶縁基板の表面に堆積させるシリコン系薄膜の膜質の機能を制御するため、任意の周波数、任意の電位、任意の波高の交番電位を印加することができる。望ましくは波高値が±100〜500Vで、周波数が0.1〜55Ｈｚの鋸波を用いることができる。
【０００６】
ここで、前記基板を、成膜中に前記基板のプラズマによる自己加熱と外部強制加熱をかねることができる位置に配置することが好ましく、基板を、プラズマ生成のための櫛形電極の端部から10ｍｍの距離以上離れた位置に設置することが好ましい。
交番電位を前記基板の裏面に形成した導電性薄膜を介して印加するとよく、導電性薄膜は、金属板、スパッタ、レーザーアブレーション、電子ビーム蒸着、イオン注入、導電性ペイント、メッキ、導電性高分子もしくは金属蒸着等によって形成するとよい。
【０００７】
また、シリコン系薄膜を成膜後、別の製造プロセスに移行する必要性がある場合や外観上の美観の確保の目的では前記導電性膜をエッチング等で除去しても差し支えがない。
さらに、前記基板の表面層にはシリコン窒化薄膜を堆積したものを用いてもよい。
【０００８】
【発明の実施の形態】
発明実施の形態を図１を参照して説明する。図１はプラズマＣＶＤ装置の模式図で、装置の容器は図示を省略してある。まず、裏面に導電膜44Aを施した基板44を用意する。ここで、基板とはシリコン系薄膜を堆積する目的の下地であり、ガラス、ビニール、プラスチックなどの高分子、あるいは塗料、絶縁性半導体、焼結物等無機質の酸化物であり、電気的にも熱的にも絶縁性を有する。また、この下地の中に導電性の液体、固体の物質が存在しても良い。この基板44を有機溶媒で洗浄した後、プラズマCVD装置中の図示は省略するがサセプタに基板表面をプラズマと対向させるようにして設置する。サセプタはステンレス鋼製のガイドで、テフロン製の台を介して固定される。まず、導電膜44Aを接地しながらプラズマCVD装置にモノシランガスと窒素ガスを流入し、カソード11とアノード22に高周波電源33から高周波電力を印加して、プラズマ77を発生し、プラズマ中のシリコンラジカルと原子状窒素とから基板表面上にシリコン窒化薄膜を堆積し、シリコン窒化薄膜を基板上に形成する。次に、基板裏面の導電性薄膜に交番電位を印加しながらモノシランSiH₄ガスと水素H₂ガスを流入し、プラズマ中のシリコンラジカルと原子状水素とからシリコンを堆積し、シリコン系薄膜をシリコン窒化薄膜上に形成する。
【０００９】
この際、サセプタには、加熱あるいは冷却の手段は設けておらず、基板はプラズマによる自己加熱と外部加熱器99の輻射により温度上昇する。本発明においては、基板を放電電極から離れた位置に設置し、その温度は、120〜250℃の間で任意の温度に保持することができる。成膜すべきシリコン窒化薄膜で覆われた金属板または導電性高分子板には交番電位を印加しているので基板表面上の電位は基板全体に渡り一様に変化する。そこへプラズマからのシリコンラジカルと水素原子が飛来するが、それらはシリコン窒化薄膜の表面では、基板の静電ポテンシャルの極性およびその大きさにより成膜が制限を受ける。ここで、モノシランガスと水素ガスのそれぞれの流量比と圧力等を限定することによって、シリコン窒化薄膜上に堆積速度が一定の非晶質シリコン系薄膜が得られる。
【００１０】
基板に与える交番電位はプラズマ発生中の自己電圧よりも大きく、かつ周波数を一定に保ちながら成膜することは重要なことである。特に、交番電位の波形を鋸波とすることは、窒化シリコン薄膜表面上の静電ポテンシャルを徐々に大きくする。もしくは、その静電ポテンシャルを徐々に小さくすることである。そのため、既に着床したシリコンと着床しようとするシリコンラジカルとの間に結合エネルギーを自由に変化させることができることになる。そのため、シリコン系薄膜の堆積方向の制御にとって重要なことである。そのため、交番電位の印加はシリコン系薄膜の少数キャリア寿命の長短の制御にとって重要な手段である。ここに、シリコン系とはシリコン原子を主体とした原料ガスとの集合体で構成される。
【００１１】
基板に交番電位を印加するための基板裏面の導電性膜は、シリコン系薄膜を堆積する表面に一様な電位分布をもたらすために、スパッタ、レーザーアブレーション、電子ビーム蒸着、イオン注入、導電性ペイント、メッキ、導電性高分子もしくは金属蒸着等によって形成するのがよい。
【００１２】
【実施例】
以下に本発明の一実施例を説明する。まず、50ｍｍ角で厚さ0.5ｍｍの平行平板のステンレス鋼を有機溶媒で脱脂した後、図１に示した成膜用のCVD装置に装着する。具体的には、装置匡体から電気的に浮かしたサセプタ上に基板表面がプラズマ生成用の放電電極を構成する1対または2対以上の櫛形電極の側部を結ぶ平面と平行であり、その距離は10ｍｍである。このステンレス鋼板には任意の周波数と、任意の波高値の鋸波状の電位を印加することができる。装置内に酸素、炭化物、水分および空中からの塵埃、各種のイオンなどの残留ガス分子が皆無となるように高真空に排気し、次に、装置内に純窒素ガスを100sccmで流入し、装置内圧力が0.8Torr.程度になった後、周波数13.56MHzの高周波電力を0.1ｗ/ｃｍ²で放電電極に投入し窒素プラズマを発生する。その際、基板の電位は匡体と同電位である。次に、純度100％のモノシランガスを20sccmで装置に流入し、シリコン窒化薄膜を堆積する。堆積中の真空度は0.9Torr.,30min.を経過した後、モノシランと窒素の流入を停止し、真空に保つ。これらの堆積過程を通して基板の温度は200〜250℃である。
【００１３】
このシリコン窒化薄膜の堆積に続いて、シリコン系薄膜を以下のように堆積する。まず、純水素ガスを30sccmで装置に流入し、装置内圧力が0.8Torr.程度になった後、周波数13.56MHzの高周波電力を0.1ｗ/ｃｍ²で放電電極に投入し水素プラズマを発生する。その直後、基板に図3もしくは図4に示す周波数、波高値200ｖ、極性が負又は正の鋸波電位を印加しながら、純度100％のモノシランガスを10sccmで装置に流入し、シリコン系薄膜を堆積する。堆積中の真空度は0.9Torr.である。これらの混合ガス流量とガス圧力の条件下では非晶質シリコンの堆積速度は2〜3Å/secである。堆積時間60min.を経過した後、モノシランと水素の流入を停止し、真空に保つ。これらの堆積過程を通して基板の温度は200〜250℃である。鋸波の周波数の変化の範囲は負極性側が最高0.9Ｈzで、匡体アースを含め、正極性側が最高0.9Hzである。
【００１４】
このようにして成膜したシリコン窒化薄膜とシリコン系薄膜の合成薄膜の電気的物性を下記に示す測定によって評価した。
図5は、暗状態の電気的な耐電圧を測定するための試料構造と測定回路図の合成図を示したものである。まず、試料はステンレス板44Bの上にシリコン窒化薄膜44Cとシリコン系薄膜10を堆積した。そして、その上に100℃前後でニッケルが蒸着されている。このニッケル電極11Bに探針12を1本立てる。他方、別の1本の探針13をステンレス板44Bに立てる。そして、この2本の探針の間に直流電源15から直流電位を印加する。この電位を徐々に上昇して行き、直流電流計14の電流が急激に流れ始めるときの直流電圧Vを記録する。シリコン窒化薄膜44Cとシリコン系薄膜10との合成膜厚tを別途測定しておく。本実施例では、シリコン窒化薄膜44Cとシリコン系薄膜10は同じ程度（例えば、２μm）の厚さである。そうすると、単位厚み当たりの絶縁耐電圧V/tが計算できる。本実施例の測定ではV/t=500MV/cmであった。この値は、単結晶シリコンを熱酸化したシリコン酸化膜の耐電圧10ＭＶ/cmに比べて約１桁強ほど高い優れた値である。また、上記の電圧の極性を反転してもV/t=500MV/cmは変化が無い。このように、本実施例によるシリコン窒化薄膜44Cとシリコン系薄膜10の合成薄膜は優れた電気的特性を実現することができる。なお、本実施例の原料ガスにはモノシランSiH₄を用いたが、更なる高速の成膜速度を得るにはジシランSi₂H₆を用いる方が良い。
【００１５】
図6は、暗状態の電気的導電率σ_dの基板に与えた鋸波周波数依存性を示す。鋸波周波数に関して特異な傾向はない。σ_d自体は多数キャリアの輸送特性を観測するものであり、通常の電気伝導度と同様である。ただし、通常、高品質のノンドープの非晶質シリコンの場合、σ_d=10^-11Ω^-1・cm^-1と言われている。これに対して、本実施例は10^-7〜10^-4Ω^-1・cm^-1台に及んでいて、かつ従来言われているような微結晶シリコンのσ_d=10^-3Ω^-1・cm^-1台の値に漸近する。このように、本実施例は高品質の非晶質シリコンと微結晶シリコンの中間的電子電導状態が実現できる。
【００１６】
図７は、前記シリコン系薄膜で形成した少数キャリア寿命の基板に与える鋸波周波数の依存性を図示したものである。鋸波周波数が負極性側0.5Hz、正極性側0.3Hzの場合、標準偏差を考慮に入れても、少数キャリア寿命が他の鋸波周波数に比べて、平均値で4〜5分の1程度短いと言う特徴がある。このように鋸波周波数の選択次第で、故意に不純物をドーピングしなくても、少数キャリアの寿命を短くすることができる。
【００１７】
【発明の効果】
以上説明したように、本発明によれば、従来の櫛形電極構造のプラズマＣＶＤ装置を使用して、電極から僅かに離れた距離に絶縁基板を置き、その絶縁基板の裏面に施した導電性薄膜に、低周波数の交番電位を印加した成膜方法を用いることにより、シリコン系の絶縁薄膜が実現できる。そのため、約500MV/cmと優れた耐電圧のシリコン系とシリコン窒化膜の合成絶縁薄膜が実現できる。しかも、この合成絶縁膜は同一の反応炉を用いて、連続的に形成できるので、性能の高い電子素子を安価に製造できる方法である。また、高品質の非晶質シリコンと微結晶シリコンの中間的な電導状態を実現できる。さらに、ノンドープのシリコン系薄膜の少数キャリアの寿命を選択的に制御できる製造法を提供した。この技術により、少数キャリアの蓄積あるいは再結合に関わる立ち上がり時間もしくは立ち下がり時間の短縮化が実現できる。
【図面の簡単な説明】
【図１】発明実施の形態を説明するためのＣＶＤ装置の模式図である。
【図２】従来の非晶質シリコン薄膜の製造法を示す図である。
【図３】基板裏面の導電性薄膜に印加する交番電位の一例としての鋸波電位を示す図である。
【図４】基板裏面の導電性薄膜に印加する交番電位の別の例としての鋸波電位を示す図である。
【図５】暗状態の電気的な耐電圧を測定するための試料構造と測定回路図の合成図である。
【図６】暗状態の電気的導電率の基板に与えた鋸波周波数依存性を示す図である。
【図７】シリコン系薄膜で形成した少数キャリア寿命の基板に与える鋸波周波数の依存性を示す図である。
【符号の説明】
１０シリコン系薄膜
１１カソード
１１Ｂニッケル電極
１２，１３探針
１４直流電流計
１５直流電源
２２アノード
３３高周波電源
４４基板
４４Ａ導電膜
４４Ｂステンレス板
４４Ｃシリコン窒化薄膜
５５鋸波発生器
６６筐体接地
７７プラズマ
８８電気切換器
９９外部加熱器

Claims

プラズマCVD法によって絶縁基板表面にシリコン系薄膜を成膜する方法において、
裏面に導電性薄膜を施した前記絶縁基板を接地しながら、プラズマ CVD 法によってシリコン窒化薄膜を堆積し、
次に、前記絶縁基板に自己加熱および外部加熱器による加熱を加えて、かつ前記絶縁基板に周波数が 0.1 〜 55Hz で、極性が負又は正の鋸波電位を印加しながら前記シリコン窒化薄膜上にノンドープシリコン系薄膜を堆積することを特徴とするシリコン系薄膜の製造法。
前記鋸波電位の波高値を負極性または正極性に選択できることを特徴とする請求項１に記載のシリコン系薄膜の製造法。
前記鋸波電位の波高値の負極性または正極性を順次零に低減することを特徴とする請求項１に記載のシリコン系薄膜の製造法。
前記基板を、プラズマ生成のための櫛形電極の端部からプラズマによる損傷が避けられる位置に設置することを特徴とする請求項１〜請求項３のいずれかに記載のシリコン系薄膜の製造法。
前記絶縁基板の裏面に施される導電性薄膜は、スパッタ、レーザーアブレーション、電子ビーム蒸着、イオン注入、導電性ペイント、メッキ、導電性高分子もしくは金属蒸着によって形成することを特徴とする請求項１〜請求項３のいずれかに記載のシリコン系薄膜の製造法。
前記導電性薄膜は、シリコン系薄膜を成膜後に、エッチングで除去することを特徴とする請求項５に記載のシリコン系薄膜の製造法。