KR930002577B1 - 글로우 방전에 의한 반도체층 퇴적 방법 - Google Patents

글로우 방전에 의한 반도체층 퇴적 방법 Download PDF

Info

Publication number
KR930002577B1
KR930002577B1 KR1019840006659A KR840006659A KR930002577B1 KR 930002577 B1 KR930002577 B1 KR 930002577B1 KR 1019840006659 A KR1019840006659 A KR 1019840006659A KR 840006659 A KR840006659 A KR 840006659A KR 930002577 B1 KR930002577 B1 KR 930002577B1
Authority
KR
South Korea
Prior art keywords
conductive layer
axis
substrate
segments
forming
Prior art date
Application number
KR1019840006659A
Other languages
English (en)
Other versions
KR850003062A (ko
Inventor
존 하나크 죠셉
Original Assignee
알 씨 에이 코오포레이숀
글렌 에이춰. 브루스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코오포레이숀, 글렌 에이춰. 브루스틀 filed Critical 알 씨 에이 코오포레이숀
Publication of KR850003062A publication Critical patent/KR850003062A/ko
Application granted granted Critical
Publication of KR930002577B1 publication Critical patent/KR930002577B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

내용 없음.

Description

글로우 방전에 의한 반도체층 퇴적 방법
제1도 및 제 2도는 본 발명에 사용된 서로 다른 두기판의 투시도.
제3도는 본 발명에 사용된 퇴적 장치의 횡단면도.
제4도 및 제5도는 종래기술과 본 발명에 따라 제조된 광전지 장치에 대해 개방 회로 전압(Voc)과 단락회로 전류(Jec′)의 비교를 도시하고 있다.
본 발명은 반도체층을 퇴적시키는 방법에 관한 것으로,. 특히 비결정질 실리콘을 포함한 층을 글로우 방전의 양광주에서 기판위에 퇴적시키는 방법에 관한 것이다.
미합중국 특허 4,064,521에는 글로우 방전시 기판위에 퇴적된 수소화 결정질 실리콘(a-Si : H)을 결합한 반도체 장치의 제조에 관한것이 기술되어 있다. 전형적으로 상기 필름들은 방전의 음극 암혹부 또는 양극 암혹부에 위치한 기판위에 퇴적된다. 우수한 광전지 장치를 제조하는 동안, 제조될 수 있는 장치의 영역과 퇴적장치의 배출율은 한정되어 있었다. 최근에, 글로우 방전의 양광주에 기판을 위치시켜서 a-Si : H층에대한 고 생산율을 갖도록 하고 a-Si : H를 포함한 유용한 광전지 장치가 제조되었다.
상기 장치에 있어서 생산율을 보다 좋아졌지만, 전계가 작기 때문에 퇴적율은 저하되고, 퇴적이 발생하는 경우 방전의 크기는 훨신 커진다.
글로우 방전시 층을 퇴적하는 중에, 방전때 덮어지는 성장 필름이 전자 이온들 및 에너지 받은 중성에 의해 점화되기 쉽다. 상기 점화는 성장률, 필름 구조, 조성 및 내용물 순도 등 a-Si : H 필름의 특성들과, 밀도결함 및 광전송 특성에 영향을 미친다.
본 발명자는 양광주에 a-Si : H을 퇴적하는 동안 전도성기간의 한면이 양광주에 평행하는 방향으로 놓였을때 플라즈마 포텐셜 경도는 층이 퇴적되는 전도성 기판에 연관해서 현출되는 것을 알았다. 상기 관련 플라즈마 포텐셜을 작은 음의 값에서 큰 정의값 범의내에 있고, 포텐셜 크기는 기판 길이와 함께 대략 직선적으로 변한다. 상기 플라즈마 포텐설 변화는 양광주에 cm당 1-10볼트 순으로 존재하는 전계(E)에 의해 결정된다. 기판과 관련있는 플라즈마 포텐셜은 a-Si : H층을 퇴적하는 동안은 낮고(-5 내 10볼트), 그 결과로 필름은 최대 광전지 성능을 나타낸다. 상기 플라즈마 포텐셜이 전압 극성에 대한 상기 범위에서 벗어날때, 기판과 광전지 성능의 과감한 증가에 따른 필름의 두께가 균일하지 않게 된다.
글로우 방전의 양광주에서 반도체 물질을 퇴적하는 것은 제조 공정을 경제적으로 절감시킨다. 그러므로 고 효율의 잇점을 유지하면서 양광주에서의 상기 결점들을 제거시키는 퇴적 방법이 요구되어 왔다.
본 발명은 글로우 방전의 양광주에서 피드-스토크(feed-stock) 개스를 분해해서 두께의 균일화와 퇴적 반도체층의 광전지 특성을 개선시키는 방법에 관한 것이다. 본 발명은 기판 표면위에 전기 전도층을 형성하는 단계와, 상기 전기 전도층을 전기적으로 절년된 세그멘트 다수로 분할하는 단계를 포함하고, 글로우 방전의 양광주에서 분할된 전기 전도층과 기판을 양광주 축에 평행하는 방향에 놓고 그리고 전기 전도층의 세그멘트간에 놓인 상기 분리선들의 축을 상기 양광주의 축에 수직하는 방향으로 놓이도록 했다.
제1도에는 본 발명의 실시방법에서 사용되는 반도체 층에 유용한 기판(10)이 도시되어 있다. 기판(10)은 주표면(14)과 절연체(12)를 포함한다. 전기전도층(16)은 주표면(14)위에 놓이되, 제1분리선(20)에 의해 세그멘트(18)로 분리된다.
그리고 제2도 및 제3도에서는 제1도와 연관성 있는 소자들에 대해 동일한 예시부호를 사용했다.
제2도에 도시된 기판(30)은 전기전도층(16)의 세그멘트(18)들을 제2분리선(34)으로 다시 한번 분리해서 부-세그멘트(32)를 마련한 점이 제1도의 기판(10)과 상이하다.
전기 절연체(12)는 400 내지 1,000nm의 파장 범위내에서 투명한 비전도성 유리로 제조된다. 절연체는 절연체 위체 퇴적되는 구조물들을 지지하기에 충분한 기계적 강도를 가져야 한다.
전기 전도층(16)은 400 내지 1,000nm 파장 범위내에서 투명하고 불소 또는 안티몬이 도프된 SnO2로 구성한다. 상기 물질을 종래에 공지된 진공증발 스프레잉 또는 화학 증기 침전 기술로 침전될 수도 있다.
제1 및 제2분리선(20, 34)들은 그라인딩, 에칭, 기계적 스크라이빙 또는 레이저 에블레이션들과 같은 공지된 수단에 의해 형성될 수도 있다. 분리선들은 전기전도층(16)을 통과해서 신장되어 공기 갭을 형성하고 개개의 세그멘트들이 서로 전기적으로 절연되도록 한다. 분리선의 축은 전도층의 분리선의 길이방향으로 정의 한다.
본 발명은 제3도의 플라즈마 반응기(100)를 사용해서 실시될 수도 있다. 반응기(100)는 진공 용기를 형성할 수 있도록 일반적으로 원주형 모양의 측부(102)와 단부(104,106)를 구비한다. 흡입구(108)는 측부(104)를 통과해서 챔버(101)에 외부 연결되도록 하기 위해 도시되지 않은 흡입분기관으로 신장된다.
종래기술에서 공지된 흡입분기관은 일련의 개스 저장 용기와, 밸브와, 챔버(101)내로 유입되는 개스의 적정 할당량 및 유입물을 설정하는 것에 의해 혼합챔버들로 구성한다. 배출구(110)는 반대편 단부(106)를 통해 배출 시스템 즉 터어보-분자 펌프와 연관해서 사용되는 토터리 펌프에 연결된다. 단부(104,106)에 장치된 전극들(112,114)은 각기 단부와는 절연된다. 기판(12)용 지지체(116)가 챔버(101)의 일부분 즉 양광주가 배치된 곳에 위치한다. 기판(12)과 기판위에 형성된 전도층(16)이 전기적으로 절연되어 있는 거와 같이 상기 지지체(116)는 반응기(100)의 나머지 소자들과 전기적으로 분리되어 있다.
플라즈마 반응기(100)에 있어서, 챔버(101)를 배출구(110)를 통해 배출시키고 필요한 개스 혼합을 흡입구(108)를 통해 넣는다. 그리고 전극들(112, 114)간에 적당한 전압을 인가해서 방전을 일으킨다. 전기 방전은 측부 및 단부, 즉 챔버(101)내의 전극 또는 챔버내에 존재하는 다른 물체위에 퇴적할 수 있는 분자 또는 원자를 생산하기 위해 피드-스토크(feed-stock) 개스 혼합물과 상호 작용한다. 양호하게도 시스템은 챔버(101)내에서의 피드-스토크 개스 혼합물의 비교적 일정한 농도를 보증하는 유동 개스 모드상태로 동작된다. 템버(101)내로 유입되는 개스 혼합물의 유입물과 배출물의 균형은 챔버내의 동작 입력을 설정한다. 상기 압력은 전형적으로 0.1 내지 5Torr범위 내에 있다.
제3도를 참조해서 플라즈마 반응기를 설명하는 동안, 1983년 2월 25일 하나크에 의해 출원인 미합중국특허 번호 469,723에 기재된 것과 같은 다른 종류의 반응기 및 전극 배열을 사용할 수 있다는 것을 주지해야 한다.
챔버내의 글로우 방전은 1개 음극 또는 그 이상의 음극 즉 산재해 있는 네가티브 글로우층에 인접한 음극 암흑부와 상기 음극 암혹부에 인접해서 음극의 방전축을 따라 짧은 거리 만큼 신장된 추가 암혹부를 구비한다. 전형적으로 파라데이 암혹부는 음극 암흑부와 네가티브 글로우부에 맞먹는 길이를 갖고 음극으로부터의 축을 따라 조금 더 신장한다.
양광주는 파라데이부로부터의 축에 따라 조금 더 신장하고, 인가된 전압과 내부 전극 스페이싱에 좌우되어 전극들간의 공간으로 신장한다. 방전의 가장 마지막 부는 양극에 인접한 양극 암혹부이다. Springer-VerIag(베를린 1956)에 의해 출판된 물리백과 사전 제22권 53-208페이지에 "전압에서의 글로우 방전" 이란 명칭으로 기재된 프란시스의 논설은 상기 방전의 특징을 상세히 설명하고 있다. 방전시 전계는 음극에서 가장높고, 음극 암혹부에서는 네가티브 글로우와 파라데이 암혹부에서의 낮은 값으로 급격히 감소했다가 즉시 증가하며, 양광주에서는 비교적 일정한 값을 갖는다.
방전축을 따른 양광주의 신장은 내부-전극 스페이싱에 달려있다. 그러므로 만약, 전극 스페이싱의 길이가 작으면 양광주의 길이 역시 작아진다. 침전물질의 표면이 음극에 수직해서 부착되도록 기판위의 침전물질을 음극에 인접시켰기 때문에, 양광주에 관계하지 않고 전극 스페이싱을 2 내지 10cm 범위내의 작은 값을 갖도록 한다. 상기 배열은 전압을 감소시켜서 방전에 필요한 전력값을 감소시키기 때문에도 유용하다. 양광주에서의 방전은 퇴적물에 대해 사용되는 것이기 때문에, 전극 스페이싱은 전형적으로 50cm 또는 그이상의 큰 값을 갖는다.
다양한 피드-스토크 개스로 인해 양광주와 절연기판상의 전도층간에는 포텐설 상위 (관련 플라즈마 포텐설)가 존재한다. 관련 플라즈마 포텐셜 크기는 사용된 개스와 기관에 길이에 의해 변화되지만, 그것의 본질적 특성은 그대로 존재한다. 28cm길이에 대한 관련 플라즈마 포텐셜은 음극에 가장 근접한 필름의 단부에서 약 -5 내지 -20볼트 범위로 측정되고 양극에 가장 근접한 층의 단부에서 약 +30 내지 +100볼트 범위로 측정되고, 위치에 따라 직선적으로 변한다. 관련 플라즈마 포텐셜 크기는 개스 종류와 개스의 압력과 총길이와 프란시스에 기술된 챔버기하학 등에 달려 있다.
전자들 즉 음이온이 음극에 가장 근접한 침전 필름의 일부를 충격하고 동시에 양 이온이 나머지 단부를 충격한다. 관련 플라즈마 포텐셜의 변화는 전도층이 글로우 방전 주변보다 훨씬 포지 티브하다는 것을 의미한다. 전도층의 포텐셜은 고 전도성 때문에 거의 일정한 값을 갖는 동시에 플라즈마의 포텐셜은 글로우 방전의 고 저항성때문에 층의 길이에 따라 직선적으로 변한다.
반도체층을 퇴적할 수 있는 기판(10 또는 30)을 글로 방전의 양광주에 위치시키되, 전기전도층(16)의 한면을 양광주의 축에 병행시키고, 제1분리선(20)의 축들을 양광주의 축에 수직인 방향으로 위치시킨다. 기판(10 또는 30)은 전기 절연 지지체(116)위에 전형적으로 장치된다. 제2분리선이 존재한다면, 제2분리선(34)은 글로우 방전의 양광주 축에 평행한 방향으로 놓인다. 템버(101)내에 기판(10 또는 30)을 위치시키는것은 방전 점화 이전에 발생할수도 있고 또는 다른 기판들을 방전시에 졔속해서 삽입시킬 수 있는 벨트 또는 콘베이어와 같은 이동시스템에 의한 점화후에 발생할 수도 있다. 상기 방식으로 챔버에 한개 이상의 기판들을 위치시킬 수 있다는 것이 이해될 것이다. 상기 기판은 전기전도층이 외부를 향하도록 후면이 맞대어진다.
전기 전도층을 양광주축에 수직인 방향으로 분할해서 다수의 세그멘트로 만들고 광전지 장치의 특성을 양광주에 침전시켜 제조하여 개선시킨 것을 알수 있다. 제4와 제5도에는 분할되지 않은 전기 전도층을 갖는 제1기판과 분할된 전기전도층 갖는 제2기판에 대한 개방회로전압(Voc)과 단락회로전류(Jsc)의 변화가 도시되어 있다. 상기 각 경우의 기판은 길이 28cm, 폭이 7.5cm인 유리 기판이며 a-Si 층의 침전용으로 사용되는 pt-SiO2서어멧(cermet)의 코팅 두께가 10nm인 것이다. a-Si : H의 침전에 있어서, 모노실란(monosilane)의 유동률은 30Sccm이고 수소의 유동률은 2sccm이다. 반응기의 압력은 130milli Torr이고, 침전온도는 250℃이고, 글로우 방전 전류는 20, 이다. 전기전도층은 레이저 스크라이빙에 의해 0.5cm폭을 가진 줄모양으로 분할되어 서로 전기적으로 절연된다.
약 500 내지 600nm 범위의 두께를 갖는 원래의 층과 방전시 인을 첨부해서 도프된 35nm 두께의 N형 전기전도층 제조한다. 장치에 후방 전기 접촉을 제공하기 위해 a-Si:H 위에 티타늄층과 알루미늄층을 순차적으로 퇴적시킨다. 분할된 기판과 분할하지 않은 기판에 0.052cm2의 면적을 갖는 일련의 장방형전극을 형성할 수 있도록 사진석판으로 상기 금속 필름들을에 칭한다.
제조된 광전지 장치는 약 300-400mV 범위내의 값을 취하는 전형적인 쇼트키 장벽 장치이다. 측정된Voc와 Jsc의 값은 P-I-N 장치를 형성하기 위해 p-형층을 갖는 장치에 따라 변화하는 것보다 훨씬 덜 변화한다.
전형적인 P-I-N 장치를 외부 역바이어스 Voc를 공급해서 전형적인 P-I-N 장치에 약 800mV 범위로 증가시킨다. 상기 공정은 Jsc를 거의 직선적으로 증가시키는 효과와 P-I-N 장치에 충분한 정도의 장치성능을 갖는다. 바이어스는 차례로 분리되는 P-I-N 장치와의 비교용도를 제공하기 위해 p-형 전도층대신에 사용되고, 침전 I-형층의 질을 평가한다. 상기 바이어스 전압의 효과는 종좌표에 관련된 것을 변화시킨다. 하지만 기판상의 위치에 관련된 값은 변화시키지 않는다.
제4도와 제5도에는 0.3AM1 조도하에서 이와 같이 장치에 대한 플라즈마의 관련 위치에 대한 함수가 도시되어 있다. 분할되지 않은 셀에는 0.429의 바이어스 전압이 사용되고, 분할된 셀에는 0.490의 바이어스전압이 사용된다. 전기적으로 분할된 전도층을 갖는 장치에서의 Voc와 Jsc가 전기적으로 분할되지 않은 전도층을 갖는 장치보다도 휠씬 균등한 위치를 갖는다.
분리선간의 세그멘트(Ls)의 최대폭은
Figure kpo00001
V/Xs 이하의 값으로 나타내지는데, 여기서
Figure kpo00002
V는 관련 플라즈마포텐셜의 최대허용차이고, Xs는 양광주의 축을 따른 플라즈마 포텐셜 변화도이다. 본 발명자는 방전의 양광주에서 절연기판위의 전기 전도층상에 퇴적되는 비결정질 실리콘 층들의 측정 값으로,
Figure kpo00003
V가 15U이하로 취한 경우에 대해 광전지 특성을 얻을 수 있다는 것을 알아냈다.
프란시스가 논의한 것처럼 Xs는 개스종류, 압력 및 챔버기학학 등에 의해 변화되고, 상기 Xs값은 컬럼내의 고정위치에 위치된 다른 전극에 연관해서 이동식 전자 프로브를 프라즈마의 양광주에 삽입시키고 양광주길이에 따른 포텐셜을 측정해서 실험적으로 결정될 수 있다. 상기 Xs는 폭이 7.5cm 간격이 3.6cm인 2개의 기판 사이에서 그것의 길이를 따라 한정된 방정이 일어날때 지름이 l0cm이고 길이가 약 1.2m인 챔버에서 압력이 0.145인 SiH4에 대해 약 3.9V/m값을 갖는다. 상기 값은 Ls가 3.85cm 이하의 갖도록 한다. 전형적으로 Ls는 0.25 내지 1.5cm범위의 값을 취하고 양호하게는 약 0.5cm가 좋다.
플라즈마 포텐셜 경도는 플라즈마 비동질성 때문에 양광주 축에 수직방향으로 존재할 수도 있다. 상기와 같은 경도가 존재하는 경우에, 상기에서 기술된 원리를 상기 방향에 동일하게 적용할 수 있다. 이 경우에는 분리선에 수직방향으로 세그멘트를 재차 분리해서 부-세그멘트로 분할하는 것이 유용하며, 상기 부 분리선간의 폭(Lss)이 △V/Xss 이하의 값을 취하도록 한다. 상기식에서 Xss는 양광주의 축과 전기 전도층면에 수직인 방향에서의 플라즈마 포텐셜 경도이다.
경도가
Figure kpo00004
V는 양광주의 축과 평행하는 경우에서 언급한 바와 같은 값을 취하고, Xss는 기설정 구성의 챔버와 챔버내의 개스에 따라 실험적으로 결정된다.

Claims (10)

  1. 절연기판표면위에 전기전도층을 조성하는 단계와 ; 상기 전기전도층의 평면이 실질적으로 양의 컬럼의 축선에 평행하도록 플라즈마 반응기의 챔버내에 기판을 위치설정 하는 단계를 포함하여, 클로우 방전하는 양의 컬럼의 개스로 비결정 반도체 물질층을 조성하는 방법에 있어서, 상기 전기전도층을 분할부를 가진 복수의 전기절연 세그멘트로 세분하는 단계와 ; 상기 전기전도층의 평면이 실질적으로 양의 컬럼의 축선 및상기 양의 컬럼의 축선에 실질적으로 수직인 세그멘트간의 분할부의 축선에 평행하도록 상기 챔버내에 상기 세그멘트된 전기전도층과 함께 기판을 위치 설정하는 단계를 포함하는 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  2. 제1항에 있어서, 상기 분할부간의 세그멘트 폭은 상기 양의 컬럼의 축선에 따른 플라즈마 경로로 분할된 양의 컬럼의 축선에 따라 전기전도층 상부에서 관련 플라즈마 전위의 최대 허용차 이 값 이하의 값을 갖는 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  3. 제2항에 있어서, 상기 최대 허용차는 대략 15볼트인 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  4. 제3항에 있어서, 세그멘트 폭은 대략 3.85cm 이하인 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  5. 제4항에 있어서, 세그멘트 폭은 대략 0.25 내지 1.5cm 범위내에 있는 것을 특징으로 하는 비결정반도체 물질층 조성방법.
  6. 제5항에 있어서, 세그멘트의 폭은 대략 0.5cm인 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  7. 제2항에 있어서, 상기 세그멘트의 각각을 부-세그멘트로 세분하여, 상기 부-세그멘트 사이의 부-분할부가 상기 세그멘트 사이의 분할부에 실질적으로 수직되게 하는 단계를 추가로 포함하는 것을 특징으로하는 비결정 반도체 물질층 조성방법.
  8. 제7항에 있어서, 상기 부-분할부간의 상기 부세그멘트의 폭은 양의 컬럼 축선에 수직인 플라즈마전위 경로로 분할되는 양의 컬럼의 축선에 수직인 전기전도층 상부에서 플라즈마 전위의 최대허용차이 값이하의 값을 갖는 것을 특징으로 하는 비결정 반도체 물질층 조성방법.
  9. 제2항에 있어서, 개스는 실란개스를 포함하는 것을 특징으로 하는 비결정 반도제 물질층 조성방법.
  10. 제1항에 있어서, 반응기의 나머지 부분들로부터 기판이 전기적으로 절연되도록 위치설정 시킨것을 특징으로 하는 비결정 반도체 물질층 조성방법.
KR1019840006659A 1983-10-27 1984-10-26 글로우 방전에 의한 반도체층 퇴적 방법 KR930002577B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US546047 1983-10-27
US06/546,047 US4481230A (en) 1983-10-27 1983-10-27 Method of depositing a semiconductor layer from a glow discharge

Publications (2)

Publication Number Publication Date
KR850003062A KR850003062A (ko) 1985-05-28
KR930002577B1 true KR930002577B1 (ko) 1993-04-03

Family

ID=24178640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006659A KR930002577B1 (ko) 1983-10-27 1984-10-26 글로우 방전에 의한 반도체층 퇴적 방법

Country Status (4)

Country Link
US (1) US4481230A (ko)
JP (1) JPS60111419A (ko)
KR (1) KR930002577B1 (ko)
GB (1) GB2148947B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066422A (ja) * 1983-09-21 1985-04-16 Kanegafuchi Chem Ind Co Ltd 半導体製造法
US6784033B1 (en) 1984-02-15 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of an insulated gate field effect semiconductor device
US6786997B1 (en) 1984-11-26 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus
JPH0752718B2 (ja) 1984-11-26 1995-06-05 株式会社半導体エネルギー研究所 薄膜形成方法
JPS61198685A (ja) * 1985-02-27 1986-09-03 Kanegafuchi Chem Ind Co Ltd 半導体装置の製法
GB8927377D0 (en) * 1989-12-04 1990-01-31 Univ Edinburgh Improvements in and relating to amperometric assays
CN1135635C (zh) * 1994-03-25 2004-01-21 阿莫科/恩龙太阳公司 增强光电器件和电子器件的光和电特性的等离子淀积工艺
US6320261B1 (en) 1998-04-21 2001-11-20 Micron Technology, Inc. High aspect ratio metallization structures for shallow junction devices, and methods of forming the same
US6121134A (en) 1998-04-21 2000-09-19 Micron Technology, Inc. High aspect ratio metallization structures and processes for fabricating the same
US6077722A (en) * 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US20030044539A1 (en) * 2001-02-06 2003-03-06 Oswald Robert S. Process for producing photovoltaic devices
US7799612B2 (en) * 2007-06-25 2010-09-21 Spansion Llc Process applying die attach film to singulated die
JPWO2009020073A1 (ja) * 2007-08-06 2010-11-04 シャープ株式会社 薄膜光電変換モジュールの製造方法および製造装置
CN108447800B (zh) * 2018-01-31 2019-12-10 北京铂阳顶荣光伏科技有限公司 薄膜电池的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4064521A (en) * 1975-07-28 1977-12-20 Rca Corporation Semiconductor device having a body of amorphous silicon
US4315096A (en) * 1980-07-25 1982-02-09 Eastman Kodak Company Integrated array of photovoltaic cells having minimized shorting losses
JPS5952835A (ja) * 1982-09-20 1984-03-27 Semiconductor Energy Lab Co Ltd プラズマ気相反応装置
JPS5996778A (ja) * 1982-11-24 1984-06-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法

Also Published As

Publication number Publication date
GB2148947A (en) 1985-06-05
JPH0533526B2 (ko) 1993-05-19
JPS60111419A (ja) 1985-06-17
GB8426764D0 (en) 1984-11-28
GB2148947B (en) 1987-02-04
US4481230A (en) 1984-11-06
KR850003062A (ko) 1985-05-28

Similar Documents

Publication Publication Date Title
KR930002577B1 (ko) 글로우 방전에 의한 반도체층 퇴적 방법
KR100269929B1 (ko) 박막 제조방법 및 증착장치
US6858308B2 (en) Semiconductor element, and method of forming silicon-based film
US4873118A (en) Oxygen glow treating of ZnO electrode for thin film silicon solar cell
KR101057208B1 (ko) 실리콘계 박막 광전 변환 장치, 그 제조 방법 및 그 제조장치
JPH0566752B2 (ko)
US20100024872A1 (en) Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus
EP0032788A1 (en) Method for depositing coatings in a glow discharge
EP0002383A1 (en) Method and apparatus for depositing semiconductor and other films
KR100259237B1 (ko) 반도체 박막 형성 방법 및 장치, 및 광기전력 소자 형성 방법및 장치
US6737123B2 (en) Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system
EP0181113A2 (en) Improved boron doped semiconductor materials and method for producing
US6482668B2 (en) Process for producing photovoltaic device
JP2002520877A (ja) 半導体とその他の薄膜の視準スパッタリング
JPH0572756B2 (ko)
US5049523A (en) Method of forming semiconducting materials and barriers
JP2000273617A (ja) 透明導電膜の製造方法
Long et al. Doped microcrystalline silicon layers for solar cells by 13.56 MHz plasma-enhanced chemical vapour deposition
JP3690772B2 (ja) 光起電力素子の形成装置及び形成方法
JP3679494B2 (ja) 非単結晶半導体薄膜の形成装置および方法
US20100116334A1 (en) Vhf energized plasma deposition process for the preparation of thin film materials
JP3683999B2 (ja) 非単結晶半導体薄膜の形成方法および形成装置
KR100419383B1 (ko) 피-아이-엔(p-i-n) 비정질 실리콘 태양전지의 제조방법
JP3403039B2 (ja) プラズマｃｖｄ法による薄膜半導体の作製装置及び作製方法
JPS6258675B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980303

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee