JPS641958Y2 - - Google Patents

Info

Publication number
JPS641958Y2
JPS641958Y2 JP12811885U JP12811885U JPS641958Y2 JP S641958 Y2 JPS641958 Y2 JP S641958Y2 JP 12811885 U JP12811885 U JP 12811885U JP 12811885 U JP12811885 U JP 12811885U JP S641958 Y2 JPS641958 Y2 JP S641958Y2
Authority
JP
Japan
Prior art keywords
discharge electrode
electrode plate
electrode plates
plasma
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP12811885U
Other languages
English (en)
Other versions
JPS6237083U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP12811885U priority Critical patent/JPS641958Y2/ja
Publication of JPS6237083U publication Critical patent/JPS6237083U/ja
Application granted granted Critical
Publication of JPS641958Y2 publication Critical patent/JPS641958Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は高周波電圧により発生されたグロー
放電プラズマを利用して基板の表面にたとえばア
モルフアスシリコン薄膜を形成するプラズマ
CVD装置、特にその電極部に関する。
〔従来の技術〕
プラズマCVD装置は、たとえば太陽電池を構
成するシリコン半導体の製造において平滑に仕上
げられた平面基板の表面に3μm程度のアモルフア
スシリコンの薄膜層を形成するのに使用されてい
る。この種のプラズマCVD装置の1例について
説明すると、第6図の模式説明図に示すように、
直径が600mm程度の円筒状の真空チヤンバ1の内
方空間に、20〜50mm程度の間隔を保つて互いに平
行に対向配設された一対の電極板2,2′のうち、
高周波電源3とマツチング回路4を介して接続さ
れる電極板2は放電電極板をなし、残りの電極板
2′はアースに接続され、その表面に所定の温度
に加熱するようにされた被成膜基板5が装着され
る基板電極板をなし、これら両電極板2,2′間
に高周波電圧を印加することによつてグロー放電
を生じさせるようにされている。
さらに真空チヤンバ1の、電極板2,2′とは
直角をなす内壁面には、反応ガス供給系6からの
反応ガスの導入部7および反応ガス排気系8に接
続された反応ガスの導出部9が互いに対向するよ
うに設けられ、真空チヤンバ1はその内部空間を
10-5Torr程度の真空状態にする高真空排気系1
0と10-1Torr程度の真空状態にする前記した反
応ガス排気系8とにバルブを介して切替的に接続
されるようになつている。そして前記した高周波
電源3よりマツチング回路4を経て放電電極板2
に高周波電流を導入するには、真空チヤンバ1の
側板に設けられた貫通孔から真空シールならびに
電気絶縁のための処理がなされて真空チヤンバ1
内に突出させて取り付けられた導入端子を介して
なされ、この導入端子の端面に放電電極板2が固
定されているとともに、この電極板2の裏面側に
図示されていないが電気絶縁板を介してアース用
シールド板が取り付けられている。
このような従来のプラズマCVD装置によつて
基板5にたとえばアモルフアスシリコンの薄膜を
付着させるには、基板5を基板電極板2′にセツ
トし、真空チヤンバ1を密閉し、高真空排気系1
0により真空チヤンバ1内の排気を行ない、
10-5Torr程度の真空にする。この間に基板5を
400℃程度に加熱する。そしてこの基板5にアモ
ルフアスシリコンを析出させるための反応ガス、
すなわちSiH4,PH3およびB2H5を反応ガス供給
系6でそれぞれ所定の流量で混合させ、反応ガス
導入部7により真空チヤンバ1内に送り込む。こ
の直前に高真空排気系10の作動を停止し、反応
ガス導出部9より反応ガス排気系8で排気を行な
い、この排気速度を調整することによつて反応ガ
スの分圧をたとえば0.1〜10Torrに保つようにす
る。ついで前記導入端子から高周波電流を導入
し、電極板2,2′間に高周波電圧を印加すると、
電極板2,2′間にグロー放電が生じ、その陽光
柱すなわちプラズマに基板5がさらされる。その
結果プラズマ領域において反応を促進させられた
前記反応ガスは前記の通り加熱された基板5の表
面にアモルフアスシリコンを密着性のよい緻密な
析出層として形成することになる。一方余分な生
成物はガス状および微粉状となつていずれも反応
ガス導出部9から反応ガス排気系8によつて真空
チヤンバ1外へ排出される。
〔考案が解決しようとする問題点〕
太陽電池の製造工程においては、できるだけ広
い基板5の表面に、物性値をばらつかせずアモル
フアスシリコンの薄膜を形成することが要求され
る。しかし従来のプラズマCVD装置においては、
放電電極板2は、それを第6図中の矢印方向から
見た第7図に示すように外径寸法が200〜250mm×
400〜450mm程度の大きさであつて、プラズマ密度
分布が中心Cpで高く周辺にいくにしたがつて低下
する傾向を有しており、このようなプラズマ密度
分布と析出成膜の膜厚分布、ならびに膜質分布と
の間には明らかな相関が認められる。換言すれば
従来の装置においては、プラズマの密度分布を自
由に制御することができず、たとえば成膜の物性
値(アモルフアスシリコンでは光電変換効率がそ
の1例)の差異が基板5ならびにそれに対応する
放電電極板2が大面積になるほど顕著になる。
したがつて従来の装置においては、プラズマの
密度分布を制御するため、プラズマの密度分布に
影響する反応ガスの分圧、印加電力、電極板間距
離等のパラメータを一定範囲内において調整した
試行錯誤式のテストランによつてそれぞれの適値
が得られてはいるが、これらのパラメータによる
プラズマ密度の空間分布の制御は可変範囲に制約
を受け、良質な成膜を大面積にわたつて形成する
ことができないという問題がある。
この考案は、前記した現状に鑑み、プラズマ密
度の制御を積極的に行なうことができ、このこと
によつて良質な成膜を大面積にわたつて形成し得
るプラズマCVD装置の電極部を提供することを
目的とする。
〔問題点を解決するための手段〕
この考案は前記した課題を解決するための技術
的手段として、プラズマCVD装置、特にその電
極部をつぎのように構成した。すなわち、真空チ
ヤンバ内方空間に、高周波電源にマツチング回路
を介して接続される放電電極板とアース電極板と
を互いに対向させて配設してなるプラズマCVD
装置において、前記放電電極板を複数の放電電極
板に分割して形成し、それら分割された、各放電
電極板をその全体の中心において互いに直交する
2軸のそれぞれに対して対称位置に配置し、かつ
分割された各放電電極板間を電気絶縁帯条部材で
電気的に遮断するとともに、分割された各放電電
極板をそれぞれ別々のマツチング回路を介して同
一の、もしくは別々の高周波電源に接続すること
によつて構成されている。
〔作用〕
この考案にかかるプラズマCVD装置は以上の
ように構成されているので、個々の放電電極板に
導入する高周波電力を別々のマツチング回路によ
つてコントロールし、プラズマの分布を自由に調
整することができる。
〔実施例〕
以下、この考案の実施例について図面を参照し
ながら説明する。第1図は、この考案の1実施例
の構成を示す模式説明図である。
この考案のプラズマCVD装置が従来のものと
相違する点は、放電電極板2が、それを矢印方向
にみた正面図である第2図に示すように、複数
(この例では3個)の放電電極板P,Q,Rに分
割して形成され、これらの分割された各放電電極
板P,Q,Rが全体の放電電極板の中心Oにおい
て互いに直交するX軸およびY軸のそれぞれに対
して対称位置に配置され、かつ分割された各放電
電極板P,Q,R間をたとえばセラミツクからな
る電気絶縁帯条部材11で電気的に遮断されてい
ること、さらには、これら分割され、互いに電気
的に遮断されている各放電電極板P,Q,Rが少
なくともパリコン12を有する別々のマツチング
回路4′を介して高周波電源3にそれぞれ接続さ
れていることであり、その他の点においては従来
のものと同様に構成されているので、基板電極板
2′については説明を省略する。また電極部以外
のプラズマCVD装置の構成部材については従来
の装置と同じ部材には同じ符号を付し、説明は省
略する。
第2図に示した放電電極板2は、一辺の長さが
400〜450mm程度の正方形をなしており、この放電
電極板2と平行に対向配設されたアース電極板
2′の、その対向面側に300〜350mm程度の大きさ
の基板5が取り付けられる。そして上のように分
割された各放電電極板P,Q,Rのそれぞれ面積
の比率は、前記した成膜に影響するパラメータを
どのように設定するかによつて一概には決定でき
ないが、電極板の電力密度すなわち印加高周波電
力/放電電極板の面積の値が中央部の電極Rにお
いては、周辺部の電極板Pにおけるよりも低くな
るようにされている。
したがつてこの装置においては、個々の放電電
極板P,Q,Rに導入する高周波電力を少なくと
もパリコン12を有する別々のマツチング回路4
によつてコントロールし、プラズマの分布を自由
に調整することができる。高周波電力はたとえば
パリコン12によつて0〜200PFの間でコントロ
ールされる。
第5図は個々の放電電極板P,Q,Rを別々の
マツチング回路4を介して別の高周波電源3にそ
れぞれ接続するようにした別々の実施例である。
このようにすれば設備費はかさむが、電力のコン
トロールの自由度がますので、基板5への成膜の
生産性を高めるための放電電極板2の大形化に対
して膜質分布を一定にする対応がより効果的に行
ない得る。たとえば第2図の場合の具体的な実施
例について説明する。
電極板Pの外方寸法を400mm□とし内方孔寸法
を280mm□とする。また電極板Qの外方寸法を260
mm□としその内方孔寸法を120mm□とする。そし
て最内方の電極板Rの外方寸法を100□とする。
この具体的実施例では電気絶縁帯条部材11の
幅は10mmであるが、各電極板P,Q,Rの面積比
は8.2:5.3:1となる。
電極密板Iは電極面積に比例するが、電力(電
圧)をV、抵抗をZとするとI=V/Zの関係にあ る。一方抵抗ZはコンダクタンスCの逆数であ
り、結論的にはバリコン12によるコンダクタン
ス値Cの調整は電極面積に比例すべく設定すれば
よいから、各電極板P,Q,Rへのバリコン12
の調整値は、上記実施例の場合P:Q:R=
20PF:106PF:164PFである。
このように調整してCVD装置を作動させたと
ころ基板5に均一な被膜が作成できた。
なお円板状の基板5に成膜する場合、放電電極
板2、基板用アース電極板2′には円板状のもの
が用いられるが、この場合、放電電極板2は第3
図に示した正面図に見られるように400〜450mm程
度の大きさで電気絶縁帯条部材11が放電電極板
全体の中心Oの同心円として配設され放電電極板
P,Q,Rが前記中心Oを通るX,Y2軸のそれ
ぞれに対して対称位置に、換言すれば互いに同心
的に配置するようにすればよい。
また第4図に示すように放電電極板P,Q,R
を、前記X,Y2軸のそれぞれに対して対称位置
に配置するようにしてもよい。
第2図、第3図および第4図にそれぞれ示した
各分割放電電極板P,Q,Rの配置は、中心Oに
対して、点対称とされているが、これはプラズマ
の密度分布を均一にするのに効果的である。しか
し、真空チヤンバ1の大きさ、形状などの制約か
ら点対称の分割配置がとりがたい場合は線対称配
置が好ましい。
また前記した各分割放電電極板P,Q,Rはい
ずれも同一平面内に位置するものとして説明して
きたが、たとえば放電電極板Rに対して放電電極
板Qが若干量突出し、また放電電極板Qに対して
放電電極板Pがさらに若干量突出するように立体
配置を加味するようにしてもよい。
〔効果〕 この考案にかかるプラズマCVD装置において
は、放電電極板全体の中心を通り、互いに直交す
る2軸のそれぞれに対して対称位置に、互いに電
気的に絶縁された分割放電電極板が配置され、か
つこれら個々の放電電極板へ導入する高周波電力
を別々にコントロールし、プラズマの分布を自由
に調整することができるようにされているので、
基板への成膜の生産性を高めるための電極板の大
形化に対しても膜質分布を一定にしながら効果的
に対処することができる。
【図面の簡単な説明】
第1図はこの考案の1実施例であるプラズマ
CVD装置の構成を示す模式説明図、第2図、第
3図および第4図はこの装置の放電電極板の分割
配置パターンの3種を示した正面図、第5図は分
割各電極板が別々のマツチング回路を介して別々
の高周波電源にそれぞれ接続されている状態を示
した回路図、第6図は従来の装置の模式説明図、
第7図は従来の装置における放電電極板の形状パ
ターンを示した正面図である。 1……真空チヤンバ、2……放電電極板、2′
……アース電極板、3……高周波電源、4,4′
……マツチング回路、5……基板、11……電気
絶縁帯条部材、12……バリコン、P,Q,R…
…分割放電電極板。

Claims (1)

    【実用新案登録請求の範囲】
  1. 真空チヤンバの内方空間に、高周波電源にマツ
    チング回路を介して接続される放電電極板とアー
    ス電極板とを互いに対向させて配設してなるプラ
    ズマCVD装置において、前記放電電極板を複数
    の放電電極板に分割して形成し、それら分割され
    た各放電電極板をこれら放電電極板全体の中心に
    おいて互いに直交する2軸のそれぞれに対して対
    称位置に配置し、かつ分割された各放電電極板間
    を電気絶縁帯条部材で電気的に遮断するととも
    に、分割された各放電電極板をそれぞれ別々のマ
    ツチング回路を介して同一の、もしくは別々の高
    周波電源に接続したことを特徴とするプラズマ
    CVD装置。
JP12811885U 1985-08-21 1985-08-21 Expired JPS641958Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12811885U JPS641958Y2 (ja) 1985-08-21 1985-08-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12811885U JPS641958Y2 (ja) 1985-08-21 1985-08-21

Publications (2)

Publication Number Publication Date
JPS6237083U JPS6237083U (ja) 1987-03-05
JPS641958Y2 true JPS641958Y2 (ja) 1989-01-18

Family

ID=31023499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12811885U Expired JPS641958Y2 (ja) 1985-08-21 1985-08-21

Country Status (1)

Country Link
JP (1) JPS641958Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581813B2 (ja) * 1999-12-14 2004-10-27 シャープ株式会社 薄膜製造方法並びに薄膜太陽電池の製造方法
JP2009231247A (ja) * 2008-03-25 2009-10-08 Tokyo Electron Ltd プラズマ処理装置及び高周波電力の供給方法

Also Published As

Publication number Publication date
JPS6237083U (ja) 1987-03-05

Similar Documents

Publication Publication Date Title
JP3119693B2 (ja) 半導体基板の製造方法及びその装置
JPH0860355A (ja) 処理装置
US20010037770A1 (en) Plasma processing apparatus and processing method
JPH0864540A (ja) 薄膜形成方法及び装置
KR101197020B1 (ko) 균일한 플라즈마 방전을 위한 기판처리장치 및 이를이용하여 플라즈마 방전세기를 조절하는 방법
JPS641958Y2 (ja)
JP2978974B2 (ja) プラズマ処理装置
JPH05283343A (ja) プラズマcvd装置
TW202245006A (zh) 在低溫度下含矽膜的電漿增強的沉積
JPH04157164A (ja) プラズマ処理装置
JPS6277479A (ja) プラズマcvd法による薄膜形成方法
JPH0649936B2 (ja) バイアススパツタリング装置
JPH0454Y2 (ja)
US4869976A (en) Process for preparing semiconductor layer
JPS618914A (ja) グロ−放電型成膜装置
JP2848755B2 (ja) プラズマcvd装置
JP3222620B2 (ja) 放電処理装置
JP2002220662A (ja) スパッタリング装置
JP2001059179A (ja) プラズマcvd装置
JPS6115321A (ja) 成膜方法
JP2000178749A (ja) プラズマcvd装置
JPH05102036A (ja) スパツタ装置
US20200219729A1 (en) Reactive Ion Etching Apparatus
JPS634066A (ja) バイアススパツタ装置
JPH06120153A (ja) 成膜装置