JP4833383B2 - 窒化物系半導体発光素子およびその製造方法 - Google Patents

窒化物系半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4833383B2
JP4833383B2 JP2011526158A JP2011526158A JP4833383B2 JP 4833383 B2 JP4833383 B2 JP 4833383B2 JP 2011526158 A JP2011526158 A JP 2011526158A JP 2011526158 A JP2011526158 A JP 2011526158A JP 4833383 B2 JP4833383 B2 JP 4833383B2
Authority
JP
Japan
Prior art keywords
layer
type
nitride semiconductor
semiconductor layer
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011526158A
Other languages
English (en)
Other versions
JPWO2011083551A1 (ja
Inventor
彰 井上
順子 岩永
亮 加藤
正樹 藤金
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011526158A priority Critical patent/JP4833383B2/ja
Application granted granted Critical
Publication of JP4833383B2 publication Critical patent/JP4833383B2/ja
Publication of JPWO2011083551A1 publication Critical patent/JPWO2011083551A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、m面を主面とするn型GaN基板(またはGaN層)上に作成された窒化物系半導体素子およびその製造方法に関する。特に、本発明は、紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のGaN系半導体発光素子に関する。
V族元素として窒素(N)を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、III族元素としてGaを含む窒化ガリウム系化合物半導体(GaN系半導体:AlxGayInzN(0≦x,y,z≦1、x+y+z=1)の研究は盛んに行われ、青色発光ダイオード(LED)、緑色LED、ならびに、GaN系半導体を材料とする半導体レーザも実用化されている。
GaN系半導体は、ウルツ鉱型結晶構造を有している。図1は、GaNの単位格子を模式的に示している。AlxGayInzN(0≦x,y,z≦1、x+y+z=1)半導体の結晶では、図1に示すGaの一部がAlおよび/またはInに置換され得る。
図2は、ウルツ鉱型結晶構造の面を4指数表記(六方晶指数)で表すために一般的に用いられている4つの基本ベクトルa1、a2、a3、cを示している。基本ベクトルcは、[0001]方向に延びており、この方向は「c軸」と呼ばれる。c軸に垂直な面(plane)は「c面」または「(0001)面」と呼ばれている。さらに、GaなどのIII族元素で終端されている面は「+c面」または「(0001)面」と呼ばれ、窒素などのV族元素で終端されている面は「−c面」または「(000−1)面」と呼ばれ、区別される。なお、「c軸」および「c面」は、それぞれ、「C軸」および「C面」と表記される場合もある。
GaN系半導体を用いて半導体素子を作製する場合、GaN系半導体結晶を成長させる基板として、c面基板すなわち(0001)面を表面に有する基板が使用される。しかしながら、c面においてはGa原子と窒素原子が同一原子面上に存在しないため、分極(Electrical Polarization)が形成される。このため、「c面」は「極性面」とも呼ばれている。分極の結果、活性層におけるInGaNの量子井戸にはc軸方向に沿ってピエゾ電界が発生する。このようなピエゾ電界が活性層に発生すると、活性層内における電子およびホールの分布に位置ずれが生じるため、キャリアの量子閉じ込めシュタルク効果により、内部量子効率が低下し、半導体レーザであれば、しきい値電流の増大が引き起こされ、LEDであれば、消費電力の増大や発光効率の低下が引き起こされる。また、注入キャリア密度の上昇と共にピエゾ電界のスクリーニングが起こり、発光波長の変化も生じる。
そこで、これらの課題を解決するため、非極性面、例えば[10−10]方向に垂直な、m面と呼ばれる(10−10)面を表面に有する基板(m面GaN系基板)を使用することが検討されている。ここで、ミラー指数を表すカッコ内の数字の左に付された「−」は、「バー」を意味する。m面は、図2に示されるように、c軸(基本ベクトルc)に平行な面であり、c面と直交している。m面においてはGa原子と窒素原子は同一原子面上に存在するため、m面に垂直な方向に自発分極は発生しない。その結果、m面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界も発生しないため、上記課題を解決することができる。なお、m面は、(10−10)面、(−1010)面、(1−100)面、(−1100)面、(01−10)面、(0−110)面の総称である。
なお、本明細書では、六方晶ウルツ鉱構造のX面(X=c、m)に垂直な方向にエピタキシャル成長が生じることを「X面成長」と表現する。X面成長において、X面を「成長面」と称し、X面成長によって形成された半導体の層を「X面半導体層」と称する。
窒化物半導体を用いた発光素子は、c面およびm面のいずれを主面に用いる場合も、同一の結晶成長面側にp側電極およびn側電極を配置させるタイプ(横型タイプ)と、窒化物半導体層を挟み込むように上下にp側電極およびn側電極を配置させるタイプ(縦型タイプ)との2つに分類できる。横型タイプは、p型窒化物半導体層側から光を取り出す横型フェイスアップタイプと、n型窒化物半導体層側から光を取り出す横型フェイスダウンタイプに、さらに分類される。
横型タイプの場合、p側電極およびn側電極が横方向に大きく離れているために、p側電極とn側電極とが最も近接する部分に電流が集中し、活性層への均一な電流注入が難しい。この電界集中によって、発光素子の耐圧が低くなるという課題もある。
一方、縦型タイプは張り合わせタイプとも呼ばれる。縦型タイプの窒化物系半導体発光素子では、p型窒化物半導体層側が導電性基板に張り合わされた状態で、n型窒化物半導体層側から光が取り出される。縦型タイプの場合、n側電極が光の遮蔽物となるため、n側電極をできるだけ小さく形成する必要がある。n型窒化物半導体層では、n側電極と接する位置に局所的に電子が注入されるため、n型窒化物半導体層で電子が十分に拡散しなければ、活性層への均一な電流注入が難しい。活性層への均一な電流注入を実現するために、n側電極として透明な電極を用いた構造も実用化されている。しかしながら、この構造では、透明電極で光の吸収が起こるという別の課題が生じてしまう。
以上のように、横型タイプ、縦型タイプのいずれの構造でも、n型窒化物半導体層において横方向に十分に電子を拡散しなければ、電流電圧特性が劣化する(動作電圧が高くなる)という課題があった。
通常、横方向に電子を拡散させるためには、n型窒化物半導体層のドナー不純物濃度を高めればよい。しかしながら、従来のc面上に形成されたn型窒化物半導体層において、不純物濃度を1×1019cm-3を超えるような高い値にすると、結晶性が劣化するという問題があった(例えば、特許文献1参照)。そのため、実用化されている窒化物系半導体発光素子では、n型窒化物半導体層の不純物濃度は5×1018cm-3以下であることがほとんどである。
特許文献2は、低い順方向電圧(Vf)および高い発光出力を実現するために、n型窒化物半導体層として、不純物濃度が異なるn型GaNの多層膜層を含む構造を提案している。特許文献2には、c面のサファイア基板を用いることが記載されているため、n型窒化物半導体層の主面もc面であると考えられる。
図3は、特許文献2に開示された従来の窒化物系半導体発光素子を示す断面図である。図3に示す窒化物系半導体発光素子では、基板101上に、バッファ層102、下地n型GaN層103、n型コンタクト層104、活性層105、p型クラッド層106、p型コンタクト層107が配置されている。n型コンタクト層104に接するようにn側パッド電極109が配置されている。p型コンタクト層107に接するように透光性電極108が、透光性電極108に接するようにp側パッド電極110が配置されている。n型コンタクト層104と活性層105との間には、活性層105に接するように多層膜窒化物半導体層111が配置されている。多層膜窒化物半導体層111は、第1窒化物半導体層111aと第2窒化物半導体層111bとからなる積層構造が2以上繰り返された多層膜である。第1窒化物半導体層111aはn型不純物を含む層であり、第2窒化物半導体層111bは第1窒化物半導体層111aよりも少ない濃度でn型不純物を含む層またはアンドープ層である。特許文献2には、低い順方向電圧(Vf)を維持しつつ、発光出力を向上させることができることが開示されている。特許文献2では、発光出力が向上する理由の詳細は明らかではないが、活性層に注入されるキャリアの効率が上がるためと推測されている。
特許文献3は、高いドーピング濃度で、かつ結晶性の高いn型窒化物半導体層を提供するために、1×1019cm-3を超えるドーピング濃度を有するn型GaN層と、厚さ30nm以上のドーピングされていないGaN層とを複数含む積層構造を提案している。特許文献3には、n型窒化物半導体層の主面の面方位についてなんら言及されていない。
図4は、特許文献3に開示された従来の窒化物系半導体発光素子を示す断面図である。図4に示す窒化物系半導体発光素子では、基板201上に、バッファ層202、n型窒化物半導体層203、活性層204、p型窒化物半導体層205が配置されている。n型窒化物半導体層203に接するようにn側電極208が、p型窒化物半導体層205に接するようにp側電極206が、p側電極206上にはp側ボンディングパッド207が配置されている。n型窒化物半導体層203は、n型GaN層203aとun−GaN層203bとが複数配置された積層構造を含む。特許文献3の構成によると、厚さ30nm以上のドーピングされていないGaN層を複数設けることで、高い不純物濃度によって劣化したn型半導体層の結晶性を回復することができる。
また、特許文献4は、「高濃度ドープ層」を開示しているが、n型GaN基板については言及していないし、n型GaN基板の上に接触して形成された電流拡散層と、その上に形成される半導体積層構造との結晶性についても、何ら言及していない。
米国特許第5733796号 特開2007−221056号 特開2009−088506号 特開2005-217406号 特開2008−270805号 特許第4375497号
特許文献2および3に記載の半導体積層構造を用いた構成では、各層の厚さおよび不純物濃度を正確に制御する必要があり、製造管理が困難になるという新たな課題が生じる。
また、c面を主面とするGaN基板と比較して、m面を主面とするn型GaN基板は、n型不純物濃度を高くするのが困難であるという性質を有する。したがって、m面を主面とするn型GaN基板を用いた場合、GaN基板部分での横方向の電子の拡散がより起こりにくくなり、電流電圧特性が劣化するという課題は、より深刻化する。
本発明は前記課題を解決するためになされたものであり、その主な目的は、n型半導体層の結晶性を損なうことなく、活性層への均一な電流注入を実現することができる半導体発光素子を提供することにある。
本発明の窒化物系半導体発光素子は、m面を主面とするn型GaN基板と、前記n型GaN基板の上に接触して形成された電流拡散層と、前記電流拡散層の上に形成されたn型窒化物半導体層と、前記n型窒化物半導体層の上に形成された活性層と、前記活性層の上に形成されたp型窒化物半導体層と、前記p型窒化物半導体層に接するように形成されたp側電極と、前記n型GaN基板または前記n型窒化物半導体層に接するように形成されたn側電極とを備える窒化物系半導体発光素子であって、前記n型窒化物半導体層のドナー不純物濃度が5×1018cm-3以下であり、かつ、前記電流拡散層のドナー不純物濃度が、前記n型窒化物半導体層のドナー不純物濃度の10倍以上である。
ある実施形態において、前記電流拡散層のドナー不純物濃度が、n型GaN基板のドナー不純物濃度の10倍以上である。
ある実施形態において、前記電流拡散層のドナー不純物濃度は、5×1018cm-3以上5×1019cm-3以下である。
ある実施形態において、前記n型GaN基板のドナー不純物濃度が、5×1018cm-3以下である。
ある実施形態において、前記電流拡散層の厚さが25nm以上2μm以下である。
ある実施形態において、前記電流拡散層のドナー不純物は、シリコンである。
ある実施形態において、前記電流拡散層のドナー不純物として、さらに、酸素がドーピングされている。
ある実施形態において、前記電流拡散層のドナー不純物濃度は、1×1019cm-3以上である。
ある実施形態において、前記電流拡散層、前記n型窒化物半導体層、前記活性層、前記p型窒化物半導体層からなる半導体積層構造の一部には凹部が形成され、前記凹部の側面には、前記p型窒化物半導体層および前記活性層が露出し、前記凹部の上面には前記n型窒化物半導体層が露出し、前記n型窒化物半導体層の上に前記n側電極が設けられている。
ある実施形態において、前記n型GaN基板において前記電流拡散層と接する面と対向する面上に前記n側電極が設けられている。
ある実施形態において、前記電流拡散層の厚さが25nm以上400nm以下である。
本発明の他の窒化物系半導体発光素子は、n型GaN基板と、前記n型GaN基板の上に接触して形成された電流拡散層と、前記電流拡散層上に配置されたn型窒化物半導体層と、前記n型窒化物半導体層上の活性層と、前記活性層上のp型窒化物半導体層と、前記p型窒化物半導体層に接するように形成されたp側電極と、前記n型GaN基板または前記n型窒化物半導体層に接するように形成されたn側電極とを備える窒化物系半導体発光素子であって、前記n型窒化物半導体層のドナー不純物濃度が5×1018cm-3以下であり、前記電流拡散層のドナー不純物濃度が、前記n型窒化物半導体層のドナー不純物濃度の10倍以上であり、かつ、前記n型GaN基板における主面の法線とm面の法線とが形成する角度が1°以上5°以下である。
ある実施形態において、前記n型GaN基板は、c軸方向またはa軸方向に傾斜している半導体層である。
ある実施形態において、前記電流拡散層は、原料ガスを供給しながら基板温度を上昇させることによって形成する。
本発明によると、m面を主面とするn型GaN基板とn型窒化物半導体層との間に電流拡散層を設けることにより、電流を横方向に拡散することが可能となる。これにより、n型窒化物半導体層を通じて活性層に均一に電流が注入される。よって、電流電圧特性が改善され、低い電圧においても光出力が大きく電力変換効率が高い窒化物系半導体発光素子を実現することができる。また、均一に発光する窒化物系半導体発光素子を実現することができる。
さらに、p側電極とn側電極とが最も近接する部分への電界集中が小さくなるため、耐圧特性に優れた窒化物系半導体発光素子を実現することができる。
本発明において、電流拡散層のドナー不純物濃度は、n型窒化物半導体層のドナー不純物濃度の10倍以上と高い値を示す。電流拡散層の表面がm面であることにより、表面がc面の場合と比較して、電流拡散層の不純物濃度が高くても電流拡散層の結晶性の劣化が生じにくい。そのため、電流拡散層の上に形成されるn型窒化物半導体層等の半導体層の結晶性も高く保たれる。
一般に、m面半導体層では、c面半導体層と比較して、n型不純物濃度を高くすることが困難である。しかしながら、本発明では、簡便な方法によって電流拡散層のn型不純物濃度を高めることができる。
m面から1°以上の角度で傾斜した面を主面とするGaN基板を用いた場合であっても同様の効果を奏する。
GaNの単位格子を模式的に示す斜視図である。 ウルツ鉱型結晶構造の基本ベクトルa1、a2、a3、cを示す斜視図である。 特許文献2に開示された窒化物系半導体発光素子の構造を示す断面図である。 特許文献3に記載された窒化物系半導体発光素子の構造を示す断面図である。 本発明による実施形態の窒化物系半導体発光素子31の構造を示す断面図である。 p型窒化物半導体層4側から光を取り出すフェイスアップタイプの構成を有する半導体装置の構造を示す断面図である。 n型窒化物半導体層2側から光を取り出すフェイスダウンタイプの構成を有する半導体装置の断面構造を示す。 本発明による実施形態の変形例である縦型タイプの半導体装置を示す断面図である。 シミュレーションに用いた窒化物系半導体素子の断面構造を示す。 本発明による実施形態の窒化物系半導体発光素子の電流電圧特性(シミュレーション結果)を示すグラフである。 本発明による実施形態の窒化物系半導体発光素子の光出力電圧特性(シミュレーション結果)を示すグラフである。 本発明による実施形態の窒化物系半導体発光素子の電流拡散層の膜厚と順方向電圧の関係(シミュレーション結果)を示すグラフである。 本発明による実施形態の窒化物系半導体発光素子の電流拡散層の膜厚と電力変換効率の関係(シミュレーション結果)を示すグラフである。 c面基板上に形成されたn型GaN層と、m面GaN基板上に形成されたn型GaN層のフォトルミネッセンスの測定結果を示すグラフである。 (a)は、GaN基板の結晶構造(ウルツ鉱型結晶構造)を模式的に示す図であり、(b)は、m面の法線と、+c軸方向およびa軸方向との関係を示す斜視図である。 (a)および(b)は、それぞれ、GaN基板の主面とm面との配置関係を示す断面図である。 (a)および(b)は、GaN基板1の主面とその近傍領域を模式的に示す断面図である。 実施例の窒化物系半導体発光素子におけるシリコンおよび酸素の濃度をSIMS分析によって測定した結果を示すグラフである。 実施例と比較例の窒化物系半導体発光素子の順方向電圧(Vf)を測定した結果を示すグラフである。 実施例と比較例について、窒化物系半導体発光素子の電力変換効率(WPE)を測定した結果を示すグラフである。
(実施の形態)
以下、本発明による窒化物系半導体発光素子の実施形態を、図面を参照しながら説明する。
図5は、本実施形態の窒化物系半導体発光素子31の構造を示す断面図である。窒化物系半導体発光素子31は、p側電極5およびn側電極6が同一の結晶成長面側に形成された構造(表面電極タイプ)を有する。
図5に示すように、本実施形態の窒化物系半導体発光素子31は、m面を主面とするn型GaN基板(またはGaN層)1と、n型GaN基板(またはGaN層)1の上に形成された半導体積層構造16とを備える。半導体積層構造16は、電流拡散層7と、電流拡散層7の上に形成されたn型窒化物半導体層2と、n型窒化物半導体層2の上に形成された活性領域3と、活性領域3の上に形成されたp型窒化物半導体層4とを備える。
p型窒化物半導体層4には、p側電極5が接触している。一方、n型窒化物半導体層2は、n側電極6に接触している。
本実施形態において、n型窒化物半導体層2のドナー不純物濃度は、5×1018cm-3以下である。かつ、電流拡散層7のドナー不純物濃度は、n型窒化物半導体層2のドナー不純物濃度の10倍以上である。
本実施形態では、m面を主面とするn型GaN基板(またはGaN層)1とn型窒化物半導体層2との間に電流拡散層7を設けることにより、電流を横方向に拡散することが可能となる。これにより、n型窒化物半導体層2を通じて活性層3に均一に電流が注入される。よって、電流電圧特性が改善され、低い電圧においても光出力を大きくすることができ、電力変換効率を高めることができる。また、均一な発光を実現することができる。
さらに、p側電極5とn側電極6とが最も近接する部分への電界集中が小さくなるため、耐圧特性を向上させることができる。
なお、本明細書において、「ドナー不純物濃度」とは、層全体のドナー不純物の平均濃度である。したがって、電流拡散層7において、局所的に不純物の濃度がn型窒化物半導体層2の濃度の10倍を下回る部分があったとしても、電子拡散層7の平均濃度がn型窒化物半導体層2の平均濃度の10倍以上であればよい。
ここで、「電流拡散層7の平均濃度」は、具体的には、電流拡散層7の全体に含まれるドナー不純物量(単位:atom)の合計を、電流拡散層7の体積で除することによって算出される。電流拡散層7の全体に含まれるドナー不純物量は、SIMS分析によって得ることができる。電流拡散層7の体積は、電流拡散層7の厚さと、スパッタリングされる面積とを乗ずることで得られる。ここで、電流拡散層7の厚さはSIMS分析から得られる不純物プロファイルの半値全幅(FWHM:Full Width at Half Maximum)で定義する。SIMS分析の際にスパッタリングされる面積は、SIMS分析装置の設定によって決まる。同様に、「n型窒化物半導体層2の平均濃度」は、n型窒化物半導体層2の全体に含まれるドナー不純物量(単位:atom)の合計を、n型窒化物半導体層2の体積で除することによって算出される。
本実施形態では、ドナーとしてシリコンが、n型GaN基板1、電流拡散層7、n型窒化物半導体層2に導入されている。本実施形態において、「ドナー不純物濃度」とはシリコンの濃度をいう。なお、ドナーとしては、シリコンの代わりに酸素が導入されていてもよい。この場合、「ドナー不純物濃度」とはシリコンおよび酸素を合計した濃度をいう。
図5において、半導体積層構造16のうちn側電極6が形成される領域には、n型窒化物半導体層2の一部が露出するように凹部20が形成されている。その凹部20の側面には、p型窒化物半導体層4および活性層3が露出している。凹部20の底面に露出するn型窒化物半導体層2の上に、n側電極6が設けられている。
本実施形態では、n型GaN基板1の他に、m面SiC基板、m面サファイア基板、γ−LiAlO2基板等、GaN基板以外の基板を用いてもよい。また、これらの基板の上に形成されたGaN層などの半導体層をn型GaN基板1の代わりとして用いてもよい。
また、半導体積層構造16として、GaN層を形成してもよいし、GaN層以外のAlxGayInzN層(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)層を形成してもよい。また、半導体積層構造16が、単層構造を有している必要も無く、半導体積層構造16が、組成の異なる複数の層から構成されていてもよい。
m面を主面とするn型GaN基板(またはGaN層)1による光吸収を小さくするため、m面を主面とするn型GaN基板(またはGaN層)1のドナー不純物濃度は5×1018cm-3以下にすることが好ましく、5×1017cm-3以下にすることがより好ましい。横型の発光素子をフェイスアップタイプで実装した場合(図6)、光はp型窒化物半導体層4側から取り出される。それに対して、横型の発光素子をフェイスダウンタイプで実装した場合(図7)、光はn型GaN基板(またはGaN層)1側から取り出される。したがって、n型GaN基板(またはGaN層)1のドナー不純物濃度を低減する重要性は、フェイスアップタイプよりもフェイスダウンタイプのほうが高い。また、横型の発光素子ではn型GaN基板(またはGaN層)1にあまり電流は流れないが、縦型の発光素子(図8)では、n型GaN基板(またはGaN層)1に多量の電流が流れる。したがって、縦型の発光素子では、光の吸収を抑制するという観点だけでなく、電流の拡散を促進するという観点から、n型GaN基板(またはGaN層)1のドナー不純物濃度を低くする必要がある。
n型窒化物半導体層2は、主なドナー不純物としてシリコンがドーピングされたn型GaN層である。ドナー不純物は、シリコンであることが好ましいが、シリコンに加えて、酸素がドーピングされていてもよい。n型窒化物半導体層2は、InGaN層、AlGaN層、あるいはこれらの積層構造であってもよい。n型窒化物半導体層2は、n側電極6と接触する層としても機能する。横方向に電子を拡散させるためには、n型窒化物半導体層2のドナー不純物濃度を高めればよい。しかしながら、不純物濃度を高くし過ぎると、結晶性が劣化するという問題が発生する。実際には、ドナー不純物濃度を、5×1018cm-3以下、より好ましくは5×1017cm-3以下とすることによって、結晶性を維持することができる。
電流拡散層7は、ドナー不純物が高濃度にドーピングされた、m面を主面とするn型GaN層である。電流拡散層7のドナー不純物濃度は、シミュレーション結果を用いて後に説明するように、5×1018cm-3以上に設定することが好ましく、5×1018cm-3以上5×1019cm-3以下に設定することがより好ましい。
本実施形態において重要な点は、電流拡散層7とn型窒化物半導体層2の間に、十分に大きなドナー不純物濃度差が存在していることである。電流拡散層7のドナー不純物濃度がn型窒化物半導体層2のドナー不純物濃度の10倍以上である場合、電流拡散層7の抵抗率はn型窒化物半導体層2の10分の1以下に十分に低くなる。電流拡散層7の抵抗率がn型窒化物半導体層2の抵抗率の10分の1以下であれば、n側電極6から注入された電子は、電流拡散層7において十分に広がる。そのため、p側電極5とn側電極6とが最も近づく部分へ電流が集中しにくくなる。
電流拡散層7としては、InGaN層、AlGaN層、あるいはこれらの積層構造を形成してもよい。電流拡散層7はm面を主面とするn型GaN基板(またはGaN層)1のほぼ全面を覆うように形成され、かつ、n型GaN基板(またはGaN層)1に接するように形成されていることが好ましい。
さらに、電流拡散層7の厚さは、25nm以上2μm以下に設定することが好ましい。詳細は、シミュレーション結果を用いて後述するが、電流拡散層7の厚さがこの範囲内にあることにより、結晶成長に要する時間が長くなることによる製造コストの増大を回避しつつ、十分に電流を拡散することができる。なお、半導体層の厚さが大きいほど、不純物濃度を高めることによる結晶性の劣化は顕著となる。電流拡散層7のドナー不純物濃度は、n型窒化物半導体層2のドナー不純物濃度の10倍以上に高められるため、電流拡散層7の厚さは、結晶性の劣化を防止できる程度に薄く設定することが好ましい。具体的には、電流拡散層7の厚さは、25nm以上400nm以下に設定することがさらに好ましい。
n型窒化物半導体層2の厚さは、1μm以上10μm以下であることが好ましい。n型窒化物半導体層2の厚さが1μm以上であることが好ましいのは以下の2つの理由による。
まず1つ目の理由は、製造時の加工マージンを十分に確保できる点である。すなわち、横型タイプの半導体素子の場合、n型電極6をn型窒化物半導体層2に接触させるために、図5に示すような凹部20を形成する。凹部20を形成する工程においては、p型窒化物半導体層4および活性領域3の一部を確実に除去し、n型窒化物半導体層2の一部を露出させる必要がある。この際、一般にドライエッチング法が用いられるが、n型窒化物半導体層2が1μm未満と薄すぎる場合には、ドライエッチングの条件のばらつきによってn型窒化物半導体層2が全体的に除去され、電流拡散層7が露出してしまうおそれがある。
2つ目の理由は、良好な結晶性を確保できる点である。すなわち、結晶成長の初期段階では、結晶性が不十分な半導体が成長し易いので、結晶性を良くするためには、ある程度十分な膜厚(1μm以上)を確保する必要がある。このように、n型窒化物半導体層2の厚さは1μm以上に設定することが好ましい。しかしながら、1μm以上に厚さを設定した場合、結晶性の劣化防止という観点からドナー不純物濃度を極端に高めることができない。そこで、本実施形態では、電流拡散層7を新たに設け、このドナー不純物濃度を高めることで活性層への均一な電流注入を実現した。
また、n型窒化物半導体層2の厚さが10μm以下であることにより、n型窒化物半導体層2における光吸収を抑制できる。また、n型GaN基板(またはGaN層)1およびn型窒化物半導体層2の厚さの合計は、2μm以上150μm以下であることが好ましい。この厚さを有することにより、m面を主面とするn型GaN基板(またはGaN層)1およびn型窒化物半導体層2における光吸収を抑制し、光取り出しを高めることができる。
なお、n型窒化物半導体層2の伝導性を確保し、かつn型電極6とn型窒化物半導体層2の接触抵抗を下げるためには、n型窒化物半導体層2のドナー不純物濃度は、1×1017cm-3以上であることが好ましい。同様に、n型GaN基板(またはGaN層)1の伝導性を確保するためには、n型GaN基板(またはGaN層)1のドナー不純物濃度は、1×1017cm-3以上であることが好ましい。n型窒化物半導体層2のドナー不純物濃度の下限値(1×1017cm-3)と電流拡散層7のドナー不純物濃度の上限値(5×1019cm-3)から、電流拡散層7のドナー不純物濃度は、n型窒化物半導体層2のドナー不純物濃度の500倍以下であることが導かれる。
活性層3としては、InGaN層を量子井戸とする単一量子井戸、あるいは多重量子井戸を用いることができる。活性層3における障壁層には、GaN層あるいはInGaN層を用いればよい。InGaN量子井戸層の厚さは、2nm〜30nm程度に設定すればよい。障壁層の厚さは5nm〜50nm程度に設定すればよい。
p型窒化物半導体層4は、主なアクセプタ不純物としてマグネシウムがドーピングされたp型GaN層である。p型窒化物半導体層4は、InGaN層、AlGaN層、あるいはこれらの積層構造であってもよい。特に図示しないが、電子のオーバーフローを抑制する目的で、p型窒化物半導体層4中に厚さ15nm〜30nm程度のp型AlGaN層が挿入されていてもよい。
n側電極6の電極材料は、n型窒化物半導体層2と良好な接触抵抗を形成できる金属から選択することが好ましい。例えば、Ti層とAl層とPt層との積層構造から構成されており、厚さは、100〜200nmである。
p側電極5の電極材料は、p型窒化物半導体層4と良好な接触抵抗を形成できる金属から選択することが好ましいが、横型フェイスアップタイプ、横型フェイスダウンタイプ、縦型タイプの、各構造の違いを考慮して決定する必要がある。それぞれのタイプについて、以下に説明する。
(横型フェイスアップタイプの場合)
図6にp型窒化物半導体層4側から光を取り出すフェイスアップタイプの構成を有する半導体装置の断面構造を示す。図6では、図5と同じ構成要素については同じ符号を用い、ここではその詳細な説明は省略している。
図6においては、本実施形態の窒化物系半導体発光素子31が、p型窒化物半導体層4を上にして、実装基板10上に実装されている。実装基板10としては、例えば、アルミナ、窒化アルミニウムなど、熱伝導率の高い材料を用いることが好ましい。または、銅やアルミニウムと、その表面を覆う絶縁膜とを有する構造を用いてもよい。
m面を主面とするn型GaN基板(またはGaN層)1と実装基板10との間には、反射膜13が配置されている。反射膜13としては、Ag、Al、Ni、W、Ti、Au、Snなど、またはこれらの金属の積層構造を用いることが好ましい。この場合、光の反射率が高いAg、Al、Niなどの金属を、n型GaN基板(またはGaN層)1に接する位置に配置させるとよい。
p側電極5およびn側電極6の表面には、Au等からなるパッド電極9が形成されている。実装基板10上には配線11が形成されており、パッド電極9と配線11を電気的に接続するようにAuワイヤ12が形成されている。このようなフェイスアップタイプの場合、p側電極5を通じて光を取り出す必要がある。そのため、p側電極5としては、ITOなどの透明電極、あるいは、Niなどの極薄膜を用いればよい。
(横型フェイスダウンタイプの場合)
図7にn型窒化物半導体層2側から光を取り出すフェイスダウンタイプの構成を有する半導体装置の断面構造を示す。図7では、図5と同じ構成要素については同じ符号を用い、ここではその詳細な説明は省略している。
図7においては、本実施形態の窒化物系半導体発光素子31が、p型窒化物半導体層4を下にして、実装基板10上に実装されている。実装基板10としては、例えば、アルミナ、窒化アルミニウムなど、熱伝導率の高い材料を用いることが好ましい。銅やアルミニウムと、その表面を覆う絶縁膜とを有する構造を用いてもよい。
p側電極5およびn側電極6の表面には、Au等からなるパッド電極9が形成されている。実装基板10上には配線11が形成されており、パッド電極9と配線11を電気的に接続するようにAuバンプ14が形成されている。このようなフェイスダウンタイプの場合、光はGaN基板(またはGaN層)1側から取り出されるため、p側電極5には反射率の高い金属、たとえばAgを用いることが好ましい。
(縦型タイプ(張り合わせタイプ)の場合)
図8は、本発明による実施形態の変形例である縦型タイプの半導体装置を示す断面図である。図8では、図5と同じ機能を有する構成要素については同じ符号を用いている。
図8に示す窒化物系半導体発光素子32も、図5、図6、図7に示す窒化物系半導体発光素子31と同様に、n型GaN基板(またはGaN層)1と、電流拡散層7、n型窒化物半導体層2、活性層3、p型窒化物半導体層4からなる半導体積層構造16とが配置された構造を有する。窒化物系半導体発光素子32において窒化物系半導体発光素子31と異なるのは、n側電極6が、n型GaN基板(またはGaN層)1のうち半導体積層構造16と接する面とは反対側に設けられている点である。p側電極5は、p型窒化物半導体層4のうち半導体積層構造16と接する面とは反対側の面を全体的に覆うように形成されている。
図8の窒化物系半導体発光素子32において、光の取り出し方向は、n型窒化物半導体層2側である。そのため、p側電極5としては、反射率の高い金属、たとえばAgを用いることが好ましい。
窒化物系半導体発光素子32は、p型窒化物半導体層4を下にして、伝導性支持基板15に張り合わされている。伝導性支持基板15には、電気伝導性を有し、かつ熱伝導率が高い材料を用いるとよい。例えば、伝導性支持基板15には、シリコン、ゲルマニウム、銅、アルミニウムなどを用いるとよい。
縦型タイプの場合、n型GaN基板(またはGaN層)1の電気伝導性の有無が重要である。例えば、n型GaN基板1の代わりにm面サファイア基板上に形成されたm面GaN層を用いる場合、m面サファイア基板が絶縁性を有しているため、m面サファイア基板を備えたままの状態では縦型タイプの構造を採用することはできない。しかしながら、m面サファイア基板を剥離し、m面GaN層のみの状態にすれば、縦型タイプの構造を採用することが可能となる。このように、縦型タイプでは、m面を主面とするn型GaN基板(またはGaN層)1の電気伝導性が確保されている状態で、m面を主面とするn型GaN基板(またはGaN層)1の裏面にn側電極6が配置されている。
窒化物系半導体発光素子32においては、n側電極6から注入された電子は、まずn型GaN基板(またはGaN層)1に流れ、その後電流拡散層7およびn型窒化物半導体層2を通って活性層3へと注入される。したがって、活性層3に注入される電流を均一にするためには、電流拡散層7とn型窒化物半導体層2とのドナー不純物濃度の関係に加えて、n型GaN基板(またはGaN層)1と電流拡散層7とのドナー不純物濃度の関係が重要となる。
そのため、窒化物系半導体発光素子32では、電流拡散層7のドナー不純物濃度を、n型GaN基板(またはGaN層)1のドナー不純物濃度の10倍以上高くすることが好ましい。この場合には、n側電極6から注入された電子を横方向に拡散させることができる。
かつ、m面を主面とするn型GaN基板(またはGaN層)1のドナー不純物濃度は5×1018cm-3以下、より好ましくは5×1017cm-3以下であることが好ましい。
縦型タイプの窒化物系半導体発光素子32においても、n型窒化物半導体層2および電流拡散層7のドナー不純物濃度の関係は、図5に示す窒化物系半導体発光素子31における関係と同様である。
<シミュレーション結果に基づいた本発明の効果の説明>
本発明では、電流拡散層7のドナー不純物濃度と膜厚は、シミュレーション結果に基づいて算出された。以下、そのシミュレーション結果を説明する。
図9には、シミュレーションに用いた窒化物系半導体素子の断面構造を示す。シミュレーションは、横型タイプの窒化物半導体素子で行った。図9において、図5と同じ構成要素については同じ符号を用い、詳細な説明は省略する。m面を主面とするn型GaN基板(またはGaN層)1の厚さは2.5μm、不純物濃度は4×1017cm-3とした。n型窒化物半導体層2は、厚さが2.5μm、不純物濃度が4×1017cm-3のn型GaN層である。活性層3は、厚さ15nmのIn0.2Ga0.8N量子井戸層と、厚さが30nmのGaN障壁層とからなる三重量子井戸である。p型窒化物半導体層4は、厚さ150nm、不純物濃度が5×1017cm-3のp型GaNである。p型窒化物半導体層4中には、電子のオーバーフローを抑制する目的で、厚さ150nm、不純物濃度が5×1017cm-3のAl0.2Ga0.8N層8を設けている。p側電極5の大きさは300μm、n側電極6の大きさは90μm、p側電極5とn側電極6との間隔は25μmである。電流拡散層7のドナー不純物濃度および膜厚をパラメータとして、シミュレーションを行った。光取り出しは100%と仮定している。
図10は、厚さの異なる電流拡散層7の電流−電圧特性をシミュレーションによって算出した結果を示すグラフである。図10のシミュレーションは、電流拡散層7のドナー不純物濃度を1×1019cm-3の一定の値にし、電流拡散層7の厚さを2nmから1μmまで変化させて行った。図10に示すように、電流拡散層7の厚さが大きいほど、より低い電圧から電流が流れやすくなっている(動作電圧が下がる)ことがわかる。この結果から、電流拡散層7が、電流を流れやすくしていることがわかる。
図11は、厚さの異なる電流拡散層7の電圧−光出力特性のシミュレーション結果を示すグラフである。図11のシミュレーションは、電流拡散層7のドナー不純物濃度を1×1019cm-3の一定の値にし、電流拡散層7の厚さを2nmから1μmまで変化させて行った。図11に示すように、電流拡散層7の厚さが大きいほど、光出力が向上していることがわかる。これは、図10から分かるように電流拡散層7が厚くなるほど動作電圧が下がるため、同じ電圧を印加しても電流値が増加することに起因する。
図10、図11のシミュレーション結果から、電流拡散層7を設けることにより、電流値が増大し、光出力が増加することがわかった。
図12は、電流拡散層7のドナー不純物濃度が5×1018cm-3、1×1019cm-3、5×1019cm-3の3水準の場合における電流拡散層7の厚さと順方向電圧Vfとの関係をシミュレーションによって算出した結果を示すグラフである。このシミュレーションは、電流拡散層7のドナー不純物濃度を、n型GaN基板(またはGaN層)1およびn型窒化物半導体層2のドナー不純物濃度の10倍以上に設定して行った。ここで、順方向電圧Vfは、電流値が100[mA/mm2]に到達するときの電圧値とした。
図12に示すように、いずれのドナー不純物濃度の場合にも、電流拡散層7の厚さが25nm程度から順方向電圧Vfの低下が顕著になり、電流拡散層7の厚さが2μm程度から順方向電圧Vfは一定の値に収束し始める。
図13は、電流拡散層7のドナー不純物濃度が5×1018cm-3、1×1019cm-3、5×1019cm-3の3水準の場合における電流拡散層7の膜厚と電力変換効率(Wall Plug Efficiency:WPE)との関係をシミュレーションによって算出した結果を示すグラフである。シミュレーションでは、p側電極の接触抵抗は1×10-3Ωcm2、n側電極の接触抵抗は1.2×10-4Ωcm2とした。光取り出しは100%で計算した。電力変換効率は、電流値が100[mA/mm2]に到達する値で計算されている。市販されている窒化物系半導体発光素子の電力変換効率よりも極めて高いシミュレーション結果になっている理由は、光取り出しを100%で計算しているためである。
図13に示すように、いずれのドナー不純物濃度の場合にも、電流拡散層7の厚さが25nm程度からWPEの増加が顕著になり、電流拡散層7の厚さが2μm程度からWPEの値が飽和し始める。
図12、13に示すシミュレーション結果では、電流拡散層7のドナー不純物濃度が5×1018cm-3から5×1019cm-3の範囲において、順方向電圧Vfの低下およびWPEの向上が可能となっている。これらの結果から、電流拡散層7のドナー不純物濃度は5×1018cm-3から5×1019cm-3の範囲内が好ましいことが導かれる。
図12、13に示すシミュレーション結果から、電流拡散層7のドナー不純物濃度が5×1018cm-3から5×1019cm-3の範囲においては、電流拡散層7の厚さが25nm以上の場合に、電流拡散層7を設けない場合と比較して、順方向電圧Vfの低下およびWPEの向上が顕著になる。この傾向は、電流拡散層7が2μm以下になるまで続く。これらの結果から、電流拡散層7の厚さが25nm以上であれば、電流拡散層7によって、電子を十分に横方向に拡散できることがわかる。また、電流拡散層7の厚さが2μmより大きくなっても得られる効果に大きな変化はないと考えられるため、結晶成長時間の短縮化の観点からは、電流拡散層7の厚さは2μm以下であることが好ましい。
図10から図13のシミュレーションでは、n型GaN基板(またはGaN層)1およびn型窒化物半導体層2のドナー不純物濃度は4×1017cm-3で一定とした。ドナー不純物濃度がこの値とは異なった値である場合にも、電流拡散層7のドナー不純物濃度がn型窒化物半導体層2のドナー不純物濃度に対して十分に高く設定されていれば、電流拡散層7によって電流を十分に拡散できる。
図10、図11のシミュレーションは、n型窒化物半導体層2のドナー不純物濃度を4×1017cm-3、電流拡散層7のドナー不純物濃度を1×1019cm-3に設定して行った。一方、図12、図13のシミュレーションは、n型窒化物半導体層2のドナー不純物濃度を4×1017cm-3、電流拡散層7のドナー不純物濃度を5×1018cm-3、1×1019cm-3、5×1019cm-3に設定して行った。これらのシミュレーションでは、全て、電流拡散層7のドナー不純物濃度がn型窒化物半導体層2のドナー不純物濃度の10倍以上に設定されている。これらの結果から、電流拡散層7のドナー不純物濃度の目安としては、n型窒化物半導体層2のドナー不純物濃度の10倍以上になるように設定すればよいことが導かれる。このように、電流拡散層7とn型窒化物半導体層2との間に10倍以上の不純物濃度差が存在している場合、電流拡散層7の抵抗率はn型窒化物半導体層2の10分の1以下に十分に小さくなる。そのため、n側電極6から注入された電子は抵抗が十分に低い電流拡散層7を主として流れることになる。
シミュレーションは図6および図7に示す横型タイプで実施したが、図8に示す縦型タイプの構造においても、電流拡散層7のドナー不純物の濃度および膜厚が前記範囲であれば、電子を十分に横方向に拡散すると推測できる。縦型タイプでは、n型GaN基板(またはGaN層)1にも電流が流れる。そのため、電流拡散層7のドナー不純物濃度は、n型GaN基板(またはGaN層)1のドナー不純物濃度に対しても10倍以上であることが好ましい。
また、シミュレーションでは、電流拡散層7が1層の場合の計算結果を示したが、電流拡散層7が複数存在していても、本発明の効果が得られる。電流拡散層が多層の場合には、電流拡散層の合計の厚さが25nm以上2μm以下の範囲にあれば、電子を十分に横方向に拡散することができると共に、多層化によって結晶劣化抑制することが可能となり、より高品質な電流拡散層が実現できる。
また、シミュレーションでは300μm角のチップサイズを想定したが、チップサイズが大きくなると、本願の効果はより顕著に現れると考えられる。
<半導体層の結晶性について>
図14はc面基板上に形成されたn型GaN層と、m面GaN基板上に形成されたn型GaN層のフォトルミネッセンスの測定結果を示すグラフである。いずれのn型GaN層も有機金属気相成長法を用いて成長させ、ドナー不純物としてはシリコンを用いた。n型GaN層のドナー不純物濃度はいずれも1×1019cm-3、厚さはいずれも100nmとした。図14における横軸は波長、縦軸は相対強度を示している。縦軸の値は、GaNバンド端近傍の発光強度で規格化した値である。
図14に示すように、c面基板上、m面基板上のいずれに形成されたn型GaN層においても、発光波長360nm付近に発光の鋭いピークを有する発光が観測されている。これは、GaNの伝導体と価電子帯とのエネルギーバンドギャップにほぼ対応するピークであり、このピークに、それぞれのn型GaN層の間で大きな差は見られない。
一方、c面GaN基板上に形成されたn型GaN層では、450nmから700nmの発光波長にかけて、ブロードなピークを有する発光が観測されている。この発光は、「Yellow Luminescence(YL)」と呼ばれ、深い不純物準位に起因した発光と考えられている。YLは、GaN層中のGaやNが抜けることにより生じると考えられており、YLの値が大きいほど、GaN層の結晶性が低いと考えられている。
一方、m面GaN基板上に形成されたn型GaN層では、1×1019cm-3という高い不純物濃度を有するにもかかわらず、YLの発光強度がc面GaN基板上に形成されたn型GaN層の場合よりも十分に低い。この結果から、m面GaN基板上に形成されたn型GaN層では、高い濃度の不純物が添加された場合にも、c面GaN基板上に形成されたn型GaN層よりも良好な結晶性が保たれることが分かる。
本実施形態では、電流拡散層7は、5×1018cm-3以上5×1019cm-3以下という高い不純物濃度を有している。図14に示す結果から、このような高い濃度の不純物を含むc面GaN層では結晶性の劣化が進むことがわかる。しかしながら、本実施形態の電流拡散層7はm面を表面に有しているため、高い濃度の不純物を含んでいても、結晶性が高く保たれる。
c面とm面でこのような違いが生じる理由は解明されていないが、本願発明者は、c面GaNとm面GaNという結晶の面方位の違いに起因していると考えている。n型ドーパントとして用いられるIV族元素のシリコン原子は、ガリウム原子と同じ格子位置を占める。そのため、窒素原子と結合することになる。結晶成長の際、c面GaN表面では窒素原子には3つの結合手、m面GaN表面では窒素原子には2つの結合手が存在している。このような結合手は、それぞれの深い準位の形成過程に影響を与えていると考えられる。一般に、YL発光はGa空孔や残留Cなどによる深い準位と、浅いドナー準位との間の発光であると考えられており、深い準位の状態の違いが、m面GaN基板上に形成されたn型GaN層とc面GaN基板上に形成されたn型GaN層とのYL発光の違いを生み出していると考えられる。
なお、図14に示す測定は、厚さ100nmのn型GaN層を用いて行った。厚さが100nm程度であれば、1×1019cm-3の不純物を含んでいても、図14に示す結果からわかるように、m面n型GaN層の結晶性は良好に保たれている。一方、図5のn型窒化物半導体層2の厚さは例えば2.5μmである。半導体層の厚さが大きいほど、不純物濃度を高めることによる結晶性の劣化と、その半導体層による光吸収が起こりやすくなる。したがって、n型窒化物半導体層2では、不純物濃度を5×1018cm-3以下にする必要がある。
<半導体装置の製造方法>
次に、実施形態の製造方法について、図5、図6、図7、図8を用いて説明する。
窒化物半導体層の形成方法として、分子線エピタキシャル成長法(MBE法)、ハイドライド気相成長法(HVPE法)、有機金属気相成長法(MOCVD法)が知られている。ここでは、有機金属気相成長法を用いた製造方法について説明する。
(n型GaN基板1を反応室内に配置する工程(S1))
m面を主面とするn型GaN基板1の表面を洗浄し、MOCVD装置内に配置させる。洗浄には、有機溶剤を用いた洗浄、弗酸を用いた洗浄などを行う。
(電流拡散層を形成する工程(S2))
n型GaN基板1を、MOCVD装置内にてn型窒化物半導体層2の結晶成長温度である750℃〜1150℃まで加熱する。その際、窒素原料ガス、III族元素原料ガス、ドナー不純物ガスを供給しながら、基板温度を上昇させることが好ましい。このように原料ガスを供給しながら基板温度を上昇させることによって、電流拡散層7を形成することができる。
上述のとおり、m面を主面とするn型GaN基板1では、c面を主面とするn型GaN基板と比較してn型不純物濃度を高めるのが難しい。しかしながら、m面を主面とする窒化物半導体では、結晶成長温度が低いほど不純物の取り込みが大きくなる傾向がある。したがって、基板の温度が窒化物半導体の結晶成長に適した900℃〜1150℃に到達する前、例えば700℃から、流量330mmol/minの窒素原料ガス、流量73.5μmol/minのIII族元素原料ガス、流量1.78nmol/minのドナー不純物ガスを基板表面に供給することによって、ドナー不純物が窒化物半導体に高い濃度で取り込まれる。この方法によって、高不純物濃度を有し、かつ結晶性が良好な電流拡散層7が実現できる。電流拡散層7を形成する工程(S2)において、常に、窒素原料ガス、III族元素原料ガスおよびドナー不純物ガスが反応室内に供給され続ける必要は無く、反応室の雰囲気中に窒素原料ガス、III族原料ガスおよびドナー不純物ガスが含まれていればよい。したがって、電流拡散層を形成する工程(S2)中において、窒素原料ガス、III族元素原料ガス、ドナー不純物ガスの供給が周期的または一時的に中断しても、反応室の雰囲気中に十分な量の窒素原料ガス、III族元素原料ガス、ドナー不純物ガスが存在すればよい。本発明で使用する窒素原料ガスは、典型的にはアンモニアである。また、III族元素原料ガスは、トリメチルガリウム(TMG)、トリエチルガリウム(TEG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)などの有機金属ガスある。有機金属ガスは、窒素ガスや水素ガスをキャリアガスとして混合された状態で反応室に供給されることが好ましい。ドナー不純物ガスは、シリコンをドーピングする場合にはシラン、酸素をドーピングする場合にはCOや水蒸気などである。なお、反応室には、これらの原料ガスに加えて、別途、窒素ガスや水素ガスを供給してもよい。
電流拡散層を形成する工程(S2)における基板温度の上昇レート(昇温速度)は、例えば20℃/分から100℃/分の範囲に設定され得る。昇温速度は、一定である必要は無く、昇温工程中に、基板温度が一時的に一定値に保持されたり、一時的に低下することがあってもよい。
結晶成長速度を安定化させ、窒化物系半導体発光素子を歩留まり良く形成するという理由から、窒素原料ガスの供給レート(供給量)は、電流拡散層を形成する工程(S2)と成長工程(S3)との間でほぼ一定に維持されることが好ましい。
電流拡散層を形成する工程(S2)におけるV/III比は、次に説明する成長工程(S3)におけるV/III比よりも大きく設定されることが好ましい。電流拡散層を形成する工程(S2)におけるV/III比は、例えば4000以上に設定される。
m面を主面とするn型GaN基板(またはGaN層)1の表面のサーマルクリーニングを行う場合には、サーマルクリーニングの温度は600℃〜900℃の範囲に設定する。このような温度範囲に設定することで、m面を主面とするn型GaN基板(またはGaN層)1の表面の清浄化を行うことができる。サーマルクリーニングは、アンモニア、水素、窒素、あるいはこれらの混合ガス雰囲気中で行うことが好ましい。
例えば、サーマルクリーニングを700℃、n型窒化物半導体層2の成長温度を1000℃とした場合、700℃から1000℃までの昇温工程中にMOCVD装置内をTMG原料ガスおよびアンモニアガスおよびシランガス雰囲気とすることで、高濃度のn型GaN層(電流拡散層7)の結晶成長が可能である。
(電流拡散層上に窒化物半導体層を成長させる成長工程(S3))
n型窒化物半導体層2、活性層3そしてp型窒化物半導体層4からなる半導体積層構造16の結晶成長は、750℃〜1150℃の範囲で行う。これらの窒化物半導体層はAlxGayInzN層(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)結晶であればよく、TMA、TMG、TMIの各三族原料ガスの供給比で組成を制御することができる。
(電極形成)
ここからは、横型フェイスアップタイプ、横型フェイスダウンタイプ、縦型タイプの各構造に分けて、製造方法を説明する。
(横型フェイスアップタイプの場合)
半導体積層構造16の結晶成長後、リソグラフィおよび塩素ガスを用いたドライエッチングによって、活性層3およびp型窒化物半導体層4の一部を除去し、n型窒化物半導体層2の一部を露出させる凹部20(図5に示す)を形成する。
次に、n型窒化物半導体層2の露出した箇所に、TiやAlなどの金属を用いたn側電極6を形成する。n側電極6は、蒸着法とリフトオフ法によって作製が可能である。
次に、p型窒化物半導体層4の上部に、ITOなどの透明電極、あるいは、Niなどの極薄膜を用いたp側電極5を形成する。ITOはスパッタ法など、Ni極薄膜は蒸着法などによって作製することができる。以上の工程により、図5の構造が完成する。
次に、図6に示す構造を得るための実装を行う。p側電極5およびn側電極6の表面に、Auなどの金属を用いたパッド電極9を形成する。パッド電極9は、蒸着法あるいはメッキ法などによって作製できる。
次に、前記の構造の裏面側、すなわち基板側に、Ag、Al、Ni、W、Ti、Au、Snなど、あるいはこれらの金属の積層構造である反射膜13を形成する。反射膜13は蒸着法などによって作製できる。
次に、チップボンダを用いて、前記の構造を実装基板10上に実装する。前記構造と実装基板10の接合には、Au−Au接合あるいはAu−Sn接合などを用いることができる。
最後に、ワイヤボンダを用いてパッド電極9にAuワイヤを形成し、図6に示す横型フェイスアップタイプの窒化物系半導体発光素子が完成する。
(横型フェイスダウンタイプの場合)
半導体積層構造16の結晶成長後、リソグラフィおよび塩素ガスを用いたドライエッチングによって、活性層3およびp型窒化物半導体層4の一部を除去し、n型窒化物半導体層の一部を露出させる凹部20(図5に示す)を形成する。
次に、n型窒化物半導体層の露出した箇所に、TiやAlなどの金属を用いたn側電極6を形成する。n側電極6は、蒸着法とリフトオフ法によって作製できる。
次に、p型窒化物半導体層4の上部に、Agを用いたp側電極5を形成する。Agの表面に、さらにW、Ti、Au、Snなどの金属、あるいはこれらの積層構造を形成してもよい。p側電極は蒸着法とリフトオフ法によって作製できる。以上の工程により、図5に示す構造が完成する。
次に、図7に示す構造を得るための実装を行う。p側電極5およびn側電極6の表面に、Auなどの金属を用いたパッド電極9を形成する。パッド電極9は、蒸着法あるいはメッキ法などによって作製できる。
次に、Auバンプボンダを用いてパッド電極9上にAuバンプ14を形成する。
最後に、フリップチップボンダを用いて前記の構造を実装基板10上に実装することで、図7に示す横型フェイスダウンタイプの窒化物系半導体発光素子が完成する。
(縦型タイプの場合)
半導体積層構造16の結晶成長後、p型窒化物半導体層4の表面に、Agを用いたp側電極5を形成する。Agの表面に、さらにW、Ti、Au、Snなどの金属、あるいはこれらの積層構造を形成してもよい。p側電極5は蒸着法によって作製できる。
次に、前記構造を、図8に示す伝導性支持基板15に張り合わせる。貼り合わせには、Au−Au接合あるいはAu−Sn接合などを用いることができる。
次に、m面を主面とするn型GaN基板(またはGaN層)1の裏面に、n側電極6を形成する。n型GaN基板(またはGaN層)1は、電気伝導性を有しているため、n型GaN基板(またはGaN層)1の裏面に接するようにn側電極6を形成すればよい。一方、n型GaN基板1の代わりにサファイア基板などを用いる場合、サファイア基板は電気伝導性を有していないため、例えば、レーザーリフトオフ法を用いてm面サファイア基板を剥離した後、n型GaN層に接するように、n側電極6を形成すればよい。n側電極6は、TiやAlなどの金属を用いて蒸着法とリフトオフ法によって作製できる。以上の工程により、図8に示す縦型タイプの窒化物系半導体発光素子が完成する。
なお、現実のm面は、m面に対して完全に平行な面である必要は無く、m面から僅かな角度(0度より大きく±1°未満)だけ傾斜していても良い。表面がm面に対して完全に平行な表面を有する基板や半導体層を形成することは、製造技術の観点から困難である。このため、現在の製造技術によってm面基板やm面半導体層を形成した場合、現実の表面は理想的なm面から傾斜してしまう。傾斜の角度および方位は、製造工程によってばらつくため、表面の傾斜角度および傾斜方位を正確に制御することは難しい。
なお、基板や半導体の表面(主面)をm面から1°以上の角度で傾斜させることを意図的に行う場合がある。以下に説明する実施形態では、GaN基板についても、その上に形成される窒化物半導体層についても、その表面(主面)をm面から1°以上の角度で意図的に傾斜させている。
(他の実施形態)
本実施形態では、m面GaN基板にかえて、m面から1°以上の角度で傾斜させた面を主面とするGaN基板(オフ基板)を用いている。本実施形態では、図5(または図8)のGaN基板1にかえて、その表面がm面から1°以上の角度で傾斜したGaN基板を用いている。このようなGaN基板は、一般に「オフ基板」と称される。オフ基板は、単結晶インゴットから基板をスライスし、基板の表面を研磨する工程で、意図的にm面から特定方位に傾斜した面を主面とするように作製され得る。このGaN基板上に、図5または図8に示す半導体積層構造16を形成すると、それぞれの層の表面(主面)もm面から傾斜する。
次に、図15を参照しながら、本実施形態におけるGaN基板の傾斜について詳細を説明する。
図15(a)は、GaN基板の結晶構造(ウルツ鉱型結晶構造)を模式的に示す図であり、図2の結晶構造の向きを90°回転させた構造を示している。
GaN結晶のc面には、+c面および−c面が存在する。+c面はGa原子が表面に現れた(0001)面であり、「Ga面」と称される。一方、−c面はN(窒素)原子が表面に現れた(000−1)面であり、「N面」と称される。+c面と−c面とは平行な関係にあり、いずれも、m面に対して垂直である。c面は、極性を有するため、このように、c面を+c面と−c面に分けることができるが、非極性面であるa面を、+a面と−a面に区別する意義はない。
図15(a)に示す+c軸方向は、−c面から+c面に垂直に延びる方向である。一方、a軸方向は、図2の単位ベクトルa2に対応し、m面に平行な[−12−10]方向を向いている。図15(b)は、m面の法線、+c軸方向、およびa軸方向の相互関係を示す斜視図である。m面の法線は、[10−10]方向に平行であり、図15(b)に示されるように、+c軸方向およびa軸方向の両方に垂直である。
GaN基板の主面がm面から1°以上の角度で傾斜するということは、このGaN基板の主面の法線がm面の法線から1°以上の角度で傾斜することを意味する。
次に、図16を参照する。図16(a)および(b)は、それぞれ、GaN基板の主面およびm面の関係を示す断面図である。この図は、m面およびc面の両方に垂直な断面図である。図16には、+c軸方向を示す矢印が示されている。図15に示したように、m面は+c軸方向に対して平行である。従って、m面の法線ベクトルは、+c軸方向に対して垂直である。
図16(a)および(b)に示す例では、GaN基板における主面の法線ベクトルが、m面の法線ベクトルからc軸方向に傾斜している。より詳細に述べれば、図16(a)の例では、主面の法線ベクトルは+c面の側に傾斜しているが、図16(b)の例では、主面の法線ベクトルは−c面の側に傾斜している。本明細書では、前者の場合におけるm面の法線べクトルに対する主面の法線ベクトルの傾斜角度(傾斜角度θ)を正の値にとり、後者の場合における傾斜角度θを負の値にとることにする。いずれの場合でも、「主面はc軸方向に傾斜している」といえる。
本実施形態では、傾斜角度が1°以上5°以下の範囲にある場合、および、傾斜角度が−5°以上−1°以下の範囲にあるので、傾斜角度が0°より大きく±1°未満の場合と同様に本発明の効果を奏することができる。以下、図17を参照しながら、この理由を説明する。図17(a)および(b)は、それぞれ、図16(a)および(b)に対応する断面図であり、m面からc軸方向に傾斜したGaN基板1における主面の近傍領域を示している。傾斜角度θが5°以下の場合には、図17(a)および(b)に示すように、GaN基板1の主面には、複数のステップが形成されている。各ステップは、単原子層分の高さ(2.7Å)を有し、ほぼ等間隔(30Å以上)で平行に並んでいる。このようなステップの配列により、GaN基板1の主面は全体としてm面から傾斜しているが、微視的には多数のm面領域が露出していると考えられる。主面がm面から傾斜したGaN基板1の表面がこのような構造となるのは、m面がもともと結晶面として非常に安定だからである。
このようなGaN基板1の上にGaN系化合物半導体層を形成すると、GaN系化合物半導体層の主面にも、GaN基板1の主面と同様の形状が現れる。すなわち、GaN系化合物半導体層の主面には複数のステップが形成され、GaN系化合物半導体層の主面は、全体としてm面から傾斜する。
同様の現象は、主面の法線ベクトルの傾斜方向が+c面および−c面以外の面方位を向いていても生じると考えられる。主面の法線ベクトルが例えばa軸方向に傾斜していても、傾斜角度が1°以上5°以下の範囲にあれば同様であると考えられる。
図10から図13に結果を示すシミュレーションは、m面GaN層(m面からの傾きが1°未満)を用いる場合を想定している。しかしながら、上述したように、m面からの傾斜角度が1°以上5°以下の面においては、微視的には多数のm面領域が露出していると考えられるため、シリコンや酸素などの不純物の取り込みはm面と同様と考えられる。したがって、m面からの傾斜角度が1度以上5度以下の面を主面として有するGaN層でも、m面GaN層と同様に、電流拡散層7によって電流を拡散できると推測される。
上述したように、図14に示すフォトルミネッセンスの測定結果において、c面GaN層と比較してm面GaN層のYLの発光強度が低いのは、表面に露出する結合手の影響であると考えられる。m面からの傾斜角度が1度以上5度以下の面に露出する結合手は、m面からの傾斜角度が1度未満の面に露出する結合手と大きな差はないと考えられる。そのため、本実施形態においても、電流拡散層7と、その上に形成される半導体積層構造16との結晶性は高いと推測される。
なお、傾斜角度θの絶対値が5°より大きくなると、ピエゾ電界によって内部量子効率が低下する。このため、ピエゾ電界が顕著に発生するのであれば、m面成長により半導体発光素子を実現することの意義が小さくなる。したがって、本発明では、傾斜角度θの絶対値を5°以下に制限する。しかし、傾斜角度θを例えば5°に設定した場合でも、製造ばらつきにより、現実の傾斜角度θは5°から±1°程度ずれる可能性がある。このような製造ばらつきを完全に排除することは困難であり、また、この程度の微小な角度ずれは、本発明の効果を妨げるものでもない。
(実施例)
以下、本発明の方法を用いてm面n型GaN基板上に製作した窒化物系半導体発光素子を説明する。
まず、m面n型GaN基板をMOCVD装置内に配置し、アンモニア、水素、窒素の混合ガス雰囲気中で、基板温度850℃、10分間の熱処理を行った。m面GaN基板のドナー不純物濃度は4×1017cm-3とした。
次に、アンモニア、水素、窒素、トリメチルガリウム、シランの雰囲気中で基板温度を850℃から1090℃まで昇温させることによって、高濃度n型GaN層からなる電流拡散層を形成した。昇温中のV族原料とIII族原料の供給比(V/III比)は4600程度である。電流拡散層の厚さは100nm程度、ドナー不純物濃度は1.7×1019cm-3程度とした。基板温度が1090℃に到達した後、トリメチルガリウムの供給レートを増加させ、アンモニア、水素、窒素、トリメチルガリウム、シランの混合ガス雰囲気中で、厚さ2.0μmのn型GaN層の結晶成長を行った。n型窒化物半導体層のドナー不純物濃度は1.5×1019cm-3程度とした。n型窒化物半導体層の結晶成長時のV/III比は2300程度とした。
続けて、成長温度を780℃まで降温し、厚さ9nmのInGaN活性層と、厚さ15nmのGaNバリア層からなる活性層を形成した。降温時にはIII族原料の供給は停止した。In原料には、トリメチルインジウムを用いた。活性層の発光波長は470nm程度である。
次に、アンモニア、水素、窒素、トリメチルガリウムの雰囲気中で成長温度を995℃まで昇温した。昇温中に結晶成長したアンドープGaN層の膜厚は、計算上80nm程度であった。さらに、厚さ5nmのp型GaN層と、厚さ20nmのp型AlGaN層と、厚さ500nmのp型GaN層とをp型窒化物半導体層として順次結晶成長させた。アクセプタ不純物にはMgを用いた。p型AlGaN層のAl組成は15%程度とした。
次に、塩素ガスを用いたドライエッチング装置によってn型窒化物半導体層の一部を露出させた後、n型窒化物半導体層が露出した箇所にTiとAlからなるn側電極を、p型窒化物半導体層の上部にPdとPtからなるp側電極を形成した。
次に、n側電極およびp側電極の表面に厚さ1μmのAuパッドを形成した。
次に、m面n型GaN基板を裏面側から厚さが100μmになるまで研磨した後、800μm角のチップにダイシングした。
最後に、アルミナ製のセラミック実装基板上にフリップチップ実装を行い、窒化物系半導体発光素子を作製した。
このような窒化物系半導体発光素子(実施例)を3個作製し、電気的特性を調べた。さらに比較のため、同様の製造方法を用いて、電流拡散層を有しない窒化物系半導体発光素子(比較例)を3個作製した。
図18は、実施例の窒化物系半導体発光素子におけるシリコンおよび酸素の濃度をSIMS分析によって測定した結果を示すグラフである。図18のグラフにおいて、電流拡散層を示すピークよりも深さが浅い側がn型窒化物半導体層に相当する領域である。このグラフでは、n型窒化物半導体層のドナー不純物濃度は1.0×1018cm-3以下の値を示す。一方、電流拡散層のドナー不純物濃度は1.0×1019cm-3より大きい。この結果から、電流拡散層のドナー不純物濃度はn型窒化物半導体層2のドナー不純物濃度の10倍であることがわかる。
このSIMS結果から、電流拡散層は基板と窒化物半導体界面に意図せず形成されてしまうパイルアップ層とは異なり、膜厚および不純物濃度が制御可能な層であることがわかる。
なお、図18のグラフでは、電子拡散層に相当する領域の酸素濃度も高くなっている。これは、低温でm面GaN層が形成された場合には、不純物が取り込まれやすいことに起因している。
図19は、実施例と比較例の窒化物系半導体発光素子の順方向電圧(Vf)を測定した結果を示すグラフである。順方向電圧(Vf)は、10mAに到達する電圧値とした。図19に示すように、電流拡散層を設けた実施例においては、電流拡散層がない比較例に比べてVfが1V程度低下している。
図12に示すシミュレーション結果では、実施例の窒化物半導体素子と同様の条件(電流拡散層の厚さは100nm、ドナー不純物濃度は1.0×1019cm-3)において、電流拡散層がある場合には、電流拡散層がない場合と比較して、順方向電圧(Vf)は0.05V程度低減している。それに対して本実施例では、電流拡散層がある場合には、電流拡散層がない場合と比較して、Vfは1V程度低減している。このようにシミュレーション結果よりも実施例の効果が大きい理由は、素子のサイズに依存していると考えられる。シミュレーションの素子は300μm角であったが、実施例および比較例の素子は800μm角である。そのため、素子サイズが2倍以上、面積で6倍以上も大きく、電流の集中は300μmのサイズの場合よりも生じやすい。そのため、順方向電圧(Vf)の低減効果が顕著に現れたと考えられる。このことは、素子サイズが大きな(例えば、800μm角以上)窒化物系半導体発光素子ほど、本願の効果が顕著に現れることを意味している。
図20は、実施例と比較例の電力変換効率(WPE)を測定した結果を示すグラフである。電力変換効率(WPE)は、電流値が10mAのときの値とした。図20に示すグラフのWPEが図13に示すシミュレーション結果と大きく異なるのは、実施例および比較例の素子は樹脂などによって被覆されていないため光取り出しが不十分であることに加え、電極の反射率が不十分であることが原因と考えられる。図20に示すように、電流拡散層を設けた実施例においては、電流拡散層がない比較例に比べてWPEが0.5%程度向上した。
本発明は、低消費電力化が望まれる照明機器や、液晶ディスプレイのバックライト等として有用である。
1 m面を主面とするn型GaN基板(またはGaN層)
2 n型窒化物半導体層
3 活性層
4 p型窒化物半導体層
5 p側電極
6 n側電極
7 電流拡散層
8 AlGaN層
9 パッド電極
10 実装基板
11 配線
12 Auワイヤ
13 反射膜
14 Auバンプ
15 伝導性支持基板
16 窒化物半導体層
31 窒化物系半導体発光素子
32 窒化物系半導体発光素子
101 基板
102 バッファ層
103 下地n型GaN層
104 n型コンタクト層
105 活性層
106 p型クラッド層
107 p型コンタクト層
108 透光性電極
109 n側パッド電極
110 p側パッド電極
111 多層膜窒化物半導体層
111a 第1窒化物半導体層
111b 第2窒化物半導体層
201 基板
202 バッファ層
203 n型窒化物半導体層
203a n型GaN層
203b un−GaN層
204 活性層
205 p型窒化物半導体層
206 p側電極
207 p側ボンディングパッド
208 n側電極

Claims (14)

  1. m面を主面とするn型GaN基板と、
    前記n型GaN基板の上に接触して形成された電流拡散層と、
    前記電流拡散層の上に形成されたn型窒化物半導体層と、
    前記n型窒化物半導体層の上に形成された活性層と、
    前記活性層の上に形成されたp型窒化物半導体層と、
    前記p型窒化物半導体層に接するように形成されたp側電極と、
    前記n型GaN基板または前記n型窒化物半導体層に接するように形成されたn側電極とを備える窒化物系半導体発光素子であって、
    前記n型窒化物半導体層のドナー不純物濃度が5×1018cm-3以下であり、かつ、
    前記電流拡散層のドナー不純物濃度が、前記n型窒化物半導体層のドナー不純物濃度の10倍以上である窒化物系半導体発光素子。
  2. 前記電流拡散層のドナー不純物濃度が、n型GaN基板のドナー不純物濃度の10倍以上である請求項1に記載の窒化物系半導体発光素子。
  3. 前記電流拡散層のドナー不純物濃度は、5×1018cm-3以上5×1019cm-3以下である請求項1または2に記載の窒化物系半導体発光素子。
  4. 前記n型GaN基板のドナー不純物濃度が、5×1018cm-3以下である請求項2に記載の窒化物系半導体発光素子。
  5. 前記電流拡散層の厚さが25nm以上2μm以下である請求項1から4のいずれかに記載の窒化物系半導体発光素子。
  6. 前記電流拡散層のドナー不純物は、シリコンである請求項1から5のいずれかに記載の窒化物系半導体発光素子。
  7. 前記電流拡散層のドナー不純物として、さらに、酸素がドーピングされている請求項1から6のいずれかに記載の窒化物系半導体発光素子。
  8. 前記電流拡散層のドナー不純物濃度は、1×1019cm-3以上である請求項1から7のいずれかに記載の窒化物系半導体発光素子。
  9. 前記電流拡散層、前記n型窒化物半導体層、前記活性層、前記p型窒化物半導体層からなる半導体積層構造の一部には凹部が形成され、
    前記凹部の側面には、前記p型窒化物半導体層および前記活性層が露出し、前記凹部の上面には前記n型窒化物半導体層が露出し、前記n型窒化物半導体層の上に前記n側電極が設けられている、請求項1に記載の窒化物系半導体発光素子。
  10. 前記n型GaN基板において前記電流拡散層と接する面と対向する面上に前記n側電極が設けられている、請求項2に記載の窒化物系半導体発光素子。
  11. 前記電流拡散層の厚さが25nm以上400nm以下である請求項5に記載の窒化物系半導体発光素子。
  12. n型GaN基板と、
    前記n型GaN基板の上に接触して形成された電流拡散層と、
    前記電流拡散層上に配置されたn型窒化物半導体層と、
    前記n型窒化物半導体層上の活性層と、
    前記活性層上のp型窒化物半導体層と、
    前記p型窒化物半導体層に接するように形成されたp側電極と、
    前記n型GaN基板または前記n型窒化物半導体層に接するように形成されたn側電極とを備える窒化物系半導体発光素子であって、
    前記n型窒化物半導体層のドナー不純物濃度が5×1018cm-3以下であり、
    前記電流拡散層のドナー不純物濃度が、前記n型窒化物半導体層のドナー不純物濃度の10倍以上であり、かつ、
    前記n型GaN基板における主面の法線とm面の法線とが形成する角度が1°以上5°以下である、窒化物系半導体発光素子。
  13. 前記n型GaN基板は、c軸方向またはa軸方向に傾斜している半導体層である請求項12に記載の窒化物系半導体発光素子。
  14. 前記電流拡散層は、原料ガスを供給しながら基板温度を上昇させることによって形成する請求項1から13のいずれかに記載の窒化物系半導体発光素子。
JP2011526158A 2010-01-06 2010-12-27 窒化物系半導体発光素子およびその製造方法 Expired - Fee Related JP4833383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011526158A JP4833383B2 (ja) 2010-01-06 2010-12-27 窒化物系半導体発光素子およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010001438 2010-01-06
JP2010001438 2010-01-06
PCT/JP2010/007561 WO2011083551A1 (ja) 2010-01-06 2010-12-27 窒化物系半導体発光素子およびその製造方法
JP2011526158A JP4833383B2 (ja) 2010-01-06 2010-12-27 窒化物系半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP4833383B2 true JP4833383B2 (ja) 2011-12-07
JPWO2011083551A1 JPWO2011083551A1 (ja) 2013-05-13

Family

ID=44305297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011526158A Expired - Fee Related JP4833383B2 (ja) 2010-01-06 2010-12-27 窒化物系半導体発光素子およびその製造方法

Country Status (5)

Country Link
US (1) US8587022B2 (ja)
EP (1) EP2398075B1 (ja)
JP (1) JP4833383B2 (ja)
CN (1) CN102334204B (ja)
WO (1) WO2011083551A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100684A (ko) * 2015-02-16 2016-08-24 서울바이오시스 주식회사 발광 소자

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101734558B1 (ko) * 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
KR101433548B1 (ko) 2011-09-12 2014-08-22 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
JP5163970B1 (ja) * 2011-09-12 2013-03-13 三菱化学株式会社 発光ダイオード素子
KR20130042784A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 질화물 반도체 발광소자
KR101899479B1 (ko) * 2011-12-15 2018-09-20 서울바이오시스 주식회사 반극성 발광 다이오드 및 그것을 제조하는 방법
CN103999245A (zh) * 2011-12-14 2014-08-20 首尔伟傲世有限公司 半导体装置及制造半导体装置的方法
JP2013207108A (ja) * 2012-03-28 2013-10-07 Mitsubishi Chemicals Corp 発光ダイオード素子およびその製造方法
JP5940375B2 (ja) * 2012-06-01 2016-06-29 シャープ株式会社 気相成長装置および窒化物半導体発光素子の製造方法
JP5234218B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子
JP5234219B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子および発光装置
JP5234220B1 (ja) * 2012-09-07 2013-07-10 三菱化学株式会社 発光ダイオード素子
US10290773B2 (en) * 2012-09-13 2019-05-14 Epistar Corporation Light-emitting device
WO2014054224A1 (ja) * 2012-10-01 2014-04-10 パナソニック株式会社 構造体及びその製造方法、並びに構造体を用いた窒化ガリウム系半導体発光素子及びその製造方法
WO2014054284A1 (ja) 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
JP2014197582A (ja) * 2013-03-29 2014-10-16 日本碍子株式会社 Iii族窒化物基板の前処理方法およびiii族窒化物デバイスにおける漏れ電流抑制方法
WO2014178248A1 (ja) * 2013-04-30 2014-11-06 シャープ株式会社 窒化物半導体発光素子
WO2014192597A1 (ja) 2013-05-31 2014-12-04 日本碍子株式会社 複合基板用支持基板および複合基板
CN106165128B (zh) 2014-04-07 2018-11-09 Lg 伊诺特有限公司 发光元件和照明系统
JP2017126637A (ja) * 2016-01-13 2017-07-20 シャープ株式会社 窒化物半導体素子およびそれを用いた量子カスケードレーザ
US11205677B2 (en) * 2017-01-24 2021-12-21 Goertek, Inc. Micro-LED device, display apparatus and method for manufacturing a micro-LED device
DE102017113383B4 (de) 2017-06-19 2023-03-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
US10818818B2 (en) * 2017-11-30 2020-10-27 Epistar Corporation Semiconductor device
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックIpマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP6595678B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
CN110364603A (zh) * 2019-07-18 2019-10-22 佛山市国星半导体技术有限公司 一种抗静电的外延结构及其制作方法
CN111211156B (zh) 2020-03-23 2022-08-05 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制备方法、oled显示装置
CN113823722A (zh) * 2020-06-18 2021-12-21 丰田合成株式会社 发光元件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291367A (ja) * 1993-04-02 1994-10-18 Toyoda Gosei Co Ltd 窒素−3族元素化合物半導体発光素子
JPH0992880A (ja) * 1995-09-20 1997-04-04 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JP2000286451A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2001345476A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2004304090A (ja) * 2003-04-01 2004-10-28 Hitachi Cable Ltd 発光ダイオード
JP2005276899A (ja) * 2004-03-23 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子
WO2008047907A1 (fr) * 2006-10-20 2008-04-24 Panasonic Electric Works Co., Ltd. Substrat de saphir, élément luminescent à semi-conducteur nitrure utilisant le substrat de saphir, et procédé destiné à fabriquer l'élément luminescent à semi-conducteur nitrure
WO2008069482A1 (en) * 2006-12-07 2008-06-12 Electronics And Telecommunications Research Institute Manufacturing method of light emitting diode including current spreading layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69126152T2 (de) 1990-02-28 1997-11-13 Toyoda Gosei Kk Lichtemittierende Halbleitervorrichtung mit Gallium-Nitrid-Verbindung
US7193246B1 (en) * 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
US6881981B2 (en) * 2001-01-04 2005-04-19 Sharp Kabushiki Kaisha Nitride semiconductor light emitting device chip
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
KR100631971B1 (ko) 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
KR100638818B1 (ko) 2005-05-19 2006-10-27 삼성전기주식회사 질화물 반도체 발광소자
JP5068020B2 (ja) 2006-02-20 2012-11-07 シャープ株式会社 窒化物半導体発光素子の製造方法
TWI533351B (zh) * 2006-12-11 2016-05-11 美國加利福尼亞大學董事會 高效能非極性第三族氮化物光學裝置之金屬有機化學氣相沈積生長
JP2008236300A (ja) 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd 撮像装置
KR100835116B1 (ko) 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
KR20090034169A (ko) 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20090034163A (ko) 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291367A (ja) * 1993-04-02 1994-10-18 Toyoda Gosei Co Ltd 窒素−3族元素化合物半導体発光素子
JPH0992880A (ja) * 1995-09-20 1997-04-04 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JP2000286451A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2001345476A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2004304090A (ja) * 2003-04-01 2004-10-28 Hitachi Cable Ltd 発光ダイオード
JP2005276899A (ja) * 2004-03-23 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子
WO2008047907A1 (fr) * 2006-10-20 2008-04-24 Panasonic Electric Works Co., Ltd. Substrat de saphir, élément luminescent à semi-conducteur nitrure utilisant le substrat de saphir, et procédé destiné à fabriquer l'élément luminescent à semi-conducteur nitrure
WO2008069482A1 (en) * 2006-12-07 2008-06-12 Electronics And Telecommunications Research Institute Manufacturing method of light emitting diode including current spreading layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100684A (ko) * 2015-02-16 2016-08-24 서울바이오시스 주식회사 발광 소자
KR102331337B1 (ko) * 2015-02-16 2021-11-26 서울바이오시스 주식회사 발광 소자

Also Published As

Publication number Publication date
JPWO2011083551A1 (ja) 2013-05-13
CN102334204A (zh) 2012-01-25
US8587022B2 (en) 2013-11-19
EP2398075A1 (en) 2011-12-21
US20120001223A1 (en) 2012-01-05
EP2398075B1 (en) 2014-07-16
WO2011083551A1 (ja) 2011-07-14
CN102334204B (zh) 2013-11-20
EP2398075A4 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
JP4833383B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP4558846B1 (ja) 窒化物系半導体素子およびその製造方法
JPWO2011010436A1 (ja) 発光ダイオード
WO2010116703A1 (ja) 窒化物系半導体素子およびその製造方法
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2008118049A (ja) GaN系半導体発光素子
JP5373230B2 (ja) 窒化物半導体発光素子およびその製造方法
US7436045B2 (en) Gallium nitride-based semiconductor device
JP4901115B2 (ja) 窒化ガリウム系半導体素子
WO2011125290A1 (ja) 窒化物系半導体素子およびその製造方法
JP5075298B1 (ja) 窒化物系半導体発光素子およびその製造方法
JP4909448B2 (ja) 窒化物系半導体素子およびその製造方法
US8729587B2 (en) Nitride semiconductor element and manufacturing method therefor
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JPWO2011135866A1 (ja) 窒化物系半導体素子およびその製造方法
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
Kuo et al. Current spreading improvement in GaN-based light-emitting diode grown on nano-rod GaN template
JP5547279B2 (ja) 窒化物系半導体素子およびその製造方法
JP2019106494A (ja) 窒化物半導体発光素子
JP5853779B2 (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Ref document number: 4833383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees