JP4832749B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4832749B2
JP4832749B2 JP2004325786A JP2004325786A JP4832749B2 JP 4832749 B2 JP4832749 B2 JP 4832749B2 JP 2004325786 A JP2004325786 A JP 2004325786A JP 2004325786 A JP2004325786 A JP 2004325786A JP 4832749 B2 JP4832749 B2 JP 4832749B2
Authority
JP
Japan
Prior art keywords
conductive film
gate
line
liquid crystal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004325786A
Other languages
English (en)
Other versions
JP2005148734A (ja
Inventor
春 基 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005148734A publication Critical patent/JP2005148734A/ja
Application granted granted Critical
Publication of JP4832749B2 publication Critical patent/JP4832749B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置に関し、特に液晶表示装置用の薄膜トランジスタ表示板に関する。
一般的な液晶表示装置(LCD)は二つの表示板と、その間に入っている誘電率異方性を有する液晶層を含む。液晶層に電界を印加し、この電界の強さを調節して、液晶層を通過する光の透過率を調節することにより所望の画像を得る。このような液晶表示装置は携帯が簡便な平板表示装置(FPD)の中で代表的なものであり、その中でも薄膜トランジスタ(TFT)をスイッチング素子として利用したTFT-LCDが主に利用されている。
薄膜トランジスタが形成される表示板には、複数のゲート線とデータ線が各々行方向と列方向に長く形成されており、薄膜トランジスタを介してこれらゲート線とデータ線に連結された画素電極が形成されている。薄膜トランジスタはゲート線を経て伝えられるゲート信号によって、データ線から伝達されるデータ信号を制御し、画素電極に伝送する。ゲート信号は駆動電圧生成部で作られたゲートオン電圧(Von)とゲートオフ電圧(Voff)の供給を受ける複数のゲート駆動ICが、信号制御部からの制御によってこれらを組み合わせて作りだす。データ信号は、信号制御部からの階調信号を複数のデータ駆動ICがアナログ電圧に変換することにより得られる。信号制御部及び駆動電圧生成部等は通常表示板の外側に位置した印刷回路基板(PCB)に備えられており、駆動ICはPCBと表示板の間に位置した可撓性印刷回路(FPC)基板上に装着されている。PCBは通常二枚を設け、この場合、表示板の上側と左側に一つずつ配置し、左側のものをゲートPCB、上側のものをデータPCBと言う。ゲートPCBと表示板との間にはゲート駆動ICが、データPCBと表示板との間にはデータ駆動ICが位置し、各々対応するPCBから信号を受ける。
一方、ゲート及びデータ駆動ICは、TCP(テープ・キャリヤ・パッケージ)実装法とCOG(チップ・オン・グラス)法で付着することができる。TCP法は駆動チップが付着したテープを薄膜トランジスタ表示板に別途に付着する方法であり、COG法は薄膜トランジスタ表示板の絶縁基板上に直接に駆動ICを付着する方法である。従来はTCP法を主に利用したが、現在はチップが占める面積の縮少と費用減少などの理由により、COG法を主に利用する。
この時、COG法を利用する場合には、薄膜トランジスタ表示板は駆動回路からの信号を伝達するために、ゲート線及びデータ線など信号線の端部に、駆動回路の出力端が連結される接触部を備え、表示板の縁には駆動回路の入力端が連結される接触部と、外部からの信号の伝達を受けるために可撓性印刷回路の出力端が連結される接触部などが形成されている。
しかしながら、このような薄膜トランジスタ表示板では、駆動回路のバンプ(接触用突起)と接触部の間、または接触部における多層導電膜の間で接触不良またはこれによる侵食が頻繁に発生する。したがって、接触部は接触不良を容易に修理でき、または侵食を防止できる配線構造を採用して接触信頼度を確保することが好ましい。
本発明が目的とする技術的課題は、接触信頼度を確保できる接触部を有する薄膜トランジスタ表示板を提供することにある。
本願第1発明の一実施例による液晶表示装置は、ゲート線、ゲート線と交差するデータ線、ゲート線のうちの一つとデータ線のうちの一つに各々連結されているスイッチング素子、スイッチング素子に連結されている画素電極、ゲート線またはデータ線に連結されており、データ線またはゲート線に駆動信号を供給する駆動回路の出力端に連結される出力接触部を有する信号線を含む。この時、信号線はゲート線、データ線、または画素電極と同一層からなる二つ以上の導電膜から構成され、出力接触部では少なくとも一つの導電膜が除去されている。
本願第2発明は、第1発明において、信号線はゲート線と同一層からなる第1導電膜、前記データ線と同一層からなる第2導電膜を含む。
本願第3発明は、第2発明において、第1導電膜はアルミニウムまたはアルミニウム合金からなっており、第2導電膜はクロムまたはモリブデンまたはモリブデン合金からなることが好ましい。
本願第4発明は、第3発明において、出力接触部では第1導電膜が除去されている。
本願第5発明は、第2発明において、第1導電膜と前記第2導電膜は絶縁膜の接触孔を通って互いに接触しており、信号線は少なくとも接触孔を覆っており、画素電極と同一層からなる第3導電膜を更に含むことが好ましい。
本願第6発明は、第5発明において、第3導電膜は透明な導電物質からなる透明導電膜、または高い反射度を有する導電物質からなる反射導電膜を含むことができる。
本願第7発明の他の実施例による液晶表示装置は、ゲート線、ゲート線と交差するデータ線、ゲート線のうちの一つとデータ線のうちの一つに各々連結されているスイッチング素子、スイッチング素子に連結されている画素電極、ゲート線及びデータ線から離隔しており、データ線またはゲート線に駆動信号を供給する駆動回路の入力端が連結される入力接触部と、外部の電気的な信号を供給するFPC基板が接触するFPC接触部と、入力接触部とFPC接触部の間に位置する中央部を有するリード線を含む。この時、リード線はゲート線、データ線または画素電極と同一層からなる少なくとも一つ以上の導電膜からなり、中央部はゲート線及びデータ線と同一層からなる二重の導電膜から構成されている。
本願第8発明は、第7発明において、リード線はゲート線と同一層からなる第1導電膜、データ線と同一層からなる第2導電膜を含む。
本願第9発明は、第8発明において、第1導電膜はアルミニウムまたはアルミニウム合金からなっており、第2導電膜はクロムまたはモリブデンまたはモリブデン合金からなることが好ましい。
本願第10発明は、第8発明において、第1導電膜と第2導電膜は第1層間絶縁膜の接触孔を通って互いに接触しており、リード線は少なくとも接触孔を覆っており、画素電極と同一層からなる第3導電膜を更に含むことが好ましい。
本願第11発明は、第10発明において、中央部の第2導電膜を覆う第2層間絶縁膜を更に含み、第3導電膜は第2層間絶縁膜の上部まで延在しているのが好ましい。
本願第12発明は、第11発明において、第3導電膜は透明な導電物質からなる透明導電膜、または高い反射度を有する導電物質からなる反射導電膜を含むことができる。
本発明では、信号線にて駆動ICの出力端が連結される接触部で、アルミニウムの導電膜を除去して接触不良を容易に修理することができる。また、リード線を二重に形成することによってリード線の断線を防止し、リード線の接触部で腐蝕が発生することを防止して接触部の接触抵抗を安定的に確保できる。また、接触補助部材を追加して接触部で腐蝕が発生することを防止し、接触信頼度を確保できる。したがって、液晶表示装置の表示特性を向上させることができる。
添付した図面を参考として、本発明の実施例に対し、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態で実現できて、ここで説明する実施例に限定されない。
図面には、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書全体に渡って類似した部分については、同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の"上に"あるとする時、これは他の部分"直ぐ上に"ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の"直ぐ上に"あるとする時には、中間に他の部分がないことを意味する。
図1は本発明の一実施例による液晶表示装置の概念図であり、図2は本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。
図1に示すように、本発明による液晶表示装置は液晶表示板組立体300、及びこれに連結されたゲート駆動部400とデータ駆動部500、ゲート駆動部400に連結された駆動電圧生成部700とデータ駆動部500に連結された階調電圧生成部800、更に、これらを制御する信号制御部600を含んでいる。
液晶表示板組立体300は等価回路で見る時、複数の表示信号線(G1-Gn、D1-Dm)とこれに連結された複数の画素を含み、各画素は表示信号線(G1-Gn、D1-Dm)に連結されたスイッチング素子(Q)とこれに連結された液晶蓄電器(CLC)及び維持蓄電器(Cst)を含む。表示信号線(G1-Gn、D1-Dm)は、走査信号またはゲート信号を伝達し、行方向に延在している複数の走査信号線またはゲート線(G1-Gn)と、画像信号またはデータ信号を伝達し、列方向に延在しているデータ信号線またはデータ線(D1-Dm)を含む。スイッチング素子(Q)は三端子の素子であって、その制御端子はゲート線(G1-Gn)に連結されており、入力端子はデータ線(D1-Dm)に連結され、出力端子は液晶蓄電器(CLC)及び維持蓄電器(Cst)の一端子に連結されている。
液晶蓄電器(CLC)はスイッチング素子(Q)の出力端子と共通電圧(Vcom)または基準電圧に連結されている。維持蓄電器(Cst)の他端子は他の電圧、例えば、基準電圧に連結されている。しかし、維持蓄電器(Cst)の他端子は直ぐ上のゲート線(以下、"前段ゲート線"という)に連結されていてもよい。前者の連結方式を独立配線方式といい、後者の連結方式を前段ゲート方式という。
一方、液晶表示板組立体300を構造的に見れば、図2のように、概略的に示すことができる。便宜上、図2には一画素だけを示した。
図2に示すように、液晶表示板組立体300は互いに対向する下部表示板100と上部表示板200及び両者間の液晶層3を含む。下部表示板100にはゲート線(Gi-1、Gi)及びデータ線(Dj)とスイッチング素子(Q)及び維持蓄電器(Cst)が備えられている。液晶蓄電器(CLC)は下部表示板100の画素電極190と上部表示板200の基準電極270を二つの端子にし、両電極190、270の間の液晶層3を誘電体として用いる。
画素電極190はスイッチング素子(Q)に連結され、基準電極270は上部表示板200の全面に形成されて共通電圧(Vcom)に連結される。
ここで液晶分子群は、画素電極190と基準電極270の間に生成される電場の変化によって、その配列を変え、これにより液晶層3を通過する光の偏光が変化する。このような偏光の変化は表示板100、200に付着された偏光子(図示せず)によって光の透過率の変化として現れる。
画素電極190はまた、維持蓄電器(Cst)を構成する。これは、基準電圧の印加を受ける別個の信号線が下部表示板100に備えられて画素電極190と重なることが原因である。特に前段ゲート方式の場合、画素電極190は絶縁体を媒介として前段ゲート線(Gi-1)と重なるので、前段ゲート線(Gi-1)が前記“別個の信号線”の替わりになる。
図2はスイッチング素子(Q)の例として、MOSトランジスタを示しており、このMOSトランジスタは、実際工程では非晶質シリコン、または多結晶シリコンをチャンネル層とする薄膜トランジスタとして実現される。
図2とは違って、基準電極270が下部表示板100に備えられる場合もあり、この時には二つの電極190、270が全て線状または棒形に作られる。そして、線状または棒形に形成された電極間に電圧を印加することで、液晶が傾斜される。
一方、色表示を実現するためには、各画素が色相を表示できるようにするべきであるが、これは画素電極190に対応する領域に赤色、緑色、または青色のカラーフィルター230を備えることによって可能である。カラーフィルター230は図2のように、主に上部表示板200の当該領域に形成されるが、下部表示板100の画素電極190上、または下に形成することもできる。
再び図1を参照すれば、駆動電圧生成部700はスイッチング素子(Q)を導通させるゲートオン電圧(Von)と、スイッチング素子(Q)を遮断させるゲートオフ電圧(Voff)などを生成する。
階調電圧生成部800は液晶表示装置の輝度に関する複数の階調電圧を生成する。
ゲート駆動部400はスキャン駆動部とも言い、液晶表示板組立体300のゲート線(G1-Gn)に連結されて駆動電圧生成部700からのゲートオン電圧(Von)とゲートオフ電圧(Voff)の組み合わせからなるゲート信号をゲート線(G1-Gn)に印加する。
また、データ駆動部500はソース駆動部とも言い、液晶表示板組立体300のデータ線(D1-Dm)に連結されて階調電圧生成部800からの階調電圧を選択してデータ信号としてデータ線(D1-Dm)に印加する。
信号制御部600はゲート駆動部400、データ駆動部500及び駆動電圧生成部700などの動作を制御する制御信号を生成し、各々該当する制御信号をゲート駆動部400、データ駆動部500及び駆動電圧生成部700に供給する。
以下、図3を参照して本発明の一実施例による液晶表示装置の構造につき詳細に説明する。
図3は本発明の一実施例による液晶表示装置を概略的に示した配置図である。
図3に示すように、ゲート線(G1-Gn)とデータ線(D1-Dm)が備えられた液晶表示板組立体300の上側には液晶表示装置を駆動するための信号制御部600、駆動電圧生成部700及び階調電圧生成部800などの回路要素が備えられている印刷回路基板(PCB)550が位置している。液晶表示板組立体300とPCB550は可撓性回路(FPC)基板511、512を介して互いに電気的物理的に連結されている。
最も左側に位置したFPC基板511には、複数のデータ伝達線521と複数の駆動信号線522、523が形成されている。データ伝達線521は組立体300に形成されたリード線321を通ってデータ駆動IC540の入力端子と連結され、階調信号を伝達する。駆動信号線522、523は各駆動IC540、440の動作に必要な電源電圧と制御信号などを組立体300に形成されたリード線321及び駆動信号線323を介して各駆動IC540、440に伝達する。
その他のFPC基板512には、これに連結されたデータ駆動IC540に駆動及び制御信号を伝達するための複数の駆動信号線522が形成されている。
これら信号線521-523はPCB550の回路要素と連結されて、これから信号を受ける。
一方、駆動信号線523は別途のFPC基板に形成することができる。
図3のように、液晶表示板組立体300に備えられた横方向ゲート線(G1-Gn)と縦方向データ線(D1-Dm)の交差によって限定される複数の領域(以下、交差領域と記す)、つまり画素領域が集まって、画像を表示する表示領域(D)を成す。表示領域(D)の外側(斜線を引いた部分)には、ブラックマトリックス220が備えられていて、表示領域(D)の外部に漏洩する光を遮断している。ゲート線(G1-Gn)とデータ線(D1-Dm)は表示領域(D)内で各々実質的に平行な状態を維持するが、表示領域(D)を逸脱すれば扇骨のように、グループ別に1ケ所に集まり、互いの間隔が狭くなって再び実質的な平行状態になるが、この領域をファンアウト領域という。
液晶表示板組立体300の表示領域(D)外の上側の縁には、複数のデータ駆動IC540が横方向に順次に装着されている。データ駆動IC540の間には、IC同士の連結線541が形成されていて、FPC基板511を通って最も左側に位置したデータ駆動IC540に供給されるキャリー信号(桁上げ信号または移送信号)を、次のデータ駆動IC540に順次に伝達する。
また、各データ駆動IC540の下には、一つ以上の検査線125を形成することができる。各検査線125は主に横方向に延在しており、その一側が上に向かって延在して、その先には検査パッド(図示せず)が連結されている。各検査線125にはデータ線(D1-Dm)が連結されているが、検査線125の数が二つ以上であれば、検査線125とデータ線(D1-Dm)は交互に連結される。例えば、図3には二つの検査線125があって、上側の検査線125には奇数番目データ線(D1、D3)が、下側の検査線125には偶数番目データ線(D2、D4)が連結されている。
また、液晶表示板組立体300の左側の縁には、四つのゲート駆動IC440が縦方向に並べて装着されている。ゲート駆動IC440の付近には、先に言及した複数の駆動信号線323が形成されている。これら駆動信号線323はFPC基板511の駆動信号線523とゲート駆動IC440の間、またはゲート駆動IC440同士などを電気的に連結する。この時、ゲート駆動IC440は下部表示板100にスイッチング素子、または駆動信号線323と直接形成されることができて、図面に示されている構造とは違い、複数の薄膜トランジスタまたは信号線を含む構造を有することができる。
前記のように、液晶表示板組立体300は二つの表示板100、200を含み、その中で、薄膜トランジスタを備えた下部表示板100を"薄膜トランジスタ表示板"という。図3で駆動信号線323、リード線321、連結線541、検査線125などが薄膜トランジスタ表示板100に備えられているので、薄膜トランジスタ表示板100の構造について図4乃至図10を参照して詳細に説明する。
図4は本発明の一実施例による液晶表示装置用の薄膜トランジスタ表示板を示した配置図であって、図3のゲート線とデータ線及びその交差領域を拡大して示したものであり、図5は図4の薄膜トランジスタ表示板をV-V´線に沿って切断した断面図である。図6は本発明の一実施例による図3のA部分を拡大して示した配置図である。また、図7は本発明の一実施例による信号線とデータ駆動ICの連結部の付近を拡大して示した配置図であり、図8は図7のVIII-VIII´線に沿って切断した断面図である。
図4及び図5のように、透明な絶縁基板110上に酸化ケイ素または窒化ケイ素からなる遮断層111が形成されており、遮断層111上の画素部にはn型不純物が高濃度にドーピングされているソース領域153とドレイン領域155、及びこれらの間に位置して不純物がドーピングされていないチャンネル領域154が含まれた薄膜トランジスタの多結晶シリコン層150が形成されている。
多結晶シリコン層150を含む基板110上にはゲート絶縁膜140が形成されており、その上部には一方向に長く延在したゲート線121が各々形成されており、ゲート線121の一部が延びて多結晶シリコン層150のチャンネル領域154と重なっており、重なるゲート線121の一部分は薄膜トランジスタのゲート電極124として用いられる。そしてソース領域153とチャンネル領域154との間、ドレイン領域155とチャンネル領域154との間にはn型不純物が低濃度にドーピングされている低濃度ドーピング領域152が各々形成されている。
また、画素部のゲート絶縁膜140上部には画素の維持容量を増加させるための維持電極線131がゲート線121と平行になって、同一物質で同一層に形成されている。多結晶シリコン層150と重ねられる維持電極線131の一部は維持電極133になり、維持電極133と重畳する多結晶シリコン層150は維持電極領域157になり、維持電極領域157の両側にも低濃度ドーピング領域152が各々形成されており、維持電極領域157の一側には高濃度ドーピング領域158が位置する。ゲート線121の一端部分は外部回路と連結するために、ゲート線121の幅より広く形成することができ、ゲート駆動回路の出力端に直接連結することもできる。
この時、ゲート線121は低い比抵抗を有するアルミニウム(Al)またはアルミニウム合金の単一導電膜、またはこれらを含む多層導電膜からなり、この後に形成される他の膜は、高さをなだらかに変化させるために30-90゜範囲の傾斜角を持つテーパ構造を有する。
ゲート線121及び維持電極線131が形成されているゲート絶縁膜140d、140上には、第1層間絶縁膜601が形成されている。第1層間絶縁膜601には、ソース領域153とドレイン領域155を各々露出する第1及び第2接触孔141、142が開口されている。
第1層間絶縁膜601上にはゲート線121と交差して画素領域を定義するデータ線171が形成されている。データ線171の一部分、または分枝型部分は第1接触孔141を通してソース領域153と連結されており、ソース領域153と連結されている部分は薄膜トランジスタのソース電極173として用いられる。データ線171の一端部分は外部回路と連結するために、データ線171の幅より広く形成(図示せず)することができ、データ駆動回路の出力端に直接連結することもできる。
そしてデータ線171と同一層には、ソース電極173と一定の距離を置いて離れて形成されており、第2接触孔142を通してドレイン領域155と連結されるドレイン電極175が形成されている。
データ線171及びドレイン電極175が乗っている第1層間絶縁膜601上には、 平坦化特性が優秀で感光性を有する有機物質、またはプラズマ化学気相蒸着(PECVD)で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、などから成る第2層間絶縁膜602が形成されている。第2層間絶縁膜602にはドレイン電極175を露出させる第3接触孔143を明ける。
第2層間絶縁膜602上には第3接触孔143を通ってドレイン電極175dに連結されている画素電極190が各画素領域に形成されている。この時、画素電極190は、透過モードの液晶表示装置ではITO(インジウム錫酸化物)またはIZO(インジウム亜鉛酸化物)などのような透明な導電物質からなり、反射モードの液晶表示装置ではアルミニウムまたはその合金などのように高い反射度を有する導電物質からなり、半透過モードの液晶表示装置では、透明な導電物質からなる透明導電膜と、高い反射度を有する導電物質からなる反射導電膜の双方を含み、反射導電膜は透明導電膜を露出させる透過部を有する
一方、前記のように、本発明の実施例による薄膜トランジスタ表示板100には、図6のように、横方向に延在している検査線125、ゲート線121または縦方向に延在しているデータ線171と電気的に連結されて走査信号またはゲート信号などを伝達する信号線127、外部から伝えられる信号を受信するためのリード線321が配置されている。
信号線127、検査線125及びリード線321は単一層で形成されることもできるが、二重層以上に形成することもできる。この時、一つの層は比抵抗が小さい物質を用い、他の層は他物質との接触特性が良い物質で形成することが好ましい。図7乃至図9から見る信号線127、検査線125及びリード線321は、ゲート線121と同一層であり、アルミニウムまたはアルミニウム合金からなるゲート導電膜125g、127g、321g、データ線171と同一層であり、クロムとモリブデンまたはモリブデン合金の単一膜または二重膜、またはこの中の一つの導電膜とアルミニウムまたはアルミニウム合金の二重膜からなるデータ導電膜125d、127d、321d及び画素電極190と同一層であり、ITOまたはIZOを含む画素導電膜125p、127p、321pを含む。
更に詳しくは、信号線127はデータ駆動IC540の出力バンプが接触する出力バンプ接触部a1を有するが(図3及び図7参照)、ゲート導電膜127gは出力バンプ接触部a1までは延在しておらず、第1層間絶縁膜601の接触孔127cを通ってゲート導電膜127gとデータ導電膜127dは互いに連結されており、画素導電膜127pはデータ導電膜127dを覆っている。したがって、データ駆動IC540の出力バンプと出力バンプ接触部a1が圧着だけでは接触しない時に、レーザーを利用して修理しても接触部では腐蝕が発生しなくて容易に修理することができる。つまり、データ駆動IC540を実装した時、出力バンプ接触部a1で接触不十分などの不良が発生すれば、レーザーを利用して出力バンプ接触部a1とデータ駆動IC540の出力端を溶着接続させなければならない。この時、本発明の実施例による構造とは違ってアルミニウムを含むゲート導電膜127gが出力バンプ接触部a1まで延びている場合には、レーザー照射時に、アルミニウムを含むゲート導電膜127gとITOを含む画素導電膜127pが互いに短絡されて接触部a1で腐蝕が発生する。しかし、本発明のように出力バンプ接触部a1からアルミニウムの導電膜が除去されていて、容易に接触不良を修理することができると同時に、接触部では腐蝕が発生せず接触部の接触信頼度を確保することができ、これを通じて液晶表示装置の表示特性を向上させることができる。ここで、3層の導電膜127p、127d、127gが全部必須ではなく、選択的に適用することができる。また、画素導電膜127pはデータ導電膜127g及びゲート導電膜127d(125d連結部を除く)を全面的に覆っているが、局部的に接触孔127cが密集している連結部にだけ配置することも可能で、画素電極190が透明導電膜と反射導電膜を含むが、画素導電膜127pは透明導電膜または反射導電膜を選択的に利用することができる。
検査線125はゲート導電膜125g、画素導電膜125p及びデータ導電膜125dを含むが、第1層間絶縁膜601にはゲート導電膜125gを露出する接触孔125cが明けられていて、接触孔125cを通って検査線125のゲート導電膜125gは信号線125のデータ導電膜125dと連結され、データ導電膜125dはデータ導電膜127dと細い線状部で図7のように連結されている。この時、画素導電膜125pは接触孔125cの上部にだけ局部的に島形に形成することもできるが、線状に形成することもできる。
リード線321は、図において、検査線125の上側(一側とする)に隣接して位置し、データ駆動IC540の入力バンプを連結する入力バンプ接触部a3と、この入力バンプ接触部a3に対向する他方向に位置してFPC基板511が連結されるFPC接触部a2と、を有する。入力バンプ接触部a3とFPC接触部a2を繋ぐリード線321の中央部a4は、その面上に形成されている第2層間絶縁膜602で覆われており、中央部4aは低い比抵抗を有するゲート導電膜321gとクロムなどからなるデータ導電膜321dの二重膜で構成されており、接触部a3、a2で接触孔321cを通って互いに接触している。この時、接触部a2、a3においてデータ導電膜321dはゲート導電膜321gを大部分覆っていて、画素導電膜321pはゲート導電膜321gの周縁部と接するだけである。したがって、接触部では接触抵抗を最少化できると同時に、腐蝕の発生を防止できる。これにより接触部a2、a3の接触信頼度を確保でき、表示装置の表示特性を向上させることができる。
このような本発明の実施例による構造において、画素導電膜125p、127p、321pは接触部a1、a2、a3の接触特性を補完してゲート導電膜125g、127g、321gまたはデータ導電膜125d、127d、321dを保護し、接触部で腐蝕が発生することを防止する接触補助部材機能を有する。
以下、このような液晶表示装置の表示動作に対してもう少し詳細に説明する。
PCB550に備えられている信号制御部600は外部のグラフィック制御機(図示せず)からRGBデータ信号(R、G、B)及びその表示を制御する制御入力信号、例えば、垂直同期信号(Vsync)と水平同期信号(Hsync)、メインクロック(CLK)、データイネーブル信号(DE)などの供給を受ける。信号制御部600は、制御入力信号に基づいてゲート制御信号及びデータ制御信号を生成して、階調信号(R、G、B)を液晶表示板組立体300の動作条件に合うように適切に処理した後、ゲート制御信号をゲート駆動部400と駆動電圧生成部700に送出し、データ制御信号と処理された階調信号(R´、G´、B´)はデータ駆動部500に送出する。
ゲート制御信号はゲートオンパルス(ゲート信号のハイ区間)の出力開始を指示する垂直同期開始信号(STV)、ゲートオンパルスの出力時期を制御するゲートクロック信号(CPV)、及びゲートオンパルスの幅を限定するゲートオンイネーブル信号(OE)などを含む。この中でゲートオンイネーブル信号(OE)とゲートクロック信号(CPV)はゲート駆動部400に供給される。データ制御信号は階調信号の入力開始を指示する水平同期開始信号(STH)とデータ線に当該データ電圧を印加するロード信号(LOADまたはTP)、データ電圧の極性を反転させる反転制御信号(RVS)及びデータクロック信号(HCLK)などを含む。
この時、ゲート駆動部400に供給されるゲート制御信号は駆動信号線523、323を通して伝えられて、データ制御信号及び階調信号はリード線321を通ってデータ駆動部500に伝達される。
一方、駆動電圧生成部700は信号制御部600からの制御信号によってゲートオン電圧(Von)、ゲートオフ電圧(Voff)、及び基準電極270に印加される共通電圧(Vcom)を生成して、ゲートオン電圧(Von)とゲートオフ電圧(Voff)を駆動信号線523、323を経てゲート駆動部400に供給する。そして階調電圧生成部800は液晶表示装置の輝度に関わる複数の階調電圧を生成してリード線321を通してデータ駆動部500に印加する。
ゲート駆動部400は信号制御部600からのゲート制御信号によってゲートオン電圧(Von)を順次にゲート線(G1-Gn)に印加して、このゲート線(G1-Gn)に連結されたスイッチング素子(Q)を導通させる。これと同時に、データ駆動部500は信号制御部600からのデータ制御信号によって、導通したスイッチング素子(Q)を含む画素に対する階調信号(R´、G´、B´)に対応する階調電圧生成部800からのアナログ階調電圧を、データ信号として当該データ線(D1-Dm)に供給する。データ線(D1-Dm)に供給されたデータ信号は導通したスイッチング素子(Q)を介して当該画素に印加される。このような方式で、1フレームの間、全てのゲート線(G1-Gn)に対して、順次にゲートオン電圧(Von)を印加して全ての画素にデータ信号を印加する。この時、1フレームが終わってデータ駆動部500に反転制御信号(RVS)が供給されれば、次のフレームの全てのデータ信号の極性が変わる。
この過程をより詳細に説明する。垂直同期開始信号(STV)を受けた1番目(最初の)ゲート駆動IC440は駆動電圧生成部700からの二つの電圧(Von、Voff)のうちのゲートオン電圧(Von)を選択して、1番目(最初の)ゲート線G1に出力する。この時、他のゲート線(G2-Gn)にはゲートオフ電圧(Voff)が印加されている。
1番目ゲート線G1に連結されたスイッチング素子(Q)はゲートオン電圧(Von)によって導通して、1番目(最初の)行のデータ信号が導通したスイッチング素子(Q)を通って第一行の画素の液晶蓄電器(CLC)及び維持蓄電器(Cst)に印加される。一定の時間が過ぎて1番目行の画素の蓄電器(CLC、Cst)の充電が完了すれば、1番目ゲート駆動IC440は1番目ゲート線G1にゲートオフ電圧(Voff)を印加して連結されたスイッチング素子(Q)を遮断して、2番目ゲート線G2にゲートオン電圧(Von)を印加する。
このような方式で連結された全てのゲート線にゲートオン電圧(Von)を少なくとも1回ずつ印加した1番目ゲート駆動IC440は、走査が完了したことを知らせるキャリー信号を信号線323を経て2番目ゲート駆動IC440に伝送する。
キャリー信号を受けた2番目ゲート駆動IC440は、同じ方式で自分自身と連結された全てのゲート線に対して走査を行い、これが終わればキャリー信号を信号線323を経て、次のゲート駆動IC440に伝送する。このような方式で最後のゲート駆動IC440の走査動作が完了すれば、1フレームが完了する。
以上で本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲は、これに限定されることなく、請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良の形態、また本発明の権利範囲に属するものである。
本発明の一実施例による液晶表示装置の概念図である。 本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。 本発明の一実施例による液晶表示装置を概略的に示した配置図である。 本発明の一実施例による液晶表示装置用の薄膜トランジスタ表示板を示した配置図であって、図3のゲート線とデータ線及びその交差領域を拡大して示したものである。 図4の薄膜トランジスタ表示板をV-V´線に沿って切断した断面図である。 本発明の一実施例による図3のA部分を拡大して示した配置図である。 本発明の一実施例による液晶表示装置において、データ線と駆動回路との連結部の付近を拡大して示した配置図である。 図7のVIII-VIII´線に沿って切断した各断面図である。 図7のIX-IX´線に沿って切断した各断面図である。
符号の説明
3 液晶層
100 下部表示板
110 基板
111 遮断層
121 ゲート線
124 ゲート電極
125 検査線
125c、127c、321c 接触孔
125g、127g、321g ゲート導電膜
125d、127d、321d データ導電膜
125p、127p、321p 画素導電膜
127 信号線
131 維持電極線
133 維持電極
140 ゲート絶縁膜
141、142、143 第1、2、3接触孔
150 多結晶シリコン層
152 低濃度ドーピング領域
153 ソース領域
154 チャンネル領域
155 ドレイン領域
157 維持電極領域
158 高濃度ドーピング領域
171 データ線
173 ソース電極
175 ドレイン電極
190 画素電極
200 上部表示板
220 ブラックマトリックス
230 カラーフィルター
270 基準電極
300 液晶表示板組立体
321 リード線
323 駆動信号線
400 ゲート駆動部
440、540 ゲート駆動IC
500 データ駆動部
511、512 FPC基板
521 データ伝達線
522、523 駆動信号線
541 連結線
550 PCB
600 信号制御部
601、602 第1、2層間絶縁膜
700 駆動電圧生成部
800 階調電圧生成部

Claims (7)

  1. ゲート線、
    前記ゲート線と交差するデータ線、
    前記ゲート線のうちの一つと前記データ線のうちの一つに各々連結されているスイッチング素子、
    前記スイッチング素子に連結されている画素電極、
    前記ゲート線または前記データ線に連結されており、前記データ線または前記ゲート線に駆動信号を供給する駆動回路の出力端に連結される出力接触部を有する信号線を含み、
    前記信号線は前記ゲート線と同一層に形成されて、アルミニウム、またはアルミニウム合金からなる第1導電膜と、前記データ線と同一層に形成されて、クロムまたはモリブデン、またはモリブデン合金からなる第2導電膜と、前記画素電極と同一層に形成されている第3導電膜とを含み、
    前記出力接触部では前記第1導電膜が除去されており、
    前記第1導電膜と前記第2導電膜との間に位置する第1層間絶縁膜を更に含み、前記第1導電膜と前記第2導電膜は前記第1層間絶縁膜の接触孔を通って互いに接触しており、
    前記第3導電膜は前記接触孔を覆っていることを特徴とする、液晶表示装置。
  2. 前記第3導電膜は透明な導電物質からなる透明導電膜、または高い反射度を有する導電物質からなる反射導電膜を含むことを特徴とする、請求項に記載の液晶表示装置。
  3. 前記ゲート線及び前記データ線から離隔しており、前記データ線または前記ゲート線に駆動信号を供給する駆動回路の入力端が連結される入力接触部と、外部の電気的な信号を供給するFPC基板が接触するFPC接触部と、前記入力接触部と前記FPC接触部の間に位置する中央部を有するリード線をさらに含み、
    前記リード線は前記ゲート線、前記データ線、または前記画素電極と同一層からなる少なくとも一つ以上の導電膜からなっており、前記中央部は前記ゲート線及び前記データ線と同一層からなる二重の導電膜からなることを特徴とする、請求項1に記載の液晶表示装置。
  4. 前記リード線は前記第1導電膜と前記第2導電膜とを含むことを特徴とする、請求項に記載の液晶表示装置。
  5. 前記リード線の第1導電膜と前記リード線の第2導電膜は前記第1層間絶縁膜の接触孔を通って互いに接触しており、
    前記リード線は少なくとも前記接触孔を覆っている前記第3導電膜を更に含むことを特徴とする、請求項に記載の液晶表示装置。
  6. 前記中央部の前記リード線の第2導電膜を覆う第2層間絶縁膜を更に含み、
    前記リード線の第3導電膜は前記第2層間絶縁膜の上部まで延在していることを特徴とする、請求項に記載の液晶表示装置。
  7. 前記リード線の第3導電膜は透明な導電物質からなる透明導電膜、または高い反射度を有する導電物質からなる反射導電膜を含むことを特徴とする、請求項に記載の液晶表示装置。
JP2004325786A 2003-11-12 2004-11-10 液晶表示装置 Expired - Fee Related JP4832749B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-079693 2003-11-12
KR1020030079693A KR101006438B1 (ko) 2003-11-12 2003-11-12 액정 표시 장치

Publications (2)

Publication Number Publication Date
JP2005148734A JP2005148734A (ja) 2005-06-09
JP4832749B2 true JP4832749B2 (ja) 2011-12-07

Family

ID=34545854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325786A Expired - Fee Related JP4832749B2 (ja) 2003-11-12 2004-11-10 液晶表示装置

Country Status (5)

Country Link
US (2) US7486367B2 (ja)
JP (1) JP4832749B2 (ja)
KR (1) KR101006438B1 (ja)
CN (1) CN1617034B (ja)
TW (1) TWI376539B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
KR101112551B1 (ko) * 2005-02-07 2012-02-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
JP5103717B2 (ja) * 2005-08-09 2012-12-19 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
TWI322319B (en) * 2005-12-30 2010-03-21 Au Optronics Corp Active component array substrate
KR101404542B1 (ko) * 2006-05-25 2014-06-09 삼성디스플레이 주식회사 액정 표시 장치
KR100884463B1 (ko) * 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
US8432344B2 (en) * 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
TWI424411B (zh) * 2009-12-31 2014-01-21 Au Optronics Corp 電致發光裝置
KR102099311B1 (ko) * 2013-05-31 2020-04-10 삼성디스플레이 주식회사 표시장치
CN104795029B (zh) * 2014-01-16 2017-06-06 矽创电子股份有限公司 栅极驱动器及其电路缓冲器
CN105679967B (zh) * 2014-11-18 2018-06-26 昆山国显光电有限公司 掩膜板、制备有机发光显示装置的方法
JP2016224297A (ja) * 2015-06-01 2016-12-28 株式会社ジャパンディスプレイ 表示装置
KR102622269B1 (ko) * 2016-04-26 2024-01-08 삼성디스플레이 주식회사 표시 장치
KR102439673B1 (ko) * 2017-06-19 2022-09-05 삼성디스플레이 주식회사 표시 장치
KR20200017012A (ko) * 2018-08-07 2020-02-18 삼성디스플레이 주식회사 표시 장치
KR20200117098A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
TWI718772B (zh) 2019-11-20 2021-02-11 元太科技工業股份有限公司 顯示裝置
EP4095920A4 (en) * 2020-01-22 2023-01-25 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
CN113724592B (zh) * 2021-08-27 2023-10-10 京东方科技集团股份有限公司 一种显示模组及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125411B2 (ja) * 1992-02-21 2001-01-15 株式会社日立製作所 液晶表示装置
KR950010661B1 (ko) 1992-11-07 1995-09-21 엘지전자주식회사 티에프티 엘씨디(tft-lcd)용 신호선 제조방법 및 구조
US5748179A (en) 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR100338480B1 (ko) * 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JPH10133216A (ja) 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100264162B1 (ko) 1997-08-28 2000-08-16 구본준 액정표시장치의 기판에 형성되는 패드의 구조 및 그 제조방법
JP3805523B2 (ja) * 1998-03-10 2006-08-02 シャープ株式会社 薄膜デバイス
JP3752846B2 (ja) * 1998-06-08 2006-03-08 カシオ計算機株式会社 表示装置
JP2000137445A (ja) * 1998-11-02 2000-05-16 Toshiba Corp 平面表示装置
JP4381498B2 (ja) 1999-02-16 2009-12-09 エーユー オプトロニクス コーポレイション Cog構造の液晶表示装置
JP2001118994A (ja) 1999-10-20 2001-04-27 Matsushita Electronics Industry Corp 半導体装置
KR100695303B1 (ko) 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
JP3670580B2 (ja) * 2000-12-20 2005-07-13 シャープ株式会社 液晶表示装置およびその製造方法
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100737896B1 (ko) 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
KR100816335B1 (ko) 2001-09-18 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법
KR100813019B1 (ko) * 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
US7486367B2 (en) 2009-02-03
US20090179204A1 (en) 2009-07-16
CN1617034A (zh) 2005-05-18
JP2005148734A (ja) 2005-06-09
KR101006438B1 (ko) 2011-01-06
CN1617034B (zh) 2010-04-07
KR20050045570A (ko) 2005-05-17
TW200516305A (en) 2005-05-16
US7868986B2 (en) 2011-01-11
US20050098785A1 (en) 2005-05-12
TWI376539B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
JP4832749B2 (ja) 液晶表示装置
KR100864501B1 (ko) 액정 표시 장치
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
TWI396023B (zh) 液晶顯示器
JP5441301B2 (ja) 液晶表示装置
JP5014582B2 (ja) 薄膜トランジスタ表示板
TWI387800B (zh) 顯示裝置
KR100900537B1 (ko) 액정 표시 장치, 그 검사 방법 및 제조 방법
US7646017B2 (en) Thin film transistor array panel including assistant lines
US20070085797A1 (en) Thin film transistor array panel and liquid crystal display
US20070164948A1 (en) Liquid crystal display
JP2004310024A5 (ja)
JP2005309437A (ja) 表示装置及びその駆動方法
US20080024406A1 (en) Liquid Crystal Display
US20070052878A1 (en) Thin film transistor arrray panel and a repairing method thereof
KR100973803B1 (ko) 액정 표시 장치
KR20040015595A (ko) 액정 표시 장치
KR20050110745A (ko) 검사 수단을 가지는 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110921

R150 Certificate of patent or registration of utility model

Ref document number: 4832749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees