JP4810130B2 - 物理量測定センサ - Google Patents

Description

本発明は、圧力分布及び温度分布を検出するための物理量測定センサに関する。

例えば、特許文献１に開示されているように、外部から作用する圧力を検知する感圧部がマトリックス状に配列された平面体を含んで構成される車両のシートに適用されるシートセンサが知られている。
ところで、このようなシートセンサの感圧部は、加わる圧力に応じた出力が得られる点で優れているが、温度や湿度により電気抵抗値などの電気的特性値が大きく変化してしまうため、検出される圧力が変動しやすい。この問題を解消すべく、特許文献１では、複数の圧力検出素子で構成される検出部に温度検知素子を形成し、この温度検知素子の検知する温度に基づいて温度補償する技術を開示している。
特開２００３−１４５６４号公報

ところで、特許文献１に開示された技術では、複数の圧力検出素子毎に温度検知素子を設けるため、温度補償の精度も比較的低く、圧力検出素子毎に温度検知素子を設けると、配線の数が増大しセンサが非常に大型化するので現実的でない。また、特許文献１に開示された技術では、圧力分布の測定は可能であるが、温度分布の測定は困難である。

本発明は、上記の事情に鑑みて成されたものであり、その目的とするところは、配線及びスイッチの数が大幅に削減されて小型化されると共に、検出精度が向上した物理量測定センサを提供することにある。

本発明に係る物理量測定センサは、複数の行電極と複数の列電極との交差部分に形成されて外的要因により抵抗値が変化する抵抗素子を備える抵抗値センサと、複数の行電極と複数の列電極との交差部分に形成されて外的要因により静電容量が変化する静電容量素子を備える静電容量センサと、静電容量素子の静電容量及び抵抗素子の抵抗値を検出する検出手段と、を備える物理量測定センサであって、抵抗値センサと静電容量センサとは互いに重ね合わされて、互いの行電極同士及び互いの列電極同士が電気的に接続されており、抵抗値センサ及び静電容量センサの行電極及び列電極を選択的に検出手段に接続して対応する抵抗素子及び静電容量素子を並列に検出手段に接続するスイッチ手段を有する、ことを特徴としている。
この構成によれば、抵抗値センサと静電容量センサとは互いに重ね合わされて、互いの行電極同士及び互いの列電極同士が電気的に接続されるので、抵抗値センサと静電容量センサとの間の配線の数を大幅に削減できると共に、抵抗値センサ及び静電容量センサと検出手段との接続が共通のスイッチ手段によりなされるので、スイッチの数も大幅に削減できる。

上記構成において、抵抗値センサは、外気温に基づいて抵抗値が変化し、静電容量センサは、外部から作用する圧力に基づいて静電容量が変化する、構成を採用できる。
この構成によれば、圧力分布と温度分布の双方を少ない配線及びスイッチにより検出できる。

上記構成において、検出手段は、選択された抵抗素子及び静電容量素子に直流電圧を印加する直流電圧印加手段と、選択された抵抗素子及び静電容量素子に交流電圧を印加する交流電圧印加手段と、直流電圧が印加された抵抗素子及び静電容量素子の出力電圧を検出する直流電圧検出手段と、交流電圧の位相と、交流電圧が印加された抵抗素子及び静電容量素子の出力電圧の位相とを検出する位相検出手段と、直流電圧印加手段の印加電圧と直流電圧検出手段の検出電圧とに基づいて、選択された抵抗素子の抵抗値を検出する抵抗値検出手段と、位相検出手段の検出した各位相から位相差を算出する位相差算出手段と、を備え、直流電圧と交流電圧とを時間的に分けて印加して算出した抵抗値及び位相差に基づいて静電容量素子の静電容量を算出する、構成を採用できる。
この構成によれば、直流電圧から抵抗値を算出するため、算出した抵抗値が高精度となり、その結果、算出した静電容量の精度も向上する。

上記構成において、位相差検出手段は、印加した交流電圧のゼロクロスタイミングと交流電圧が印加された抵抗素子及び静電容量素子の出力電圧のゼロクロスタイミングとの差に基づいて、位相差を算出する、構成を採用できる。
この構成によれば、交流電圧印加時の位相差と、直流電圧のみを印加したときの抵抗値とに基づいて静電容量を算出するため、静電容量の算出精度を高めることができる。

本発明によれば、抵抗値センサ及び静電容量センサの行電極同士及び列電極同士を電気的に接続するので、配線を省略化できて小型のセンサを得ることができる。
また、本発明によれば、抵抗値センサ及び静電容量センサを検出手段に共通のスイッチ手段を用いて接続するので、配線をさらに省略化できて一層の小型化が可能となる。

以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
図１ないし図５は本発明の一実施形態を示す図であって、図１は物理量測定センサの構成を示す平面図、図２は物理量測定センサの構成を示す斜視図、図３は物理量測定センサに形成される静電容量素子及び抵抗素子の電気的な接続関係を示す図、図４は物理量測定センサにおける検出回路の機能ブロック図、図５は検出回路の一部を構成する回路図である。
この物理量測定センサ１０は、図１及び図２に示すように、抵抗値センサ２０、静電容量センサ３０、検出手段としての検出回路５０等から構成されている。

抵抗値センサ２０は、図１ないし図３に示すように、列方向に配置されてシート状に形成された複数（３本）の列電極２１、列方向に配置されてシート状に形成された複数（３本）の行電極２２、複数の列電極２１と複数の行電極２２との交差部分に形成されて抵抗値センサの外的要因とは異なる外的要因、例えば、外気温に基づいて抵抗値が変化する抵抗素子としてのサーミスタ２３等から構成されている。
サーミスタ２３は、それぞれ列電極２１と行電極２２とに電気的に接続されて、マトリクス状に配置されている。

静電容量センサ３０は、図１ないし図３に示すように、列方向に配置されてシート状に形成された複数（３本）の列電極３１、行方向に配置されてシート状に形成された複数（３本）の行電極３２、複数の列電極３１と複数の行電極３２との交差部分に形成されて外的要因、例えば、外部からの圧力の作用に基づいて静電容量が変化する静電容量素子３３等から構成されている。
列電極３１は、抵抗値センサ２０の列電極２１にそれぞれ対応して配置されており、各列電極３１，２１の一端部は互いに電気的に接続されている。
行電極３２は、抵抗値センサ２０の行電極２２にそれぞれ対応して配置されており、各行電極３２，２２の一端部は互いに電気的に接続されている。
静電容量素子３３は、例えば、列電極３１と行電極３２との各交差部分において、列電極３１と行電極３２とが対向して形成される隙間により構成される。この隙間の間隔が外部からの圧力の作用により変化することにより各静電容量素子３３の静電容量も変化する。

上記の抵抗値センサ２０と静電容量センサ３０とは、図１ないし図３においては、配線により互いに電気的に接続されているように示したが、実際には、図４に示すように、互いに重ね合わされており、そして、互いの列電極２１，３１同士及び互いの行電極２２，３２同士が電気的に接続されている。これにより、列電極２１，３１同士及び行電極２２，３２同士を電気的に接続するための配線が大幅に削減される。

検出回路５０は、図４に示すように、スイッチ手段としてのマルチプレクサ６０，７０、直流電圧印加手段及び交流電圧印加手段としての基本波形生成部８０、直流電圧検出手段としての静電容量・抵抗検出部９０、位相検出手段としての位相信号検出部１００、Ａ／Ｄ変換部１１０、抵抗値検出手段及び位相差算出手段としての演算部１２０等から構成される。

マルチプレクサ６０は、複数の行電極２２，３２の一つを静電容量・抵抗検出部４０へ選択的に接続する。
マルチプレクサ７０は、複数の列電極２１，３１の一つを静電容量・抵抗検出部４０へ選択的に接続する。
マルチプレクサ６０，７０によって選択された行電極２２，３２及び列電極２１，３１の交差部分にあるサーミスタ２３及び静電容量素子３３は並列に静電容量・抵抗検出部９０に接続される。

基本波形生成部８０は、静電容量・抵抗検出部９０を通じて並列に接続されたサーミスタ２３及び静電容量素子３３に所定の直流電圧を印加し得ると共に、所定周波数ωの交流電圧を印加し得る。すなわち、基本波形生成部８０は、直流電圧印加手段と交流電圧印加手段とを構成している。また、基本波形生成部８０は、直流電圧と交流電圧とを時間的に分けて印加する。

静電容量・抵抗検出部９０は、計測すべき行電極２２，３２及び列電極２１，３１をマルチプレクサ６０，７０により選択し、選択した行電極２２，３２と列電極２１，３１との交差部分にある、サーミスタ２３の抵抗値及び静電容量素子３３の静電容量を検出し、位相信号検出部１００及びＡ／Ｄ変換部１１０へ出力する。
この静電容量・抵抗検出部９０は、例えば、図５に示すように、抵抗Ｒ１〜Ｒ６、オペアンプＵ１，Ｕ２等から構成される。
図５において、抵抗Ｒ１の一端は基本波形生成部８０に接続され、他端がオペアンプＵ１の反転入力端子に接続されている。

オペアンプＵ１は、その非反転入力端子が接地されており、出力端子に抵抗Ｒ２の一端が接続されている。このオペアンプＵ１は、マルチプレクサ６０，７０によって選択したサーミスタ２３と接続されることにより、選択されたサーミスタ２３がオペアンプＵ１の反転入力端子と出力端子との間に接続され、抵抗Ｒ１、サーミスタ２３及びオペアンプＵ１により反転増幅回路を構成する。

抵抗Ｒ２は、その他端がオペアンプＵ２の反転入力端子に接続されている。
抵抗Ｒ４は、その一端がオペアンプＵ２の出力端子に接続され、その他端が抵抗Ｒ５の一端に接続されている。抵抗Ｒ５は、その他端が抵抗Ｒ６の一端に接続されていると共にＡ／Ｄ変換部１１０に接続されている。抵抗Ｒ６の他端は、接地されている。
オペアンプＵ２は、その非反転入力端子に、指令電圧Ｖｒｅｆが入力されていると共に、その反転入力端子と出力端子との間に抵抗Ｒ３が接続されている。

位相信号検出部１００は、選択されたサーミスタ２３及び静電容量素子３３へ入力される交流電圧の位相とその出力電圧の位相とを検出する。
この位相信号検出部１００は、例えば、図５に示すように、オペアンプＵ３，Ｕ４、抵抗Ｒ７〜Ｒ１０、トランジスタＴＲ１，ＴＲ２等から構成されている。

図５において、オペアンプＵ４は、その非反転入力端子がオペアンプＵ１の反転入力端子側に接続され、その反転入力端子が接地されている。オペアンプＵ４は、基本波形生成部８０の出力する交流電圧がマイナス側からプラス側に変化すると、プラスの電圧を出力し、基本波形生成部８０の出力する交流電圧がプラス側からマイナス側に変化すると、マイナスの電圧を出力する。すなわち、オペアンプＵ４は、基本波形生成部８０の印加する交流電圧のゼロクロスタイミングを検出する。

オペアンプＵ３は、その非反転入力端子がオペアンプＵ１の出力端子側に接続され、その反転入力端子が接地されている。オペアンプＵ３は、オペアンプＵ１の出力する交流電圧がマイナス側からプラス側に変化すると、プラスの電圧を出力し、オペアンプＵ１の出力する交流電圧がプラス側からマイナス側に変化すると、マイナスの電圧を出力する。すなわち、オペアンプＵ３は、選択されたサーミスタ２３及び静電容量素子３３の出力電圧のゼロクロスタイミングを検出すると共に位相検出手段を構成している。

トランジスタＴＲ１は、抵抗Ｒ９を介してオペアンプＵ４の出力端子に接続され、オペアンプＵ４の出力電圧がプラスになると場合にオンし、オペアンプＵ４の出力電圧がマイナスの場合にはオフする。トランジスタＴＲ１がオンすると、位相信号ＣＯＭＰ１がローレベルとなり、トランジスタＴＲ１がオフすると、位相信号ＣＯＭＰ１がハイレベルとなる。

トランジスタＴＲ２は、抵抗Ｒ７を介してオペアンプＵ３の出力端子に接続され、オペアンプＵ３の出力電圧がプラスの場合にはオンし、オペアンプＵ３の出力電圧がマイナスの場合にはオフする。トランジスタＴＲ２がオンすると、位相信号ＣＯＭＰ２がローレベルとなり、トランジスタＴＲ２がオフすると、位相信号ＣＯＭＰ２がハイレベルとなる。

位相信号ＣＯＭＰ１は、基本波形生成部８０から入力される交流電圧に応じてハイレベルとローレベルとの間で変化する信号であり、位相信号ＣＯＭＰ２は、オペアンプＵ１の出力する交流電圧に応じてハイレベルとローレベルとの間で変化する信号であり、後述するように、演算部１２０において位相信号ＣＯＭＰ１の立ち上がり時点から位相信号ＣＯＭＰ２の立ち上がり時点までの時間をカウンタ等により計測することにより、選択されたサーミスタ２３及び静電容量素子３３に印加される交流電圧とその出力電圧との位相差を算出できる。すなわち、演算部１２０は位相差算出手段を構成している。

Ａ／Ｄ変換部１１０は、静電容量・抵抗検出部９０から出力されるアナログ信号からなる出力電圧をデジタル信号に変換して演算部１２０へ出力する。
演算部１２０は、位相信号検出部１００から入力される位相信号ＣＯＭＰ１，ＣＯＭＰ２から上記の位相差を算出すると共に、この位相差及びＡ／Ｄ変換部１１０から入力される値に基づいて、選択した静電容量素子３３の静電容量値を算出する。

次に、上記検出回路の動作について図６ないし図８を参照して説明する。
ここで、図６は検出回路の処理手順を示すフローチャート、図７は静電容量素子とサーミスタとが並列に検出回路に接続された状態で直流電圧を印加したときの作用を説明するための回路図であり、図８は静電容量素子とサーミスタが並列に検出回路に接続された状態で交流電圧を印加したときの作用を説明するための回路図である。
尚、検出回路５０の処理において、各サーミスタ２３の温度特性、各静電容量素子３３の温度特性及び圧力特性は既知であるとする。

図６に示すように、先ず、温度検出のために、マルチプレクサ６０，７０により選択した静電容量素子３３とサーミスタ２３に基本波形生成部８０により直流電圧Ｖｉｎを印加する（ステップＳＴ１）。
この状態では、図７に示すように、選択した静電容量素子３３とサーミスタ２３は並列に接続されている。

そして、サーミスタ２３による出力電圧より温度を検出する（ステップＳＴ２）。
直流電圧Ｖｉｎを印加した場合、図７に示す静電容量素子３３の静電容量Ｃｓは無視されて抵抗Ｒ１とサーミスタ２３の抵抗Ｒｔｈの関係による反転増幅回路が形成される。
このとき、出力電圧Ｖｏｕｔは、次式により求められる。

出力電圧Ｖｏｕｔは、後段のオペアンプＵ２を通り、オフセット処理され、Ａ／Ｄ変換部１１０によりデジタル信号に変換されて演算部１２０へ入力される。
演算部１２０では、直流電圧Ｖｉｎ、出力電圧Ｖｏｕｔ及び既知の抵抗Ｒ１から、サーミスタ２３の抵抗値Ｒｔｈを算出する。この抵抗値Ｒｔｈは、温度により変化するので、抵抗値Ｒｔｈの温度特性表からサーミスタ２３の周辺の温度が算出される。

次いで、選択した静電容量素子３３の静電容量Ｃｓを推定するために、選択した静電容量素子３３とサーミスタ２３に基本波形生成部８０により交流電圧を印加する（ステップＳＴ３）。
そして、交流電圧を印加したのち、オペアンプＵ１の入力側と出力側の信号の位相差を検出する（ステップＳＴ４）。
オペアンプＵ１の入力側と出力側の信号がそれぞれ入力されるオペアンプＵ３，Ｕ４では、基本波形生成部８０が印加する交流電圧に基づく位相信号ＣＯＭＰ１と選択した静電容量素子３３とサーミスタ２３の出力電圧に基づく位相信号ＣＯＭＰ２をそれぞれ生成する。これらの位相信号ＣＯＭＰ１，ＣＯＭＰ２が演算部１２０に入力されて位相差φが算出される。

ここで、基本波形生成部８０から交流電圧が印加されている時において、図８に示すように、静電容量素子３３には電圧Ｖが印加されて電流Ｉｃが流れ、サーミスタ２３には電圧Ｖが印加されて電流Ｉｒが流れるとすると、以下の式が成立する。

ここで、図８に示す回路において、並列接続されたサーミスタ２３及び静電容量素子３３のインピーダンスＺは、次式で表される。

ここで、オペアンプＵ１の入出力関係は、次式で表される。

この結果、以下の式が成立する。

これにより、位相差φは、以下のようになる。

ここで、位相差φとサーミスタ２３の抵抗値Ｒｔｈ、交流電圧波形の周波数ωはそれぞれ分かっているので、この結果、静電容量素子３３の静電容量Ｃｓを推定することができる。

次いで、推定した静電容量素子３３の静電容量Ｃｓを温度補正する（ステップＳＴ６）。
ここで、ステップＳＴ２において、サーミスタ２３の周辺の温度は既に求められているので、静電容量素子３３の静電容量Ｃｓの温度特性表に基づいて、温度の影響による静電容量Ｃｓの出力誤差分を補正する。

次いで、静電容量素子３３に作用している圧力の値を推定する（ステップＳＴ７）。
ここでは、ステップＳＴ６において求めた温度の影響分を補正した静電容量Ｃｓを用いて、静電容量の圧力特性表から静電容量素子３３に作用する圧力の値を算出する。
そして、演算部１２０では、処理を終了すべきかを判断し（ステップＳＴ８）、必要な場合には、上記の各処理を他のサーミスタ２３及び静電容量素子３３について、さらに繰り返す。

以上のように、本実施形態によれば、静電容量式の圧力センサと温度計測用のサーミスタを並列に配置したので、温度測定と静電容量の検出が可能となる。
また、本実施形態によれば、サーミスタ２３の特性の影響を受けやすいＡ／Ｄ変換部１１０の出力結果から直接圧力の値を算出するのではなく、静電容量Ｃｓの値を推定し、この推定値に基づいて圧力の値を算出するので、少ない特性表（マップ）で圧力を推定することができる。
さらに、マルチプレクサ６０，７０の状態を維持したままで静電容量Ｃｓ及び抵抗値Ｒｔｈを検出できるので、圧力センサとサーミスタとを切り替えるためのスイッチが不要となり、センサ回路の小型化が可能となる。

本実施形態に係るセンサは、例えば、ロボットハンドのように実装面積の狭い場所に非常に高密度にセンサとその補償回路を実装する必要がある場合等において、ケーブルの省線化だけでなく圧力分布と共に温度分布も計測できる。
また、本実施形態に係るセンサは、自動車のシート等の着座面に適用することにより、着座面にユーザが着座したことを圧力から検知できると共に温度分布を計測することによりより快適なシートヒータ（クーラー）を実現できる。

上記実施形態では、スイッチ手段としてマルチプレクサを用いた場合について説明したが、これに限定されるわけではなく、例えば、クロスポイントスイッチを用いることも可能である。

本発明の一実施形態に係る物理量測定センサの構成を示す平面図である。 本発明の一実施形態に係る物理量測定センサの構成を示す斜視図である。 物理量測定センサに形成される静電容量素子及び抵抗素子の電気的な接続関係を示す図である。 図１に示す検出回路の機能ブロック図である。 図１に示す検出回路の回路図である。 検出回路における処理手順を示すフローチャートである。 静電容量素子とサーミスタとが並列に検出回路に接続された状態で直流電圧を印加したときの作用を説明するための回路図である。 静電容量素子とサーミスタが並列に検出回路に接続された状態で交流電圧を印加したときの作用を説明するための回路図である。

符号の説明

１０…物理量測定センサ
２０…抵抗値センサ
２１…列電極
２２…行電極
２３…サーミスタ
３０…静電容量センサ
３１…列電極
３２…行電極
３３…静電容量素子
５０…検出回路
６０…マルチプレクサ
７０…マルチプレクサ
８０…基本波形生成部（直流電圧印加手段、交流電圧印加手段）
９０…静電容量・抵抗検出部（直流電圧検出手段）
１００…位相信号検出部（位相検出手段）
１１０…Ａ／Ｄ変換部
１２０…演算部（抵抗値検出手段、位相差算出手段）
Ｕ１〜Ｕ４…オペアンプ
Ｒ１〜Ｒ１０…抵抗

Claims (4)

1. 複数の行電極と複数の列電極との交差部分に形成されて外的要因により抵抗値が変化する抵抗素子を備える抵抗値センサと、複数の行電極と複数の列電極との交差部分に形成されて外的要因により静電容量が変化する静電容量素子を備える静電容量センサと、前記静電容量素子の静電容量及び前記抵抗素子の抵抗値を検出する検出手段と、を備える物理量測定センサであって、
   前記抵抗値センサと前記静電容量センサとは互いに重ね合わされて、互いの行電極同士及び互いの列電極同士が電気的に接続されており、
   前記抵抗値センサ及び前記静電容量センサの行電極及び列電極を選択的に前記検出手段に接続して対応する前記抵抗素子及び前記静電容量素子を並列に前記検出手段に接続するスイッチ手段を有する、
   ことを特徴とする物理量測定センサ。
2. 前記抵抗値センサは、外気温に基づいて抵抗値が変化し、前記静電容量センサは、外部から作用する圧力に基づいて静電容量が変化する、
   ことを特徴とする請求項１に記載の物理量測定センサ。
3. 前記検出部は、選択された前記抵抗素子及び前記静電容量素子に直流電圧を印加する直流電圧印加手段と、
   選択された前記抵抗素子及び前記静電容量素子に交流電圧を印加する交流電圧印加手段と、
   直流電圧が印加された前記抵抗素子及び前記静電容量素子の出力電圧を検出する直流電圧検出手段と、
   交流電圧の位相と、交流電圧が印加された前記抵抗素子及び前記静電容量素子の出力電圧の位相とを検出する位相検出手段と、
   前記直流電圧印加手段の印加電圧と前記直流電圧検出手段の検出電圧とに基づいて、接続された前記抵抗素子の抵抗値を検出する抵抗値検出手段と、
   前記位相検出手段の検出した各位相の位相差を算出する位相差算出手段と、を備え、
   前記直流電圧と前記交流電圧とを時間的に分けて印加して算出した前記抵抗値及び前記位相差に基づいて前記静電容量素子の静電容量を算出する、
   ことを特徴とする請求項１又は２に記載の物理量測定センサ。
4. 前記位相検出手段は、印加した交流電圧のゼロクロスタイミングと交流電圧が印加された前記抵抗素子及び前記静電容量素子の出力電圧のゼロクロスタイミングとをそれぞれ検出する、
   ことを特徴とする請求項３に記載の物理量測定センサ。

Images