JP4809319B2 - 半導体装置および半導体マスクレイアウト方法 - Google Patents
半導体装置および半導体マスクレイアウト方法 Download PDFInfo
- Publication number
- JP4809319B2 JP4809319B2 JP2007302783A JP2007302783A JP4809319B2 JP 4809319 B2 JP4809319 B2 JP 4809319B2 JP 2007302783 A JP2007302783 A JP 2007302783A JP 2007302783 A JP2007302783 A JP 2007302783A JP 4809319 B2 JP4809319 B2 JP 4809319B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contacts
- distance
- active region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
なお、本実施形態では、コンタクトのホール径を拡大するステップP104とOPC処理であるステップP105を別の工程としたが、OPC処理の中の一つの処理としてコンタクトのホール径を拡大する処理を含めてもよい。
また、ステップP304における、孤立コンタクトとダミーコンタクトの距離に用いる所定の距離としては、3μmに限られない。
202 ゲート電極
203 密集コンタクト
204 活性領域
205 孤立コンタクト
501 活性領域
502 ゲート電極
503 密集コンタクト
504 活性領域
505 孤立コンタクト
506 追加活性領域
507 追加コンタクト
801 活性領域
802 ゲート電極
803 密集コンタクト
804 活性領域
805 孤立コンタクト
806 ダミーコンタクト
1001 活性領域
1002 ゲート電極
1003 密集コンタクト
1004 活性領域
1005 孤立コンタクト
1200 コンタクト外側辺位置
1201 活性領域
1201a 活性領域端部
1202 ゲート電極
1203 コンタクト
1203a コンタクトA
1203b コンタクトB
1203c コンタクトC
1203d コンタクトD
1203e コンタクトE
1204 ゲート上コンタクト
1205 ゲート間コンタクト
Claims (7)
- 複数の活性領域と、
前記複数の活性領域の上の少なくとも一層の層間絶縁膜と、
前記層間絶縁膜の上の複数の配線層と、
前記複数の活性領域と前記複数の配線層を電気的に接続するために前記層間絶縁膜の中に設けられた複数のコンタクトとを有する半導体装置であって、
前記複数のコンタクトは、最も隣接するコンタクトとの距離が3μm以上であり、かつ、接続された活性領域の面積が2μm 2 以上である第1のコンタクト群と、最も隣接するコンタクトとの距離が3μm未満である第2のコンタクト群とを含み、
前記第1のコンタクト群のコンタクトホール径が、前記第2のコンタクト群のコンタクトホール径よりも大きいことを特徴とする半導体装置。 - 前記第1のコンタクト群のコンタクトホール径が前記第2のコンタクト群のコンタクトホール径よりも15nm以上大きい請求項1記載の半導体装置。
- 複数の活性領域と、
前記複数の活性領域の上の少なくとも一層の層間絶縁膜と、
前記層間絶縁膜の上の複数の配線層と、
前記複数の活性領域と前記複数の配線層を電気的に接続するために前記層間絶縁膜の中に設けられた複数のコンタクトとを有する半導体装置であって、
前記複数のコンタクトは、最も隣接するコンタクトとの距離が3μm以上である第1のコンタクト群を含み、
前記第1のコンタクト群を構成するコンタクトのそれぞれに接続された活性領域の面積が2μm 2 以下であることを特徴とする半導体装置。 - 前記複数のコンタクトのコンタクトホール径に対するコンタクト高さの比であるコンタクトアスペクト比が7以上である請求項1,2または3記載の半導体装置。
- 複数のコンタクトのマスクレイアウトデータを含む第1の設計レイアウトデータと複数の活性領域のデータを含む第2の設計レイアウトデータを用意する工程と、
前記第1の設計レイアウトデータから前記複数のコンタクトの最も隣接するコンタクト間距離を計算し、前記コンタクト間距離が所定の距離以上であるかどうかの判断を行う工程と、
前記第2の設計レイアウトデータから前記コンタクトが接続された前記活性領域の面積を計算し、前記活性領域の面積が所定の面積以上であるどうかの判断を行う工程と、
前記複数のコンタクトが、前記コンタクト間距離が前記所定の距離以上であり、かつ、前記活性領域の面積が前記所定の面積以上である第1のコンタクト群と、前記コンタクト間距離が前記所定の距離未満である第2のコンタクト群とを有するとき、前記第1のコンタクト群のコンタクトホール径を、前記第2のコンタクト群のコンタクトホール径よりも大きくする工程とを含む半導体マスクレイアウト方法。 - 前記第1のコンタクト群のコンタクトホール径を前記第2のコンタクト群のコンタクトホール径よりも所定の値以上大きくする工程を含む請求項5記載の半導体マスクレイアウト方法。
- 複数のコンタクトのマスクレイアウトデータを含む第1の設計レイアウトデータと複数の活性領域のデータを含む第2の設計レイアウトデータを用意する工程と、
前記第1の設計レイアウトデータから前記複数のコンタクトの最も隣接するコンタクト間距離を計算し、前記コンタクト間距離が所定の距離以上であるかどうかの判断を行う工程と、
前記第2の設計レイアウトデータから前記コンタクトが接続された前記活性領域の面積を計算し、前記活性領域の面積が所定の面積以上であるどうかの判断を行う工程と、
前記複数のコンタクトが、前記コンタクト間距離が前記所定の距離以上であり、かつ、前記活性領域の面積が前記所定の面積以上である第1のコンタクト群を有するとき、前記第1のコンタクト群のコンタクトのそれぞれに接続された活性領域の面積を前記所定の面積以下とする工程とを含む半導体マスクレイアウト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302783A JP4809319B2 (ja) | 2007-11-22 | 2007-11-22 | 半導体装置および半導体マスクレイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302783A JP4809319B2 (ja) | 2007-11-22 | 2007-11-22 | 半導体装置および半導体マスクレイアウト方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101875A Division JP2005286263A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置および半導体マスクレイアウト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103750A JP2008103750A (ja) | 2008-05-01 |
JP4809319B2 true JP4809319B2 (ja) | 2011-11-09 |
Family
ID=39437777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302783A Expired - Fee Related JP4809319B2 (ja) | 2007-11-22 | 2007-11-22 | 半導体装置および半導体マスクレイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4809319B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5230251B2 (ja) * | 2008-04-25 | 2013-07-10 | パナソニック株式会社 | 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2681756B2 (ja) * | 1994-10-31 | 1997-11-26 | 株式会社リコー | Mos型半導体装置 |
JP3442630B2 (ja) * | 1997-11-20 | 2003-09-02 | 株式会社日立製作所 | 半導体装置 |
JP2001092112A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | マスクパターンの補正システム及びマスクパターンの補正方法 |
JP2001284354A (ja) * | 2000-03-30 | 2001-10-12 | Sharp Corp | 半導体装置の製造方法 |
-
2007
- 2007-11-22 JP JP2007302783A patent/JP4809319B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008103750A (ja) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6700565B2 (ja) | 半導体装置 | |
JP2006156778A (ja) | 半導体装置及びそのレイアウト設計方法 | |
JP2009206490A (ja) | 半導体装置及びその製造方法 | |
JP2011097061A (ja) | 電気ヒューズ構造とその形成方法 | |
JP2005268748A (ja) | 半導体装置及びその製造方法 | |
JP2008311504A (ja) | 半導体集積回路 | |
JP5963384B2 (ja) | 半導体装置 | |
JP2020155490A (ja) | 半導体装置 | |
JP2008205165A (ja) | 半導体集積回路装置 | |
JP5430879B2 (ja) | 電気ヒューズ、半導体装置、および電気ヒューズの切断方法 | |
JP2010161173A (ja) | 半導体記憶装置 | |
JP4809319B2 (ja) | 半導体装置および半導体マスクレイアウト方法 | |
US7928532B2 (en) | Fuse box including a guard ring electrically connected to the fuse pattern and method of forming the same | |
JP2005286263A (ja) | 半導体装置および半導体マスクレイアウト方法 | |
JP2008041835A (ja) | 半導体装置とその製造方法 | |
WO2010103714A1 (ja) | 半導体装置及びその製造方法 | |
JP2011187472A (ja) | 半導体装置 | |
JP4330523B2 (ja) | スプリットゲート型フラッシュメモリ素子のダミー層の形成方法 | |
JP4444765B2 (ja) | 半導体装置 | |
US20110230045A1 (en) | Method of manufacturning semiconductor device | |
JP2008305837A (ja) | 半導体装置 | |
JP5044930B2 (ja) | Mis型コンデンサの製造方法 | |
JP2000114480A (ja) | 半導体装置 | |
KR100914295B1 (ko) | 반도체 소자의 패턴 형성방법 | |
JP2007214433A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |