JP4805317B2 - 通信システム - Google Patents
通信システム Download PDFInfo
- Publication number
- JP4805317B2 JP4805317B2 JP2008205832A JP2008205832A JP4805317B2 JP 4805317 B2 JP4805317 B2 JP 4805317B2 JP 2008205832 A JP2008205832 A JP 2008205832A JP 2008205832 A JP2008205832 A JP 2008205832A JP 4805317 B2 JP4805317 B2 JP 4805317B2
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- bit error
- value
- control signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
<実施例1>
図1は、本発明の通信システムである実施例1に係る受信システムを説明するためのブロック構成図である。本実施例1における受信システムは、位相同期回路100と増幅器101とビット誤り率(BER;Bit Error Rate)測定回路105とから構成され、位相同期回路(PLL;Phase Locked Loop)100は、ループフィルタ(LF;Loop Filter)102とチャージポンプ(CP;Charge Pump)103と位相周波数検知器(PFD;Phase Frequency Detector)104と電圧制御発振器(VCO;Voltage Controlled Oscillator)106とから構成されている。
V1の容量=V2の容量=Cv1
V3の容量=V4の容量=Cv3
Lpv=Lnv=Lv
C1=C2=C3=C4=C0
C0>>Cv1,Cv3
とする。
Fosc=(1/Sqrt(Lv×(Cv1+Cv3)) ・・・(1)
V5の容量=V6の容量=Cv5
V7の容量=V8の容量=Cv7
Lpa=Lna=La
C5=C6=C7=C8=C0
C0>>Cv5,Cv7
とする。
Fmax=(1/Sqrt(La*(Cv5+Cv7)) ・・・(2)
BER=ERROR/BIT
Pb=Q(Sqrt(Eb/No)) ・・・(3)
Pb;エラー発生確率(Error Probability)
Eb;ビットのエネルギー(Energy of Bit)
No;雑音パワー(Noise Power)
Q;Q−function
Q(x)=(1/Sqrt(2*π))*Integral[Infinity, x, e−t2/2 dt ・・・(4)
x>0
この式から、ビット誤り率を間接的に測定するには、信号強度と雑音強度、すなわち、アイ開口振幅を測定すればよい事がわかる。
インダクタのQ値QLは、QL=ωL/損失、すなわち、周波数に比例して上昇し、ヴァラクタのQ値QVは、QV=(1/ωC*損失)、つまり、周波数に反比例して減少する。この事に由来するタンク回路のQ値決定要因が、インダクタからヴァラクタに切り替わっていく周波数が、1GHz以上の周波数に存在する。更にはヴァラクタのQ値は、ヴァラクタの直流動作点に依存する事が測定から明らかになった。
図7は、本発明の通信システムである実施例2に係る受信システムを説明するためのブロック構成図である。本実施例2における受信システムは、図1に示したブロック構成図と同様である。実施例1と本実施例2との相違は、上述した実施例1においては、ビット誤り率測定回路105からの増幅器用Q値制御信号b1が、増幅器101と電圧制御発振器106の両方に入力されているのに対して、本実施例2におけるビット誤り率測定回路105からの増幅器用Q値制御信号b1が増幅器101のみに入力され、ビット誤り率測定回路105からの電圧制御発振器用Q値制御信号f1が、電圧制御発振器106に入力されている点で相違している。
図9は、本発明の通信システムである実施例3に係る受信システムを説明するためのブロック構成図である。本実施例3における受信システムは、図1に示したブロック構成図と同様である。実施例1と本実施例3との相違は、上述した実施例1においては、ビット誤り率測定回路105からのQ値制御信号b1が、増幅器101と電圧制御発振器106に入力されているのに対して、本実施例3におけるビット誤り率測定回路105からの増幅器用Q値制御信号b1が増幅器101のみに入力されている点で相違している。
上述した実施例1は、受信側における受信システムの実施例であったが、これを送信側の送信システムに適応してもやはりSNRの最適な送信システムが得られる。
上述した実施例2は、受信側における受信システムの実施例であったが、これを送信側の送信システムに適応してもやはりSNRの最適な送信システムが得られる。
上述した実施例3は、受信側における受信システムの実施例であったが、これを送信側の送信システムに適応してもやはりSNRの最適な送信システムが得られる。
図13は、本発明の通信システムである実施例7に係る受信システムを説明するためのブロック構成図である。本実施例7における受信システムは、位相同期回路100と増幅器101とビット誤り率測定回路105とから構成され、位相同期回路100は、ループフィルタ102とチャージポンプ103と位相周波数検知器104と電圧制御発振器106と周波数変換器107と2分周器108と分周器109とから構成されている。
2 スイッチ
3 インダクタ
4 ヴァラクタ
6 送信用局部発振回路(信号源)
24 周波数変換器
25 局部発振器
29 増幅器
100,200 位相同期回路
101,201 増幅器
102,202 ループフィルタ
103,203 チャージポンプ
104,204 位相周波数検知器
105,205 ビット誤り率
106,206 電圧制御発振器
107 周波数変換器
108 2分周器
109 周波数分周器
401 パターン発生器
402 検査システム
403 エラー検出器
Claims (10)
- 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段とを有する受信システムである通信システムにおいて、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の一方又は両方の同調周波数を制御することで、受信周波数の同調を行う受信周波数の同調手段と、
ビット誤り率を測定するビット誤り率測定手段を有し、前記ビット誤り率測定手段からのQ値制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の一方又は両方のQ値を制御することで受信帯域の最適化を行う受信帯域の最適化手段と、
を備えたことを特徴とする通信システム。 - 前記受信帯域の最適化手段は、
前記ビット誤り率測定手段からのQ値制御信号が、前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、前記受信システムのビット誤り率が最小になるように前記第1及び第2のヴァラクタを夫々含む前記第1及び第2のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。 - 前記受信帯域の最適化手段は、
前記ビット誤り率測定手段からの第1のQ値制御信号により、前記受信システムのビット誤り率が最小になるように前記増幅手段の第2のヴァラクタを含む第2のLCタンク回路のQ値を制御するとともに、前記ビット誤り率測定手段からの第2のQ値制御信号により、位相ノイズが最小になるように前記電圧制御発振手段の前記第1のヴァラクタを含む第1のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。 - 前記受信帯域の最適化手段は、
位相ノイズが最小になるように前記電圧制御発振手段の前記第1のヴァラクタを含む第1のLCタンク回路のQ値を最大に保つように固定するとともに、前記ビット誤り率測定手段からのQ値制御信号のみにより、前記受信システムのビット誤り率が最小になるように前記増幅手段の前記第2のヴァラクタを含む第2のLCタンク回路のQ値を制御することを特徴とする請求項1に記載の通信システム。 - 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段とを有する送信システムである通信システムにおいて、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の一方又は両方の同調周波数を制御することで、送信周波数の同調を行う送信周波数の同調手段と、
ビット誤り率を測定するビット誤り率測定手段を有し、前記ビット誤り率測定手段からのQ値制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の一方又は両方のQ値を制御することで送信帯域の最適化を行う送信帯域の最適化手段と、
を備えたことを特徴とする通信システム。 - 前記送信帯域の最適化手段は、
前記ビット誤り率測定手段からのQ値制御信号が、前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、前記送信システムのビット誤り率が最小になるように前記第1及び第2のヴァラクタを夫々含む前記第1及び第2のLCタンク回路のQ値を制御することを特徴とする請求項5に記載の通信システム。 - 前記送信帯域の最適化手段は、
前記ビット誤り率測定手段からの第1のQ値制御信号により、前記送信システムのビット誤り率が最小になるように前記増幅手段の第2のヴァラクタを含む前記第2のLCタンク回路のQ値を制御するとともに、前記ビット誤り率測定手段からの第2のQ値制御信号により、位相ノイズが最小になるように前記電圧制御発振手段の前記第1のヴァラクタを含む前記第1のLCタンク回路のQ値を制御することを特徴とする請求項5に記載の通信システム。 - 前記送信帯域の最適化手段は、
位相ノイズが最小になるように前記電圧制御発振手段の前記第1のヴァラクタを含む前記第1のLCタンク回路のQ値を最大に保つように固定するとともに、前記ビット誤り率を測定手段からのQ値制御信号のみにより、前記送信システムのビット誤り率が最小になるように前記増幅手段の前記第2のヴァラクタを含む前記第2のLCタンク回路のQ値を制御することを特徴とする請求項5に記載の通信システム。 - 第1のヴァラクタを含む第1のLCタンク回路を備えた電圧制御発振手段を有する位相同期回路と、第2のヴァラクタを含む第2のLCタンク回路を負荷とする増幅手段と、第3のヴァラクタを含む第3のLCタンク回路を負荷とする周波数変換器と、前記位相同期回路を構成し、第4のヴァラクタを含む第4のLCタンク回路を負荷とする分周器とを有する受信システムである通信システムにおいて、
前記電圧制御発振手段の発振周波数を制御するように、前記位相同期回路からの周波数制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の少なくとも一つの同調周波数を制御することで、受信周波数の同調を行う受信周波数の同調手段と、
ビット誤り率を測定するビット誤り率測定手段を有し、前記ビット誤り率測定手段からのQ値制御信号を用いて、前記各ヴァラクタを含むLCタンク回路の少なくとも一つのQ値を制御することで、受信帯域の最適化を行う受信帯域の最適化手段と
を備えたことを特徴とする通信システム。 - 前記受信帯域の最適化手段は、
前記ビット誤り率測定手段からのQ値制御信号が、前記増幅手段と前記電圧制御発振手段とに共通する同一の周波数制御信号であって、前記受信システムのビット誤り率が最小になるように前記第1,第2,第3及び第4のヴァラクタを含むLCタンク回路のQ値を制御することを特徴とする請求項9に記載の通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205832A JP4805317B2 (ja) | 2008-02-20 | 2008-08-08 | 通信システム |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039341 | 2008-02-20 | ||
JP2008039341 | 2008-02-20 | ||
JP2008205832A JP4805317B2 (ja) | 2008-02-20 | 2008-08-08 | 通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009225417A JP2009225417A (ja) | 2009-10-01 |
JP4805317B2 true JP4805317B2 (ja) | 2011-11-02 |
Family
ID=41241660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205832A Expired - Fee Related JP4805317B2 (ja) | 2008-02-20 | 2008-08-08 | 通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4805317B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218894A (ja) * | 1992-02-03 | 1993-08-27 | Hitachi Ltd | チューナ回路 |
JPH0623322U (ja) * | 1992-08-24 | 1994-03-25 | 富士通テン株式会社 | ラジオ受信機 |
JPH0974319A (ja) * | 1995-03-31 | 1997-03-18 | Ikeda Takeshi | 受信機 |
JP3276849B2 (ja) * | 1996-06-21 | 2002-04-22 | 三洋電機株式会社 | ラジオ受信機 |
JP3801727B2 (ja) * | 1997-05-16 | 2006-07-26 | 日本無線株式会社 | 自動周波数制御回路 |
JPH11298297A (ja) * | 1998-04-10 | 1999-10-29 | Sony Corp | シンセサイザチューナ装置 |
DE69935632T2 (de) * | 1998-04-16 | 2007-10-04 | Koninklijke Philips Electronics N.V. | Empfänger und ein Verfahren zur Abstimmung von einer der Hochfrequenzstufen in einem Empfänger |
JP2002246933A (ja) * | 2001-02-22 | 2002-08-30 | Alps Electric Co Ltd | テレビジョンチューナ |
JP3906792B2 (ja) * | 2002-01-22 | 2007-04-18 | 松下電器産業株式会社 | 高周波信号受信装置とその製造方法 |
JP2006217020A (ja) * | 2005-02-01 | 2006-08-17 | Epson Toyocom Corp | 受信装置 |
JP2006217127A (ja) * | 2005-02-02 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 受信装置 |
JP2006324773A (ja) * | 2005-05-17 | 2006-11-30 | Alps Electric Co Ltd | 受信装置 |
JP2007174399A (ja) * | 2005-12-22 | 2007-07-05 | Sharp Corp | チューナ回路、電子部品モジュール及び電子機器 |
JP2007325083A (ja) * | 2006-06-02 | 2007-12-13 | Neuro Solution Corp | アンテナ入力同調回路 |
-
2008
- 2008-08-08 JP JP2008205832A patent/JP4805317B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009225417A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI552551B (zh) | 低速率直接轉換fsk射頻信號接收器 | |
US7907018B2 (en) | Phase noise minimized phase/frequency-locked voltage-controlled oscillator circuit | |
KR101578512B1 (ko) | Lc 탱크 필터를 포함하는 수신기 | |
JP5710544B2 (ja) | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ | |
US20120299651A1 (en) | Feed-back and feed-forward systems and methods to reduce oscillator phase-noise | |
TWI451227B (zh) | 用於產生處於特定頻率信號之裝置、系統和方法 | |
JP4958948B2 (ja) | Pll周波数シンセサイザ | |
JP2012044274A (ja) | 位相同期回路および無線通信装置 | |
Wheeler et al. | Crystal-free narrow-band radios for low-cost IoT | |
JP4757181B2 (ja) | 信号発生装置 | |
US20110134964A1 (en) | Frequency synthesizer and configuration for an enhanced frequency-hopping rate | |
US7042302B2 (en) | VCO with power supply rejection enhancement circuit | |
Kim et al. | A 2.4-GHz Super-Regenerative Transceiver With Selectivity-Improving Dual Q-Enhancement Architecture and 102-$\mu\text {W} $ All-Digital FLL | |
Hao et al. | A 10 GHz phase noise filter with 10.6 dB phase noise suppression and− 116 dBc/Hz sensitivity at 1 MHz offset | |
JP4805317B2 (ja) | 通信システム | |
US20160099678A1 (en) | Vco, pll, and varactor calibration | |
Herzel et al. | A 2.5-GHz eight-phase VCO in SiGe BiCMOS technology | |
US7103334B1 (en) | Method and system for tuning quality factor in high-Q, high-frequency filters | |
US10826432B2 (en) | Quadrature oscillator | |
Wang et al. | A 4–1 Multiplexer-Based Frequency Discriminator Used for Oscillator Phase Noise Suppression | |
JP4751427B2 (ja) | 通信システム | |
Yoon et al. | A frequency tunable super-regenerative oscillator for channel selective receivers | |
KR100990802B1 (ko) | Rf 합성기 및 그 합성기를 채용한 rf 송신기 또는수신기 | |
Bang et al. | Sub-50-fs RMS Jitter, 103.5-GHz Fundamental-Sampling PLL With an Extended Loop Bandwidth | |
JP5308471B2 (ja) | 通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110810 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |