KR100990802B1 - Ｒｆ 합성기 및 그 합성기를 채용한 ｒｆ 송신기 또는수신기 - Google Patents

Ｒｆ 합성기 및 그 합성기를 채용한 ｒｆ 송신기 또는수신기 Download PDF

Info

Publication number
KR100990802B1
KR100990802B1 KR1020087008359A KR20087008359A KR100990802B1 KR 100990802 B1 KR100990802 B1 KR 100990802B1 KR 1020087008359 A KR1020087008359 A KR 1020087008359A KR 20087008359 A KR20087008359 A KR 20087008359A KR 100990802 B1 KR100990802 B1 KR 100990802B1
Authority
KR
South Korea
Prior art keywords
frequency
vco
synthesizer
phase
output
Prior art date
Application number
KR1020087008359A
Other languages
English (en)
Other versions
KR20080042181A (ko
Inventor
소렌 피터 라르센
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20080042181A publication Critical patent/KR20080042181A/ko
Application granted granted Critical
Publication of KR100990802B1 publication Critical patent/KR100990802B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Abstract

무선 주파수(RF: radio frequency) 합성기(200)는, 목표로 하는 주파수(FVCO)에서 출력 신호를 제공하도록 동작 가능한 VCO(voltage controlled oscillator; 220) 및, 그 VCO에 접속되어 VCO의 출력 신호를 수신하고, VCO의 출력 신호에 대하여 주파수에 있어서 분기되는 출력 신호를 제공하도록 동작가능한 주파수 분주기를 포함하며, 합성기는 주파수 분주기(241)를 포함하는 출력 경로(250, 251)를 포함하고, 상기 합성기는 상기 주파수 분주기의 출력 주파수(FVCO/Nx)에서 출력 신호를 제공하도록 동작가능하다. 합성기는 이롭게도 적어도 VCO의 부분을 통합하는 집적 회로를 포함할 수 있다.
합성기를 채용한, 예를 들면, 모바일 통신 시스템의 송수신기 기지국에서 사용하는 위한 RF 송신기 또는 수신기 또한 설명된다.
무선 주파수, 합성기, 분주기, 출력 경로, 집적 회로, 송신기, 수신기

Description

ＲＦ 합성기 및 그 합성기를 채용한 ＲＦ 송신기 또는 수신기{RF SYNTHESIZER AND RF TRANSMITTER OR RECEIVER INCORPORATING THE SYNTHESIZER}
본 발명은 무선 주파수(RF: radio frequency) 합성기 및 그 RF 합성기를 채용하는 RF 송신기 또는 수신기에 관한 것이다. 특히, 본 발명은 안정한 RF 신호를 생성하기 위한 무선 송신기 또는 수신기에 유용한 전압 제어 발진기(VCO: voltage controlled oscillator)를 채용하는 RF 합성기에 관한 것이다.
RF 통신 송신기에서의 캐리어 주파수 신호는 일반적으로 위상 잠금 루프(PLL: phase locked loop)에 접속된 VCO를 포함하는 주파수 합성기에 의해 생성된다. VCO를 포함하는 위상 잠금 루프는 정밀하게 정의된 주파수에서 적절히 안정한 출력 신호를 제공한다. VCO는 일반적으로, 출력 신호 주파수를 포함하는 주어진 주파수 대역에 발진을 제공하는 공진부, 입력 제어 전압에 따라 출력 주파수를 튜닝하는, 예를 들면, 버랙터 같은 하나 이상의 전압 제어 디바이스를 채용하는 튜닝부, 및 증폭기 또는 활성부를 채용한다.
RF 합성기는 또한 RF 수신기에도 사용되어 정확한 기준(국부 발진기) 주파수 신호를 제공한다. 많은 경우에, 수신기 및 송신기는 단일 송수신기 유닛에 결합된다.
종래 기술에서, 모바일 무선 통신 시스템에서 송수신기 무선 기지국에서 사용하기 위한 고성능 애플리케이션, 예를 들면, RF 고전력 송신기 또는 고감도 수신기용의 합성기는, 공진부, 튜닝부 및 증폭부가 개별 컴포넌트로서 제공되는 VCO를 사용하였다. 이들 컴포넌트는 인쇄 회로 기판(PCB: printed circuit board) 상에 함께 결합된다. 이러한 종래의 접근법은 몇 가지 단점이 있다. VCO 부분이 있어야 되고 조립 전에 개별적으로 핸들링 되어야 한다. 구성 부품들 중에서 VCO를 조립하는 데에는 비용이 많이 든다. VCO는 PLL 회로와는 개별적으로 구성되고, 이들 두 개의 결합에 시간이 소모되고 조립하는데 비용이 많이 든다. VCO 및 이 VCO와 PLL 회로와의 결합 어셈블리는 에러를 발생하는 경향이 있는 복잡한 동작이다. VCO는 PCB의 기계 진동으로 인해 그 VCO에 압전 변조에 의한 전기 잡음을 일으키는 "마이크로포닉 잡음(microphonics)" 문제때문에 고생한다. 또한, VCO의 위상 잡음 성능이 공진부의 Q-계수 감소만큼 낮은 레벨로 감소되어 바람직하지 않다.
종래 기술에서는 VCO를 집적 회로 형태로 제공하는 것이 공지되어 있다. 이것은 개별 컴포넌트를 사용하여 얻어진 상술한 문제를 해결한다. 그러나, 집적 회로 제조에 사용되는 현재의 반도체 기술을 사용하여서는 충분한 Q-계수의 공진기가 실현될 수 없음에 따라 VCO에 전술한 위상 잡음 성능이 줄어드는 문제가 증가하게 된다. 이러한 성능 저하는 VCO 출력이 송수신기 무선 기지국과 같은 애플리케이션에서 캐리어 신호의 수신 또는 송신용으로 사용하고자 할 때 1 GHz 이하의 VCO 동작 주파수에 대해서는 수용할 수 없다.
본 발명의 제1 양상의 실시예에 따라 첨부된 청구범위의 청구항 1에 정의된 바와 같은 RF 합성기가 제공된다.
본 발명의 제2 양상의 실시예에 따라 첨부된 청구범위의 청구항 15에 정의된 바와 같은 RF 송신기가 제공된다.
본 발명의 제2 양상에 따른 실시예에 따라 첨부된 청구범위의 청구항 16에 정의된 바와 같은 RF 수신기가 제공된다.
본 발명의 또 다른 특징은 첨부되는 종속항들에 정의되어 있고 후술되는 본 발명의 실시예에 개시되어 있다.
본 발명에 의해, 전술한 종래 기술의 문제점을 극복할 수 있는 신규의 합성기가 제공된다. 신규의 합성기는 VCO에 의해 제공되는 출력 주파수를 합성기의 출력 경로, 즉, PLL에 포함되지 않은 아래의 경로로 분기하는 주파수 분주기를 포함한다. 이 주파수 분주기는 VCO가 합성기의 필요한 출력 주파수보다 더 높은 주파수에서 동작하는데 사용되도록 할 수 있다.
이러한 주파수 분주기를 사용함으로써, 합성기에 의해 생성된 출력 신호의 위상 잡음 성능을, 동일한 주파수에서 출력 신호를 생성하는 종래의 합성기의 VCO 출력 신호의 위상 잡음 성능에 비해 향상시키는 이점을 얻을 수 있다. 이것은 VCO에 의해 생성된 신호의 위상 잡음 성능이 주파수를 분기함으로써 인자 20log10(Nx)만큼 향상될 수 있기 때문에 달성되며, 여기에서, Nx는 VCO 출력 신호 주파수를 분기하여 합성 출력 신호 주파수를 생성하도록 하는 제수(divisor number)이다.
신규의 합성기의 적어도 VCO 부분은, 적어도 PLL 회로 부분을 포함할 수도 있는 집적 회로, 예를 들면, 반도체 칩 형태로 제공될 수 있다는 이점이 있다. 이것은 합성기를 보다 용이하고 보다 싸게 제조할 수 있으며 제조하는 것을 더 양호하게 제어할 수 있기 때문에, 전술한 종래 기술에서의 개별 컴포넌트로부터 제조할 때의 문제점을 극복할 수 있다는 몇몇 이점이 있다. 신규한 합성기의 그러한 집적회로 형태는 1 GHz 이하의 주파수에서 동작하기 위한 집적 회로 형태의 종래 합성기로 얻어짐에 따라 불만족스러운 위상 잡음 성능의 단점을 갖지 않는다.
본 발명의 실시예는 첨부 도면을 참조하여 예로서 설명될 것이다.
도 1은 본 발명의 실시예에 따른 주파수 합성기를 도시하는 개략적인 블록 회로이다.
도 2는 집적 회로 영역에 제공된 도 1의 합성기의 컴포넌트를 포함하는 집적 회로를 개략적으로 도시한다.
도 3은 본 발명의 다른 실시예에 따른 주파수 합성기를 도시하는 개략적인 블록 회로이다.
도 4는 집적 회로 영역에 제공된 도 3의 합성기의 컴포넌트를 포함하는 집적 회로를 개략적으로 도시한다.
이제, 도 1을 참조하면, 본 발명을 구체화하는, 일반적으로 200으로 참조되는 주파수 합성기의 개략적인 블록 회로가 도시되어 있다. 주파수 합성기(200)는 기준 발진기(102), 예를 들면, 크리스탈 발진기 또는 기타 공지된 형태의 안정한 발진기, 컨트롤러(108), 위상 주파수 검출기(110), 전하 펌프(117), 루프 필터(118), VCO(220) 및 피드백 주파수 분주기(114)를 포함한다. VCO(220)는 구성부로서 VCO 튜닝 및 공진 블록 또는 부분(212) 및 VCO 활성 블록 또는 부분(216)을 포함한다. 기준 발진기(102)는 위상 주파수 검출기(110)에 접속된다. 피드백 주파수 분주기(114)는 위상 주파수 검출기(110), 컨트롤러(108) 및 VCO 활성 블록(116)에 접속된다. 전하 펌프(117)는 위상 주파수 검출기(110) 및 루프 필터(118)에 접속된다. 루프 필터(118)는 전하 펌프(117) 뿐만 아니라 VCO 튜닝 및 공진 블록(212)에도 접속된다. VCO 활성 블록(216)은 VCO 튜닝 및 공진 블록(212)과 피드백 주파수 분주기(114)에 접속된다. VCO(220), 피드백 주파수 분주기(114), 위상 주파수 검출기(110), 전하 펌프(117) 및 루프 필터(118)를 포함하는 루프가 위상 잠금 루프(PLL; 230)를 형성한다.
기준 발진기(102)는 기준 신호를 위상 주파수 검출기(110)에 제공한다. 피드백 주파수 분주기(114)는 VCO 활성 블록(216)으로부터의 출력으로서 주파수가 FOUT인 피드백 신호를 수신한다. 피드백 주파수 분주기(114)는 이 신호의 주파수를 제수(M)에 의해 분기하고 그 결과 주파수가 FOUT/M인 신호를 위상 주파수 검출기(110)에 제공한다. 위상 주파수 검출기(110)는 응답으로 출력 제어 신호를 수신하고 생성하는 피드백 신호와 기준 신호의 각각의 위상 및 주파수를 비교한다. 전형적으로, 위상 주파수 검출기(110)는 다음과 같이 동작한다. 위상 주파수 검출 기(110)는 두 개의 입력 신호를 수신하고, 두 개의 가능한(대체) 출력 신호 중 하나를 생성할 수 있다. 입력 신호는 기준 발진기(102)로부터의 기준 신호 및 피드백 주파수 분주기(114)로부터의 (가변) 피드백 신호이다. 두 개의 가능한 출력 신호는 두 가지 유형의 펄스, 즉, 예를 들면, 각각 가변 폭의 '업(Up)' 및 '다운(Down)' 펄스로서 각각 공지된 제1 유형의 펄스와 제2 유형의 펄스의 형태이다. 피드백 신호의 주파수가 기준 신호의 주파수보다 작아서 기준 신호가 피드백 신호를 앞서갈 때, 위상 주파수 검출기(110)는 제1 유형의 펄스, 예를 들면, '업' 펄스를 생성하여, 기준 신호가 앞서간다는 것을 지시한다. 역으로, 피드백 신호의 주파수가 기준 신호의 주파수보다 더 커서 기준 신호가 피드백 신호에 뒤처질 때, 위상 주파수 검출기(110)는 제2 유형의 펄스, 예를 들면, '다운' 펄스를 생성하여, 이러한 뒤처짐을 지시한다. 제1 유형의 펄스와 제2 유형의 펄스 모두의 펄스 폭은 기준 신호와 피드백 신호 간에 검출되는 위상 차에 비례한다(이에 의해, 위상 주파수 검출기(110)는 선형의 위상차 응답을 할 수 있다). 위상 주파수 검출기(110)에 인가되는 두 개의 입력 신호들 간의 위상 차뿐만 아니라 주파수 차의 검출이, 예를 들면, 위상 주파수 검출기(110)에 의해 제공되어, PLL(230)을 기동할 때 또는 PLL(230)의 채널 주파수를 스위칭할 때, 예를 들면, PLL(230)이 무선 송신기에 사용될 때, 예를 들면, 전술한 수 M의 값을 스위칭함으로써, 발생하는 주파수 차를 정정할 수 있다.
위상 주파수 검출기(110)는 출력 제어 신호로서 제공되는 신호(적절하게는 전술한 제1 또는 제2 유형의 펄스)를 증폭하는 증폭기(도시 생략)를 포함한다. 위 상 주파수 검출기(110)는 자신의 출력 제어 신호를 전하 펌프(117) 및 루프 필터(118)에 제공한다. 전하 펌프(117)가 위상 주파수 검출기(110)로부터 제1 유형의 펄스를 수신하면, 전류를 루프 필터(118)에 구동한다. 전하 펌프(117)가 위상 주파수 검출기(110)로부터 제2 유형의 펄스를 수신하면, 루프 필터(118)에서 전류를 인출한다. 이러한 방식으로 전하 펌프(117)에 의해 조정되는 루프 필터(118)는 일련의 펄스를 포함하는 위상 주파수 검출기(110)로부터의 신호를, VCO 튜닝 및 공진 블록(212)에 조정가능 바이어스 전압으로서 인가되는 결과의 출력 제어 전압(VOUT)으로 변환한다.
수신되는 출력 제어 전압(VOUT)의 값에 따라, VCO 튜닝 및 공진 블록(212)은 생성되는 신호의 출력 주파수(FOUT)를 조정하여 원하는 값이 되도록 한다. PLL(230)이 안정하게 될 때, VOUT의 값은 기준 발진기(102)가 제공하는 기준 신호의 주파수 및 제수(M)의 값과 관련된다. 따라서, 이들 파라미터의 값은 합성기(200)의 디자인에서 선택되어 원하는 출력 주파수(FOUT)를 제공한다. VCO 활성 블록(216)은 VCO 튜닝 및 공진 블록(212)이 제공하는 주파수(FOUT)의 신호를 증폭하고, 이것을 주파수 FOUT인 출력 신호로서 PLL(230) 내의 피드백 주파수 분주기(114)뿐만 아니라 출력 경로(250)에 제공한다.
합성기(200) 내의 루프 필터(118)는 적분기(integrator)로서 동작할 뿐만 아니라, 예를 들면, 전하 펌프(117)의 잡음에 기인한 지터(jitter)를 필터링하여 제 거하고 전압의 오버슛트(overshoot)를 방지한다.
합성기(200) 내의 컨트롤러(108)는 제수(M)의 값을 선택 및 제어하고, 이에 의해 VOUT의 값을 조정한다. 피드백 주파수 분주기(114)의 한 형태로, 분주기(114)는 가변 분주기일 수 있다. 이 형태에서, M의 값은 제1 정수(N)와 제2 정수, 예를 들면, N+1 간에 선정된 스위칭 프로그램에 따라 컨트롤러(108)에 의해 빠르게 스위칭함으로써 가변될 수 있다. 이와 같이 함으로써, N과 제2 정수 사이의 값과 동일한 M의 평균값을 제공하는 효과를 얻게 된다. 연속인 정수 N과 N+1 간에 스위칭이 있는 경우에, 가변 피드백 주파수 분주기는 '프랙셔널-N(fractional-N)' 분주기로 당해 분야에 공지되어 있다.
컨트롤러(108)는 사실상 프로그래밍된 디지털 신호 프로세서일 수 있다. RF 송수신기에 합성기(200)를 채용할 때, 컨트롤러(108)는 송수신기의 다른 제어 및 신호 처리를 수행할 수 있다.
VCO(220)는 (주어진 출력 주파수에 대하여) 종래 기술의 VCO보다 더 높은 주파수에서 동작한다. 예를 들면, 원하는 출력 주파수의 범위가 100 MHz 내지 1 GHz 내에 있으면, VCO(220)는 적어도 6 GHz의 주파수에서 발진하여, 예를 들면, 6 GHz 내지 60 GHz 범위 내에서, 주파수(FVCO)가 적어도 6GHz인 출력 신호를 생성하도록 동작가능하다. VCO(220)가 생성하는 출력 신호는 피드백 주파수 분주기(114) 뿐만 아니라 출력 경로(250)에도 인가된다. 출력 경로(250)에는 두 개의 가지(251 및 252)가 있다. 출력 경로(250)의 가지(251)는 출력 주파수 분주기(241)를 포함한 다. 출력 경로(250)의 가지(252)는 출력 주파수 분주기(243)를 포함한다. 출력 주파수 분주기(241 및 243)는 VCO(220)로부터의 출력 신호의 주파수(FVCO)를 고정수(N1 및 N2)에 의해 각각 분기하도록 공지된 방식으로 동작한다. 출력 주파수 분주기(241)가 주파수(FVCO)를 분기하는 수 N1은 출력 주파수 분주기(243)가 주파수(FVCO)를 분기하는 수 N2와는 상이하다. 수 N1과 N2는 바람직하게는 정수이다. 수 N1과 N2는 FVCO 값 및 원하는 출력 주파수의 값에 따라 다르다. 예를 들면, FVCO가 10 GHz인 곳에서, 주파수가 각각 10/12 GHz와 10/24 GHz, 즉, 대략 833 MHz와 대략 416 MHz인 주파수인 출력 신호를 각각 부여하는, N1은 12일 수 있고 N2는 24일 수 있다. 출력 주파수 분주기(241와 243)가 생성하는 서로 다른 주파수의 신호들은, 컨트롤러(247) 제어 하에서 동작하는 대역 선택기(245)로 전달된다. 대역 선택기(245)는 출력 주파수 분주기(241) 또는 출력 주파수 분주기(243)로부터 출력 신호를 적절히 선택함으로써 원하는 주파수(FOUT)를 갖는 출력 신호를 제공한다.
합성기(200)의 컨트롤러(108)는 사실상 프로그래밍된 디지털 신호 프로세서일 수 있다. RF 송수신기 내에 합성기(200)를 채용하는 곳에서, 컨트롤러(108)는 그 송수신기의 다른 공지된 제어 및 신호 처리 기능을 수행할 수 있다.
컨트롤러(247)는 또한 사실상 프로그래밍된 디지털 신호 프로세서일 수 있다. 그 컨트롤러는 또한 컨트롤러(108)와 단일 유닛으로 결합될 수 있다. RF 송수신기에 합성기(200)를 채용하는 곳에서, 컨트롤러(247)는 그 송수신기의 다른 공 진된 제어 및 신호 처리 기능을 수행할 수 있다.
합성기(200)는 다수의 출력 주파수 분주기를 사용하여 서로 다른 출력 주파수들을 생성하는 것을 설명한다. 원칙적으로, 임의의 다수의 상이한 출력 주파수 분기를 사용할 수 있다. 대안으로, 출력 경로(250)는 단일의 출력 주파수 분주기에 접속될 수 있다.
출력 주파수 분주기(241 및 243) 각각에 의해 단일 주파수를 분기하는 것에 관하여 합성기(200)를 전술하였지만, VCO(220)로부터의 출력 신호의 출력 주파수(FVCO)의 필요한 분기는, 당해 분야에 능숙한 자에게는 자명한 바와 같이, 두 개 이상의 직렬의 스테이지에서 실행될 수 있다. 예를 들면, 24에 의한 전체적인 주파수 분기는 8 및 3에 의한 연속적인 분기에 의해서도 달성될 수 있다.
VCO(220)의 주파수를, 종래의 합성기에 채용된 비교가능한 VCO의 주파수보다 더 높은 주파수로 시프팅함으로써, 후술하는 방식으로 위상 잡음 성능이 향상될 수 있는 이점이 있다. 부가하여, 예를 들면, 공지된 방식으로 반도체 칩 상에 제조되는 집적 회로 형태의 VCO(220)를 제조하는 것이 더 용이하게 된다. 이것은, R-C 회로 형태로 공진기를 제공함으로써 인덕터의 사용을 회피할 필요가 있다면, 보다 높은 주파수에서 동작할 필요가 있는 컴포넌트의 치수가 상당히 작아지고, 또한 VCO 공진기 튜닝 및 공진 블록(212)의 공진기가 보다 쉽게 집적 회로 형태로 제조될 수 있기 때문이다. VCO(220)를 채용하는 집적 회로는 또한 합성기(200)의 대부분의 다른 컴포넌트를 포함할 수 있다. 기준 발진기(102)와 루프 필터(118)는 정상적으로는 개별적으로 공급될 필요가 있는 유일한 컴포넌트들이다. 환언하면, 도 1 의 점선(260)으로 둘러싸인 모든 컴포넌트들은 집적 회로 형태로 함께 제조될 수 있다. 몇몇의 경우에, 집적 회로에 루프 필터(118)를 포함하는 것이 가능할 수 있다.
도 2는 집적 회로의 영역(280)으로서 도시된 도 1의 점선(260)에 의해 지시된 컴포넌트를 포함하는 집적 회로(270)를 개략적으로 도시한다. 집적 회로는 집적 회로의 또 다른 영역(290) 내의 컴포넌트에 의해 제공되는 바에 따라 하나 이상의 다른 공지된 기능을 제공할 수 있다.
집적 회로 형태로 제조된 10 GHz 이상의 주파수에서 동작하는 PLL 발진기 회로는 광 통신 산업에 이미 폭 넓게 사용되고 있고, 그러한 회로의 제조 기술을 적절히 적용하여, 집적 회로(270)의 영역(280)에 의해 지시된 컴포넌트를 사용하여 합성기(200)를 제조할 수 있다.
본 발명을 채용하는 주파수 합성기(200)가 제공하는 또 다른 이점으로는, 출력 주파수 분주기(241)와 출력 주파수 분주기(243)에 의한 주파수 분기가 있다. 이러한 방식으로 주파수를 분기하게 되면, 합성기(200)의 위상 잡음 성능을 향상시키게 된다. 특히, 주파수가 FVCO인 신호의 주파수를 수 Nx로 분기함으로써 생성되는 출력 주파수 FOUT에서의 출력 신호의 위상 잡음 성능은 주파수 FVCO의 신호와 비교하여 인자 20ㆍlog10(Nx)만큼 향상된다. 합성기(200)에 대하여 다음의 예에서 위상 잡음 성능 수치가 얻어질 수 있다는 것을 발견하였다. 이들 예에서는 각각의 경우에 '오프셋'을 기준으로 한다. 이상적인 전력은 단지 단일의 원하는 주파수 - 캐 리어에서 제공된다. '오프셋'은 원하는 신호와 이격되어 있는 주파수에서의 원치않는 전력이다. 대략 800 MHz의 출력 주파수에 대하여, 얻어질 수 있는 위상 잡음 성능은 캐리어로부터의 10 kHz 오프셋된 곳에서는 대략 -120 dBc(캐리어 아래의 데시벨), 캐리어로부터 500 kHz 오프셋된 곳에서는 대략 -150 dBC, 그리고 캐리어로부터 2 MHz 오프셋된 곳에서는 대략 -170 dBc이다. 대략 400 MHz의 출력 주파수에서, 얻어질 수 있는 위상 잡음 성능은 캐리어로부터 10 kHz 오프셋된 곳에서는 대략 -125 dBc, 캐리어로부터 25 kHz 오프셋된 곳에서는 -135 dBc, 캐리어로부터 500 kHz 오프셋된 곳에서는 -150 dBc, 그리고 캐리어로부터 2 MHz 오프셋된 곳에서는 대략 -170 dBc이다. 이들 수치는 필요한 출력 주파수에서 동작하는 개별 컴포넌트 형태의 VCO를 사용하는 종래 기술에서 얻어지는 것과 유사하다.
결과적으로, 주파수 합성기(200)는 동일한 주파수에서 동작하는 종래 형태의 합성기와 비교하여 호환가능한 위상 잡음 성능을 제공한다; 그러나, VCO(220)는 그러한 종래의 합성기보다 더 높은 주파수에서 동작한다. 이에 의해, 종래의 합성기는, VCO(220)와 다른 컴포넌트들이 집적 회로 형태로 되어 전술한 제조 및 품질 제어 이점을 제공하지만 종래 기술에서 예상되는 상당한 위상 잡음의 성능 저하가 없는 합성기(200)로 대체될 수 있다.
바람직하게는, 기준 발진기(102)가 제공하는 기준 신호의 주파수는 적어도 100 MHz, 예를 들면, 100 MHz 내지 200 MHz이다. 이 경우에, 피드백 주파수 분주기(114)로부터의 피드백 신호의 주파수는 PLL(230)이 잠금될 때 적어도 100 MHz일 것이다. 따라서, 기준 주파수는 VCO 주파수가 고정되어 있다면 피드백 제수(M)를 결정한다. 이것은 결과적으로 PLL(230)에 대하여 얻어질 수 있는 루프 대역폭에 영향을 미치게 된다. 또한, PLL(230)의 루프 대역 내의 잡음 레벨(noise floor)은 기준 주파수에 의해 결정되는 범위까지 크게 확장된다. 루프 대역폭 내의 잡음 레벨을 최소화하여 PLL(230)의 전체적인 위상 잡음 성능을 최적화하는 것이 상당히 바람직하다. 잡음 레벨을 최소화하기 위해, 기준 신호 주파수는, VCO(230)가 10 GHz에서 동작할 때, 적어도 100 MHz, 예를 들면, 100 MHz 내지 200 MHz, 바람직하게는 150 MHz 내지 170 MHz인 것이 바람직하다는 것을 발견하였다. 이것은 또한 PLL(230)의 루프 대역폭에 대한 만족스러운 값을 얻는데에도 필요하다.
합성기(200)에서 기준 주파수 발진기(102)로서 사용하기 위한 적절한 저잡음 발진기는, 155 MHz에서 출력 기준 주파수 신호를 생성하는 상표명 Vectron VCC1-B3B-155M52로 판매되는 제품이다.
이제, 도 3을 참조하면, 본 발명의 또 다른 실시예에 따른, 일반적으로 참조번호가 300인 주파수 합성기의 개략적인 블록 회로도가 도시되어 있다. 도 1의 합성기(200)의 컴포넌트와 도 3에서 동일한 참조 번호를 사용하는 컴포넌트들은 동일한 기능을 수행하고 유사한 방식으로 동작한다. 합성기(300)는 합성기(200)의 변형된 형태이다. 합성기(300)에 사용된 변형은 본 출원인에 의해 동일자로 공동 계류 중인 UK 특허 출원의 과제인 스퓨리어스(spurious) 위상 에러를 정정하기 위한 위상 조정 PLL의 예이다. 합성기(300)는 위상 잠금 루프(230)의 내측에 추가의 제어 루프(330)를 포함한다. 추가의 제어 루프(330)는 추가의 루프 필터(303)에 접속된 위상 검출기(301) 및 추가의 루프 필터(303)에 접속된 위상 회전기(305)를 포함한다. 위상 회전기(305)는 VCO(220)와 출력 경로(250) 사이의 경로(307) 및 VCO(220)와 피드백 주파수 분주기(114) 사이에 위치된다. 위상 검출기(301)는 피드백 주파수 분주기(114) 및 기준 발진기(102)에 접속되고, 입력 신호로서 피드백 주파수 분주기(114)로부터의 피드백 신호와 기준 발진기(102)로부터의 기준 신호를 수신한다. 위상 검출기(301)는 피드백 신호와 기준 신호 간 위상에서의 차를 검출하고, 위상에서의 차를 지시하는 출력 신호를 루프 필터(303)에 제공하며, 그 루프 필터(303)는 출력 신호를 필터링하여 적분하고, 제어 입력 신호를 위상 회전기(305)에 제공한다.
위상 회전기(305)를 포함하는 추가의 제어 루프(330)의 목적은 다음과 같다. 가변 분주기로서 PLL(230)에, 예를 들면, 전술한 바와 같은 프랙셔널-N 분주기로서 동작하는 피드백 주파수 분주기(114)를 사용할 때, 피드백 주파수 분주기(114)에 의해 피드백 주파수 분기에 사용되는 제수의 값에서의 (제수 N과 N+1과 같은 또 다른 정수 제수의 사용 간) 스위칭의 결과로서 VCO(220)가 생성하는 출력 신호의 스펙트럼에 스퓨리어스 신호가 존재할 수 있다. 그러한 가변 피드백 주파수 분주기로부터의 스퓨리어스 신호는 당해 분야에 공지되어 있다. 위상 검출기(301)는 VCO(220)가 생성하는 출력 신호에 상기의 방식으로 발생하는 임의의 위상 에러를 측정하고, 그 위상 에러를 나타내는 제어 신호가 루프 필터(303)에 의해 위상 회전기(305)에 제공된다. 위상 회전기(305)는 위상 변화를 VCO(220)가 제공하는 출력 신호에 적용한다. 위상 회전기(305)에 적용되는 위상 변화량은 루프 필터(303)가 적용하는 제어 신호에 따라 결정되고, 이에 의해 VCO(220)가 제공하는 출력 신호에 서의 검출된 위상 에러를 균등하게 하도록 적절히 연속하여 조정된다.
위상 회전기(305)는 공지된 형태의 아날로그 또는 디지털 위상 회전기일 수 있다. 위상 검출기(301)용으로 간단한 위상 검출기가 적당할 수 있지만, 그 대신, 예를 들면, 도 1을 참조하여 전술한 위상 주파수 검출기 같은 위상 주파수 검출기를 사용해도 된다. 이 경우에, 도 1의 합성기(200) 내의 전하 펌프(117)에 대하여 설명된 방식으로, 전하 펌프(도시 생략)를 사용해도 된다.
합성기(300) 내의 제1 루프, 즉, 위상 잠금 루프(230)의 루프 대역폭은 VCO(220)가 생성하는 출력 신호의 위상 잡음을 최대한 억압하도록 선택된다. 따라서, 그러한 대역폭은, 예를 들면, FVCO = 10 GHz 내지 20 GHz에 대하여 2 kHz 내지 5 MHz의 범위로 좁다. 대조적으로, 제2 루프, 즉, 추가의 제어 루프(330)의 루프 대역폭은 위상 에러를 빠르게 등화하고 시스템을 적절히 안정하게 하도록 선택된다. 따라서, 추가의 제어 루프(330)의 루프 대역폭은 바람직하게도 위상 잠금 루프(230)의 루프 대역폭보다 훨씬 더 넓은 것으로, 적어도 10 MHz, 예를 들면, FVCO = 10 GHz 내지 20 GHz에 대하여 10 MHz 내지 100 MHz이다. 추가의 제어 루프(330)의 대역폭은 위상 잠금 루프(230)의 대역폭의 양호하게는 적어도 두배, 바람직하게는 적어도 10배이다.
합성기(200)의 경우에서와 같이, 합성기(300)의 컴포넌트는 집적 회로에 통합될 수 있다. 집적 회로는 일반적으로 루프 필터(118)와 같은 개별적으로 공급되는 루프 필터(303)을 제외한 추가의 제어 루프(330)의 부가의 컴포넌트를 포함할 수 있다. 환언하면, 도 3의 점선(360)으로 둘러싸인 모든 컴포넌트는 집적 회로의 형태로 함께 제조될 수 있다. 몇몇의 경우에, 집적 회로 내에 루프 필터(118) 및/또는 루프 필터(303)를 포함하는 것도 가능하다.
도 4는 집적 회로(370)의 영역(380)으로서 도시된 도 3의 점선(360)으로 지시되는 컴포넌트들을 포함하는 집적 회로(370)를 개략적으로 도시한다. 집적 회로(370)는 집적 회로(370)의 또 다른 영역(390) 내의 컴포넌트가 제공하는 바와 같은 하나 이상의 다른 기능을 선택적으로 제공할 수 있다.
합성기(200 및 300)에서, 기준 주파수 분주기(도시 생략)는, 기준 발진기(102)가 제공하는 출력 기준 신호의 주파수가 적절한 스케일(scale)로 분기될 필요가 있는 경우 선택적 컴포넌트로서 포함될 수 있다.
합성기(200 및 300) 내의 PLL(230)은 도 1과 도 3에 도시된 아날로그 형태와 유사한 디지털 또는 준(semi)-디지털 형태로 동작하도록 공지된 방식으로 수정될 수 있다. 예를 들면, 유사한 디지털 형태에서, 도 1 및 도 3에 도시된 전하 펌프(117)와 루프 필터(118)에 의해 실행되는 적분 기능은 펄스를 카운트하는 카운터(예를 들면, '업/다운' 카운터)에 의해 실행되는 것으로, 이 카운터는 펄스를 '업' 펄스에 대하여는 증분하고 '다운' 펄스에 대해서는 감분하여 위상 주파수 검출기(110)로부터 수신하고, 각각의 증분 또는 감분은 수신된 펄스 폭에 비례한다. 카운터의 출력은 디지털 워드, 예를 들면, 16 비트 워드이고, 이는 피드백 신호의 주어진 샘플링된 프레임에 대하여 증분 및 감분 과정에 의해 얻어지는 총 수를 나타낸다. 다음에, 카운터가 생성한 디지털 워드는, 그 디지털 워드를 VCO(220)의 디지털 제어에 사용하기 위해 디지털 제어 워드로 변환하는 디지털 인코더로 이송된다. 준-디지털 형태에서, 루프 필터(118)가 생성하는 출력 신호는, 예를 들면, 출력으로서 디지털 신호를 생성하는 A/D(아날로그 대 디지털) 컨버터에 의해 디지털 형태로 변환될 수 있다. 그와 같이 생성된 디지털 신호는 VCO(220)의 디지털 제어에 사용하기 위해 디지털 워드를 디지털 제어 워드로 변환하는 디지털 인코더로 이송된다.
합성기(200 및 300)는, 예를 들면, 송신을 위해 캐리어 주파수 신호를 제공하거나, 수신기 처리에 사용하기 위해 국부 발진기 신호를 제공하도록, RF 송수신기에서 사용하기에 적절하다. 합성기(200 및 300)는 특히 고전력 레벨에서 송신하거나 고감도 레벨을 수신하는 송수신기에서 사용하기에 적절하다. 고전력 송수신기 레벨의 예로는 송수신기의 방사기(안테나)에서 측정되는 적어도 10와트의 출력 RF 전력이 있다. 고감도 수신기의 예로는 π/4 DQPSK(Differential Quadrature Phase Shift Keyed) 신호(DQPSK 변조)에 대하여 3% 정적 비트 에러율(BER)에서 -118 dBm보다 민감도가 더 양호한 수신기가 있다. 그러한 송수신기는 모바일 무선 통신 시스템의 송수신기 기지국, 예를 들면, 특히, TETRA 표준에서 동작하는 것에 사용하기에 적절할 수 있다.

Claims (18)

  1. 적어도 6 GHz의 목표 주파수에서 출력 신호를 제공하도록 동작 가능한 VCO(voltage controlled oscillator)와, 상기 VCO에 접속되어 그 VCO의 출력 신호를 수신하고 상기 VCO의 출력 신호에 대하여 주파수를 분할한 출력 신호를 제공하도록 동작가능한 주파수 분주기를 포함하는 RF(radio frequency) 합성기 - 상기 RF 합성기는 무선 통신 단말기의 RF 송신기 혹은 수신기에서 이용하기 위한 것임 - 로서,
    상기 합성기는 상기 주파수 분주기를 포함하는 출력 경로를 포함하고, 상기 합성기는 상기 주파수 분주기의 출력 주파수에서 출력 신호를 제공하도록 동작가능하며, 상기 출력 신호는 100 MHz 내지 1 GHz 범위 내의 주파수를 갖는
    RF 합성기.
  2. 제1항에 있어서,
    상기 합성기는, (ⅰ) 상기 VCO; (ⅱ) 상기 VCO의 출력 신호를 수신하고, 상기 VCO의 출력 신호에 대하여 주파수 분할된 피드백 신호를 제공하도록 동작가능한 추가의 주파수 분주기; 및 (ⅲ) 상기 추가의 주파수 분주기가 생성하는 피드백 신호를 수신하고, 상기 피드백 신호의 위상 및 주파수를 기준 신호의 위상 및 주파수와 비교하도록 동작가능한 위상 주파수 검출기를 포함하는 위상 잠금 루프를 포함하는 RF 합성기.
  3. 제2항에 있어서,
    상기 위상 주파수 검출기는 100 MHz 내지 200 MHz 범위의 기준 주파수를 사용하도록 동작가능한 RF 합성기.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 합성기의 출력 경로는 복수의 서로 다른 주파수 분주기를 포함하여, 서로 다른 주파수들에서 출력 신호들을 제공하는 RF 합성기.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 주파수 분주기, 또는 상기 출력 경로에 있는 상기 주파수 분주기들 중 적어도 하나는, 직렬인 적어도 두 개의 분할 스테이지를 포함하는 RF 합성기.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    적어도 상기 VCO 부분을 포함하는 집적 회로를 포함하는 RF 합성기.
  7. 제6항에 있어서,
    상기 집적 회로는 또한 적어도 위상 잠금 루프 부분을 포함하는 RF 합성기.
  8. 제6항에 있어서,
    상기 집적 회로는 적어도 하나의 주파수 분주기를 포함하는 RF 합성기.
  9. 제2항 또는 제3항에 있어서,
    상기 위상 잠금 루프 내측의 추가의 제어 루프, 및 상기 VCO의 출력에 접속되어 상기 VCO가 생성하는 출력 신호의 위상 에러를 등화시키도록 동작가능한 위상 회전기를 포함하고, 상기 추가의 제어 루프는 상기 위상 회전기에 접속되어 상기 위상 회전기에 제어 신호를 제공하는 RF 합성기.
  10. 제9항에 있어서,
    상기 추가의 제어 루프의 대역폭은 상기 위상 잠금 루프의 대역폭보다 더 큰 RF 합성기.
  11. 제10항에 있어서,
    상기 위상 잠금 루프의 대역폭의 범위는 2 kHz 내지 5 MHz이고, 상기 추가의 제어 루프의 대역폭은 10 MHz 이상인 RF 합성기.
  12. 삭제
  13. 삭제
  14. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 RF 합성기는 적어도 상기 VCO 부분을 포함하는 집적 회로를 포함하고, 상기 VCO는 500 kHz의 오프셋에 대하여 -150 dBc보다 양호한 위상 잡음 성능을 갖는 RF 합성기.
  15. 제1항 내지 제3항 중 어느 한 항에 따른 RF 합성기를 포함하는 무선 통신용 RF 송신기.
  16. 제1항 내지 제3항 중 어느 한 항에 따른 RF 합성기를 포함하는 무선 통신용 RF 수신기.
  17. 제15항에 있어서,
    상기 RF 송신기는, 모바일 무선 통신을 위해 송수신기 기지국(base transceiver station)에서 사용하도록 적응된 RF 송신기.
  18. 삭제
KR1020087008359A 2005-09-08 2006-06-30 Ｒｆ 합성기 및 그 합성기를 채용한 ｒｆ 송신기 또는수신기 KR100990802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0518214.2 2005-09-08
GB0518214A GB2430089B (en) 2005-09-08 2005-09-08 RF synthesizer and RF transmitter or receiver incorporating the synthesizer

Publications (2)

Publication Number Publication Date
KR20080042181A KR20080042181A (ko) 2008-05-14
KR100990802B1 true KR100990802B1 (ko) 2010-10-29

Family

ID=35221020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008359A KR100990802B1 (ko) 2005-09-08 2006-06-30 Ｒｆ 합성기 및 그 합성기를 채용한 ｒｆ 송신기 또는수신기

Country Status (5)

Country Link
EP (1) EP1935100A4 (ko)
KR (1) KR100990802B1 (ko)
CN (1) CN101278486A (ko)
GB (1) GB2430089B (ko)
WO (1) WO2007030189A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108700859A (zh) * 2017-07-31 2018-10-23 深圳和而泰智能控制股份有限公司 人体皮肤水油分析电路及皮肤检测仪

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834589B2 (ja) * 1990-03-30 1996-03-29 三菱電機株式会社 サンプリングクロック発生回路
US6711227B1 (en) * 1999-02-05 2004-03-23 Broadcom Corporation Synchronizing method and apparatus
US6785525B2 (en) * 1999-05-21 2004-08-31 Telefonaktiebolaget L M Ericsson (Publ) Multiband frequency generation using a single PLL-circuit
US7426220B2 (en) * 2002-01-09 2008-09-16 L-3 Communications Corporation Method and apparatus for aligning the clock signals of transceivers in a multiple access communication system utilizing programmable, multi-tap phase-locked loops
US6642800B2 (en) * 2002-04-04 2003-11-04 Ati Technologies, Inc. Spurious-free fractional-N frequency synthesizer with multi-phase network circuit

Also Published As

Publication number Publication date
GB2430089B (en) 2007-10-17
EP1935100A2 (en) 2008-06-25
KR20080042181A (ko) 2008-05-14
EP1935100A4 (en) 2012-04-18
WO2007030189A2 (en) 2007-03-15
GB2430089A (en) 2007-03-14
GB0518214D0 (en) 2005-10-19
CN101278486A (zh) 2008-10-01
WO2007030189A3 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US6670861B1 (en) Method of modulation gain calibration and system thereof
US6844763B1 (en) Wideband modulation summing network and method thereof
KR100532476B1 (ko) 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US7190236B2 (en) Apparatus and method of oscillating wideband frequency
US7848266B2 (en) Frequency synthesizers for wireless communication systems
US7138838B2 (en) Phase locked loop
KR20060012239A (ko) 넓은 동조 범위 및 낮은 위상 노이즈를 갖는 ｌｃ오실레이터
EP2713510B1 (en) Hybrid AFC using DCXO and RF PLL
Collins Phase-locked loop (pll) fundamentals
US6459341B1 (en) Voltage controlled oscillation device
US20010008384A1 (en) Method for generating frequencies in a dual phase locked loop
US8362843B2 (en) Method and apparatus for multi-point calibration for synthesizing varying frequency signals
WO2007030358A2 (en) Rf synthesizer and rf transmitter or receiver incorporating the synthesizer
US7312665B2 (en) Oscillation control apparatus
US7945218B1 (en) Method and system for tuning quality factor in high-Q, high-frequency filters
KR100990802B1 (ko) Ｒｆ 합성기 및 그 합성기를 채용한 ｒｆ 송신기 또는수신기
US11973509B2 (en) Fast frequency synthesizer switching
JP4043830B2 (ja) Ｐｌｌシンセサイザ発振器
US20030006854A1 (en) Circuits for use in radio communications
US20220407526A1 (en) Phase noise performance using multiple resonators with varying quality factors and frequencies
JPH024020A (ja) マイクロ波帯シンセサイザ
FI107970B (fi) Monisilmukkainen mikroaaltotaajuussyntetisaattori matalalla vaihekohinalla
JPH088739A (ja) Ｐｌｌシンセサイザ回路
FI88569C (fi) Faslaost slinga foer generering av referensbaervaogen foer en koherent detektor
JP2003324365A (ja) 高周波受信用集積回路およびそれを備えた高周波受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee